JPS5894056A - デイジタル演算回路 - Google Patents
デイジタル演算回路Info
- Publication number
- JPS5894056A JPS5894056A JP19049781A JP19049781A JPS5894056A JP S5894056 A JPS5894056 A JP S5894056A JP 19049781 A JP19049781 A JP 19049781A JP 19049781 A JP19049781 A JP 19049781A JP S5894056 A JPS5894056 A JP S5894056A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- vector
- digital arithmetic
- value
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は直交座標で表わされた２つのベクトル成分か
らそのベクトルの大きさと基準座標からの角度を求める
ディジタル演３１（ロ）路の改良に関するものでめる＠ この橡の演算をディジタル−路で行なう場合、−路中に
演算入出力をテーブル化したメモリ回路が柑いられるが
、このテーブルの容量としてはできるだけ小さくなるこ
とが望まれる。また、テーブルとしては演算入力となる
２つのベクトル成分の大きさに依存して別のテーブルを
柑いるのでなく、常に同じテーブルを使えることが望ま
れる＠この櫓の演算回路の働きを第１図のベクトル図を
用いて説明する。第１のベクトル図においてベクトルＡ
の２つの直交成分がＡｘ 、 Ａｙで、また、基準軸（
ここではＸ軸としである）とのなす角がβで示されてい
る。第１図よシ次式の関係が成立する。
らそのベクトルの大きさと基準座標からの角度を求める
ディジタル演３１（ロ）路の改良に関するものでめる＠ この橡の演算をディジタル−路で行なう場合、−路中に
演算入出力をテーブル化したメモリ回路が柑いられるが
、このテーブルの容量としてはできるだけ小さくなるこ
とが望まれる。また、テーブルとしては演算入力となる
２つのベクトル成分の大きさに依存して別のテーブルを
柑いるのでなく、常に同じテーブルを使えることが望ま
れる＠この櫓の演算回路の働きを第１図のベクトル図を
用いて説明する。第１のベクトル図においてベクトルＡ
の２つの直交成分がＡｘ 、 Ａｙで、また、基準軸（
ここではＸ軸としである）とのなす角がβで示されてい
る。第１図よシ次式の関係が成立する。
゛１ズｌ −（Ａ嘔＋（ＡＦ）’ ・・・・・・・
・・・・・・・・・・・１１）β −ｔａｎ−” （Ａ
ｙ／Ａｘ ） ・・・・・・・・・・・・・・・
・・・（２）よって直交座標で衣わされた２つのベクト
ル成分Ａｘ 、 Ａｙからそのベクトルの大きさ！ズ１
が（１）式で角度βが１２）式で与えられる。＋１）
、 ＋２１式を実行するこの棺の演算回路は、専用のハ
ード十マイクロプロセッサなどを用いた混相のハードと
ソフトで構成することができる〇 第２図はこの柚の演算回路を専用のハードで構成した従
来例を示すブロック図でるり、’１） ＃ １２１式の
演算を行なっている。なお、これらの回路は公知の技術
で実現容易であるのでその構成の読切は省略する。
・・・・・・・・・・・１１）β −ｔａｎ−” （Ａ
ｙ／Ａｘ ） ・・・・・・・・・・・・・・・
・・・（２）よって直交座標で衣わされた２つのベクト
ル成分Ａｘ 、 Ａｙからそのベクトルの大きさ！ズ１
が（１）式で角度βが１２）式で与えられる。＋１）
、 ＋２１式を実行するこの棺の演算回路は、専用のハ
ード十マイクロプロセッサなどを用いた混相のハードと
ソフトで構成することができる〇 第２図はこの柚の演算回路を専用のハードで構成した従
来例を示すブロック図でるり、’１） ＃ １２１式の
演算を行なっている。なお、これらの回路は公知の技術
で実現容易であるのでその構成の読切は省略する。
同図において、ｌ、２はそれぞれ乗算ｌ路、３は加３１
回路、４は平方根テーブル、５は割Ｓ回路、６はアーク
・タンジェント・テーブル、１０．１１は入力１子、１
２．１３は出力端子、である。平方根テーブルと云うの
は、入力値をアドレスとし、当該アドレスに当該入力値
の平方根値が書込まれているＲＯＭテーブルであり、ア
ークタンジェント・テーブルも同様のＲＯＭテーブルで
ある。
回路、４は平方根テーブル、５は割Ｓ回路、６はアーク
・タンジェント・テーブル、１０．１１は入力１子、１
２．１３は出力端子、である。平方根テーブルと云うの
は、入力値をアドレスとし、当該アドレスに当該入力値
の平方根値が書込まれているＲＯＭテーブルであり、ア
ークタンジェント・テーブルも同様のＲＯＭテーブルで
ある。
さて第２図において人力１子１０．１１から入力され次
２つの成分毎号ムＸ、Ａ７は乗算回路ｌ。
２つの成分毎号ムＸ、Ａ７は乗算回路ｌ。
２でそれぞれ２乗され、加Ｊ１回路３で加算された醗平
方根の１歯が書込まれたＲＯＭテーブル４によシｌ゛ ７乗されベクトルＡの大きさＩＡＩが出力端子１２に出
力される。
方根の１歯が書込まれたＲＯＭテーブル４によシｌ゛ ７乗されベクトルＡの大きさＩＡＩが出力端子１２に出
力される。
一万成分０！号ＡＩ 、 ＡｙＯ比が割′：ｓ１ｇ回路
５で求められ、アークタンジェント（ａｒｃｔａｎｇ＠
ｎｔ ）の憧が書込まれたＲＯＭテーブル６に入力され
そこで角度βが求められ出力端子１３に出力される・こ
こで、例として入力信号ＡＩ 、 Ａｙが０（Ａｘ≦２
、０＜Ａｙ≦２の範囲内にあるものとすると２つのＲ
ＯＭテーブル４，６のそれぞれの入力１１にはｏ ＜
（ＡＩ）２＋（Ａｙ）２≦８ 、０ （（Ａｘ）／（Ａ
ｙ） （ωの範囲内となシ、また、このときのＲＯＭテ
ーブルの内容も０くμぢ一１７≦ＩＱ 、 ０ （ｔａ
ｎ−１（ムｘ／Ａｙ）＜π４の範囲内にあることが必要
となる。
５で求められ、アークタンジェント（ａｒｃｔａｎｇ＠
ｎｔ ）の憧が書込まれたＲＯＭテーブル６に入力され
そこで角度βが求められ出力端子１３に出力される・こ
こで、例として入力信号ＡＩ 、 Ａｙが０（Ａｘ≦２
、０＜Ａｙ≦２の範囲内にあるものとすると２つのＲ
ＯＭテーブル４，６のそれぞれの入力１１にはｏ ＜
（ＡＩ）２＋（Ａｙ）２≦８ 、０ （（Ａｘ）／（Ａ
ｙ） （ωの範囲内となシ、また、このときのＲＯＭテ
ーブルの内容も０くμぢ一１７≦ＩＱ 、 ０ （ｔａ
ｎ−１（ムｘ／Ａｙ）＜π４の範囲内にあることが必要
となる。
この例からもわかるように２つのＲＯＭテーブル４や６
はその入力番地数を入力信号ムｘ 、 Ａｙの変化範囲
に対応はせて相当大きくとることが必要となシこの結果
ＲＯＭテーブルの容を増加となシ、こ！１はコスト＾を
招くという欠点につながる。
はその入力番地数を入力信号ムｘ 、 Ａｙの変化範囲
に対応はせて相当大きくとることが必要となシこの結果
ＲＯＭテーブルの容を増加となシ、こ！１はコスト＾を
招くという欠点につながる。
また、入力信号ＡＩ 、 Ａｙの変化範囲によってテー
ブル４や６の入力値が変わるため、入力信号Ａｘ。
ブル４や６の入力値が変わるため、入力信号Ａｘ。
Ａｙの変化範囲が広いときは、それに応じてテーブルを
別にして使い分けることも必要になるが、複数のテーブ
ルを使い分けるのは操作が繁雑となシネ便であるという
欠点につながる。
別にして使い分けることも必要になるが、複数のテーブ
ルを使い分けるのは操作が繁雑となシネ便であるという
欠点につながる。
この発明は上述のような従来技術における欠点を除去す
るためになされたもので◆す、従ってこの発明の目的は
、入力（Ｂ号の変化範囲が広いにもかかわらず、テーブ
ル＄１が小さくてすみ、従って複数のテーブルを使い分
けることを要せず、常に同一のテーブルを世相すれば隣
むようなディジタル演算回路を提供することにある。
るためになされたもので◆す、従ってこの発明の目的は
、入力（Ｂ号の変化範囲が広いにもかかわらず、テーブ
ル＄１が小さくてすみ、従って複数のテーブルを使い分
けることを要せず、常に同一のテーブルを世相すれば隣
むようなディジタル演算回路を提供することにある。
この発明の構成の要点は、直交座標で表わされた２つの
ベクトル成分（Ａｘ ＊ Ａｙとする）からそのベクト
ルの大きさや角度を求めるディジタル演算回路において
、２つの成分Ａｘ 、 Ａｙの大きい万をａ、小さい方
をｂとした場合ｂ／ａなる値をアドレスとしてテーブル
に格納された平方根値（３）を求め、その憧に１を乗じ
るこ とによシベクトルの大きさを求めるようにした点、また
ｂ／ａなる値をアドレスとしてテーブルに格納されにア
ークタンジエン） ｇ （ｊａｎ−”ｂ／ａ ） ヲ求
Ｊ６、ａ−Ａｘの場合はその値を、ａ＝Ａｙの場合はπ
Ａからそれを引いた１１！Ｉをもってベクトルの角度を
求めるようにした点、にある。
ベクトル成分（Ａｘ ＊ Ａｙとする）からそのベクト
ルの大きさや角度を求めるディジタル演算回路において
、２つの成分Ａｘ 、 Ａｙの大きい万をａ、小さい方
をｂとした場合ｂ／ａなる値をアドレスとしてテーブル
に格納された平方根値（３）を求め、その憧に１を乗じ
るこ とによシベクトルの大きさを求めるようにした点、また
ｂ／ａなる値をアドレスとしてテーブルに格納されにア
ークタンジエン） ｇ （ｊａｎ−”ｂ／ａ ） ヲ求
Ｊ６、ａ−Ａｘの場合はその値を、ａ＝Ａｙの場合はπ
Ａからそれを引いた１１！Ｉをもってベクトルの角度を
求めるようにした点、にある。
次に図を参照してこの発明の一実施例を説明するわけで
あるが、その前に本発明の詳細な説明するＯ 第３図（ａ） 、 （ｂ）はそれぞれ本発明の原理を説
明するためのブロック図であシ、第２−と同一要素は同
一番号で示しである。＠記のｆｉｌ 、 １２１式は２
つの入力信号Ａｘ ＋ ＡＦの大小比較により以下に述
べるように変形することができる。
あるが、その前に本発明の詳細な説明するＯ 第３図（ａ） 、 （ｂ）はそれぞれ本発明の原理を説
明するためのブロック図であシ、第２−と同一要素は同
一番号で示しである。＠記のｆｉｌ 、 １２１式は２
つの入力信号Ａｘ ＋ ＡＦの大小比較により以下に述
べるように変形することができる。
（１） Ａｘ≧Ａｙの場合
ＩＸｌ −（Ａｘ）Ｘ ｌ＋（Ａｙ／Ａｘ）’ ・−
・１３）ここで ０ （Ａｙ／Ａｘ≦１ ・・
・・・・（４）（ＩＩ） Ａｘ （Ａｙの場合 １？ｌ −（Ａｙ） Ｘ ｅ −＝１５）β−’ −ｔ
ａｎ−１（Ａｘ／Ａｙ ） −・・（６）ここで
０（ＡｘＺＡｙ≦１ ・・・・・・（７）よ
ってＡＩ≧Ａ７のときは第３図（ａ）の如き構成を、ま
たムｘ（Ａｙのときは第３図（ｂ）の如き構成を採用す
ることによって２つのテーブル４，６はそれぞれ少ない
各機ですみ、かつ２つの入力［Ａｘ 、 Ａｙの変化範
囲の大小によらず常に同じテーブルを用いることができ
る。すなわち、第３図（ａ） 、 （ｂ）ｒｃ＆いてｍ
７戸又改ｒ〒（Ａ ｘ／、ηア を演算する平方根テー
ブル４およびアークタンジェント−テーブル６の入力値
は２つの入力ｆｉＡｚ、Ａｙの変化範囲に関係なく常に
０〜ｌの範囲にある。このことより、テーブル４の内容
は１〜々まであればよくテーブル６の内容は０〜π／４
まででよい＠第４図はこの発明の一実施例を示すブロッ
ク図である。同図において７と８はそれぞれ切換回路で
あシ、その他、第２図、第３図に２けるのと同一要素は
同一番号で示しである。
・１３）ここで ０ （Ａｙ／Ａｘ≦１ ・・
・・・・（４）（ＩＩ） Ａｘ （Ａｙの場合 １？ｌ −（Ａｙ） Ｘ ｅ −＝１５）β−’ −ｔ
ａｎ−１（Ａｘ／Ａｙ ） −・・（６）ここで
０（ＡｘＺＡｙ≦１ ・・・・・・（７）よ
ってＡＩ≧Ａ７のときは第３図（ａ）の如き構成を、ま
たムｘ（Ａｙのときは第３図（ｂ）の如き構成を採用す
ることによって２つのテーブル４，６はそれぞれ少ない
各機ですみ、かつ２つの入力［Ａｘ 、 Ａｙの変化範
囲の大小によらず常に同じテーブルを用いることができ
る。すなわち、第３図（ａ） 、 （ｂ）ｒｃ＆いてｍ
７戸又改ｒ〒（Ａ ｘ／、ηア を演算する平方根テー
ブル４およびアークタンジェント−テーブル６の入力値
は２つの入力ｆｉＡｚ、Ａｙの変化範囲に関係なく常に
０〜ｌの範囲にある。このことより、テーブル４の内容
は１〜々まであればよくテーブル６の内容は０〜π／４
まででよい＠第４図はこの発明の一実施例を示すブロッ
ク図である。同図において７と８はそれぞれ切換回路で
あシ、その他、第２図、第３図に２けるのと同一要素は
同一番号で示しである。
第４図に示しｆＣ実施例は、２つの入力櫨ＡＩ 、 Ａ
ｙの大小比較結果に応じて切換伯路７及び８を自動的に
切換え、第３図（ａ）相当の回路構成、或いは第３図（
ｂ）相当の回路構成が得られるようにしたものである。
ｙの大小比較結果に応じて切換伯路７及び８を自動的に
切換え、第３図（ａ）相当の回路構成、或いは第３図（
ｂ）相当の回路構成が得られるようにしたものである。
動作の態様は、＠３図（＆）、伽）を参照して先きに説
明したところと同一であるから［Ｊ）返さない。
明したところと同一であるから［Ｊ）返さない。
なお、２つの入力値ＡＸ Ｉ ＡＦの大小比較回路、そ
の結果に依存して切換回路７．８に切換動作を行なわせ
る駆動回路は従来公知の技術から答易に実現できるので
これ以上の説明は省略する。
の結果に依存して切換回路７．８に切換動作を行なわせ
る駆動回路は従来公知の技術から答易に実現できるので
これ以上の説明は省略する。
この発゛稠によれば、２つの入力（１１Ａｘ、Ａｙの大
小比較によって第３図（ａ） 、 （ｂ）の（ロ）路を
切換えて使用するような構成にしたため、平方根テーブ
ル及びアークタンジェント・テーブルとして、入力値Ａ
Ｉ ＋ ＡＦの変化範囲の大小によらず、入力番地が少
なく、従って容量の小さなＲＯＭの使用が可能となシ、
常に同一のテーブルを使用すればすむという効果が得ら
れる。
小比較によって第３図（ａ） 、 （ｂ）の（ロ）路を
切換えて使用するような構成にしたため、平方根テーブ
ル及びアークタンジェント・テーブルとして、入力値Ａ
Ｉ ＋ ＡＦの変化範囲の大小によらず、入力番地が少
なく、従って容量の小さなＲＯＭの使用が可能となシ、
常に同一のテーブルを使用すればすむという効果が得ら
れる。
この発四は今まで説明した専用のディジタル回路のほか
マイクロコンピュータなどを用いプログラムによシ演算
を行なう場合にも応用できる。
マイクロコンピュータなどを用いプログラムによシ演算
を行なう場合にも応用できる。
第１図は演算により求めるべきベクトルを示すベクトル
図、第２図はディジタル演算回路の従来例を示すブロッ
ク図、第３図（ａ） 、 （ｂ）はこの発明の詳細な説
明するためのブロック図、第４図はこの発明の一実施例
を示すブロック図、である。 符号説明 １．２・・・乗算回路、３・・・加算回路、４・・・平
方根ｆ−７’ル、５・・・割算（ロ）路、６・・・アー
クタンジェント・テーブル、７．８・・・切換回路、９
・・・加Ｘｔｇｌ路、１０．１１・・・入力１子、１２
．１３・・・出力端子代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第２図 第３図 １ｌ ｔｌ、ｒ
図、第２図はディジタル演算回路の従来例を示すブロッ
ク図、第３図（ａ） 、 （ｂ）はこの発明の詳細な説
明するためのブロック図、第４図はこの発明の一実施例
を示すブロック図、である。 符号説明 １．２・・・乗算回路、３・・・加算回路、４・・・平
方根ｆ−７’ル、５・・・割算（ロ）路、６・・・アー
クタンジェント・テーブル、７．８・・・切換回路、９
・・・加Ｘｔｇｌ路、１０．１１・・・入力１子、１２
．１３・・・出力端子代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第２図 第３図 １ｌ ｔｌ、ｒ
Claims (1)
- 【特許請求の範囲】 ｌ）直交座標で嵌わされ良２つのベクトル成分（ムＸ、
ムｙとする）を与えられて当ばベクトルの大きさを算出
するディジタル演１１＃回路であって、前記２つの成分
を比較する比較−路と、その結果判明し良大きい万（ａ
とする）で小さい万（ｂとする）を割算（ｂ／ａ）する
割ＩＢ（ロ）路と、その割算結果（ｂ／ａ）をアドレス
として入力されたとき、当該アドレスに記憶されていた
ＦＴゴｉ；迂なるイ１を出力するテーブルメモリと、該
メモリ出力に対しａを乗算して前記ベクトルの大きさを
出力する東＄１路とを有して成ることを特徴とするディ
ジタル演算回路。 ２）［交座標で表わされた２つのベクトル成分（Ａｘ
＊ Ａｙとする）を与えられて当該ベクトルの基準座−
となす角度を算出するディジタル演算（ロ）路であって
、前記２つの成分を比較する比較回路と、その結果判明
した大きい万（畠とする）で小さい万（ｂとする）を割
算（ｂ／ａ）する削具回路と、その割算結果（ｂ／ａ）
をアドレスとして入力されたとき、当該アドレスに記憶
されていたアーク・ターｌ互 ンジエン）［（ｔａｎ ）を出力するテーブルメ
モリとを有して成ることを特徴とするディジタル演算（
ロ）路。 ３）特許請求の範囲第２項に配賦のディジタル演算回路
において、前記２つのベクトル成分（Ａｘ。 Ａｙ）のどちらが大−きいかに従って、前記メモリテー
ブルから出力されるアーク嗜タンジェント僅をそのまま
、或いはＶ２から差し引いて出力する切換回路を備え次
ことを％黴とするディジタル演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049781A JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19049781A JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894056A true JPS5894056A (ja) | 1983-06-04 |
| JPS62549B2 JPS62549B2 (ja) | 1987-01-08 |
Family
ID=16259069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19049781A Granted JPS5894056A (ja) | 1981-11-30 | 1981-11-30 | デイジタル演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894056A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175727A (ja) * | 1985-01-29 | 1986-08-07 | Nichiden Mach Ltd | 関数値出力方法 |
| JPH03211663A (ja) * | 1990-01-17 | 1991-09-17 | Fuji Electric Co Ltd | ディジタルコントローラ |
| US6018552A (en) * | 1996-03-06 | 2000-01-25 | Matsushita Electric Industrial Co., Ltd. | Differential detection receiver |
| US6098840A (en) * | 1997-02-26 | 2000-08-08 | Kabushiki Kaisha Nippon Conlux | Inclining slide for card dispensing device |
| CN113761451A (zh) * | 2020-06-05 | 2021-12-07 | 扬智科技股份有限公司 | 求平方根的方法和装置 |
-
1981
- 1981-11-30 JP JP19049781A patent/JPS5894056A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175727A (ja) * | 1985-01-29 | 1986-08-07 | Nichiden Mach Ltd | 関数値出力方法 |
| JPH03211663A (ja) * | 1990-01-17 | 1991-09-17 | Fuji Electric Co Ltd | ディジタルコントローラ |
| US6018552A (en) * | 1996-03-06 | 2000-01-25 | Matsushita Electric Industrial Co., Ltd. | Differential detection receiver |
| US6098840A (en) * | 1997-02-26 | 2000-08-08 | Kabushiki Kaisha Nippon Conlux | Inclining slide for card dispensing device |
| US6231042B1 (en) | 1997-02-26 | 2001-05-15 | Kabushiki Kaisha Nippon Conlux | Inclining slide for card dispensing device |
| US6267370B1 (en) | 1997-02-26 | 2001-07-31 | Kabushiki Kaisha Nippon Conlux | Inclining slide for card dispensing device |
| CN113761451A (zh) * | 2020-06-05 | 2021-12-07 | 扬智科技股份有限公司 | 求平方根的方法和装置 |
| CN113761451B (zh) * | 2020-06-05 | 2024-04-16 | 扬智科技股份有限公司 | 求平方根的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62549B2 (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055555A (en) | Interface for performing parallel arithmetic and round operations | |
| JP3479438B2 (ja) | 乗算回路 | |
| JPH01125626A (ja) | 逆数計算方法 | |
| JPS6347874A (ja) | 算術演算装置 | |
| JPS5894056A (ja) | デイジタル演算回路 | |
| JPH11306163A (ja) | 積和演算装置 | |
| US4490805A (en) | High speed multiply accumulate processor | |
| US5367702A (en) | System and method for approximating nonlinear functions | |
| JPH0744530A (ja) | 演算装置 | |
| JPH04290004A (ja) | 濾波装置 | |
| Duren et al. | Finite unions of interpolation sequences | |
| JPH05508724A (ja) | 指数関数を計算する装置および方法 | |
| JP2737933B2 (ja) | 除算装置 | |
| JPS62197868A (ja) | パイプライン構成の直線近似変換回路 | |
| US6148319A (en) | Multiplier | |
| JPS6259828B2 (ja) | ||
| JP3103519B2 (ja) | 複素搬送波リミッタ回路 | |
| JPH02281385A (ja) | 曲線の直線近似化装置 | |
| JPS58223846A (ja) | 複素数乗算器 | |
| JPS63623A (ja) | 乗算器 | |
| JP2000132375A (ja) | 小容量メモリを用いた除算方式 | |
| JPH103323A (ja) | 重み付け合成回路 | |
| JPS60247735A (ja) | １０進乗算回路 | |
| JPH01149175A (ja) | 演算処理回路 | |
| KR970062852A (ko) | 캐리 셀렉트 애더를 이용한 두 수 차이의 절대값 계산기 |