CN115915914A - 芯片零件 - Google Patents
芯片零件 Download PDFInfo
- Publication number
- CN115915914A CN115915914A CN202210883292.2A CN202210883292A CN115915914A CN 115915914 A CN115915914 A CN 115915914A CN 202210883292 A CN202210883292 A CN 202210883292A CN 115915914 A CN115915914 A CN 115915914A
- Authority
- CN
- China
- Prior art keywords
- film
- electrodes
- electrode
- chip part
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000003990 capacitor Substances 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 130
- 238000010586 diagram Methods 0.000 description 15
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- AZCUJQOIQYJWQJ-UHFFFAOYSA-N oxygen(2-) titanium(4+) trihydrate Chemical compound [O-2].[O-2].[Ti+4].O.O.O AZCUJQOIQYJWQJ-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Adjustable Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种芯片零件，该芯片零件能够有效利用半导体衬底的第1主面的空间，且包含小型的复合元件(电容器及电阻元件)。本发明的芯片零件(1)包含：衬底(2)，具有第1主面(5)及其相反侧的第2主面(6)；电容膜(20)，形成在第1主面(5)；多个第1外部电极(3)，形成在电容膜(20)上，且相互分离；第2外部电极(4)，形成在第2主面(6)；及电阻层(21)，形成在电容膜(20)与多个第1外部电极(3)之间，且横跨多个第1外部电极(3)而形成。
Description
技术领域
本公开涉及一种芯片零件。
背景技术
专利文献1中公开有一种芯片电容器，具备衬底、形成在衬底上的第1导电体膜及第1焊垫膜、形成在第1导电体膜上及第1焊垫膜上的介电膜、以及形成在介电膜上且包含第2连接区域及第2电容器形成区域的第2导电体膜。第1导电体膜包含第1连接区域及第1电容器形成区域。在第1导电体膜的第1连接区域接合有第1外部电极，在第2导电体膜的第2连接区域接合有第2外部电极。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2017-195322号公报
发明内容
[发明要解决的问题]
本公开的一实施方式提供一种芯片零件，该芯片零件能够有效利用半导体衬底的第1主面的空间，且包含小型的复合元件(电容器及电阻元件)。
[解决问题的技术手段]
本公开的一实施方式的芯片零件包含：半导体衬底，具有第1主面及其相反侧的第2主面；电容膜，形成在所述第1主面；多个第1电极，形成在所述电容膜上，且相互分离；第2电极，形成在所述第2主面；及电阻层，形成在所述电容膜与所述多个第1电极之间，横跨所述多个第1电极而形成。
[发明效果]
根据本公开的一实施方式的芯片零件，第1电极与半导体衬底(第2电极)隔着电容膜对向。由此，形成在沿着半导体衬底的厚度方向的纵向上具有上部电极-电容膜-下部电极的积层结构的纵置式电容器。另一方面，第1电极是相互分离的多个第1电极，电阻层横跨所述多个第1电极。由此，在多个第1电极之间串联连接有电阻层，形成电流在沿着半导体衬底的第1主面的横向上流动的横置式电阻元件。也就是说，本公开的一实施方式的芯片零件是在共通的半导体衬底上具备纵置式电容器及横置式电阻元件(纵置式电容器及横置式电阻元件汇集在1个半导体衬底上)的复合元件。由于纵置式电容器的第1电极用作横置式电阻元件的端子，所以，能够在半导体衬底的第1主面重叠地形成电容器用的区域与电阻元件用的区域。由此，能够有效利用半导体衬底的第1主面的空间，因此，能够提供包含小型的复合元件的芯片零件。
附图说明
图1是本公开的一实施方式的芯片零件的示意性立体图。
图2是所述芯片零件的示意性俯视图。
图3是所述芯片零件的示意性仰视图。
图4是所述芯片零件的示意性剖视图。
图5是表示所述芯片零件的电气构成的电路图。
图6A是表示所述芯片零件的制造步骤的一部分的示意性剖视图。
图6B是表示图6A的下一步骤的图。
图6C是表示图6B的下一步骤的图。
图6D是表示图6C的下一步骤的图。
图6E是表示图6D的下一步骤的图。
图6F是表示图6E的下一步骤的图。
图6G是表示图6F的下一步骤的图。
图6H是表示图6G的下一步骤的图。
图6I是表示图6H的下一步骤的图。
图6J是表示图6I的下一步骤的图。
图6K是表示图6J的下一步骤的图。
图6L是表示图6K的下一步骤的图。
图6M是表示图6L的下一步骤的图。
图7是所述芯片零件的示意性剖视图。
图8是所述芯片零件的示意性剖视图。
图9是所述芯片零件的示意性俯视图。
图10是所述芯片零件的示意性俯视图。
图11是所述芯片零件的示意性俯视图。
图12是所述芯片零件的示意性俯视图。
图13是所述芯片零件的示意性俯视图。
图14是所述芯片零件的示意性俯视图。
具体实施方式
接下来，参照附图对本公开的实施方式详细地进行说明。
[芯片零件1的外观]
图1是本公开的一实施方式的芯片零件1的示意性立体图。图2是芯片零件1的示意性俯视图。图3是芯片零件1的示意性仰视图。图1～图3中，将具有长方体形状的芯片零件1的长度方向定义为第1方向X，将芯片零件1的宽度方向定义为第2方向Y，将芯片零件1的厚度方向定义为第3方向Z。另外，图2及图3中，为了清楚起见，对第1外部电极3及第2外部电极4附加影线。
芯片零件1形成为长方体形状，具有沿着第1方向X的长度L、沿着第2方向Y的宽度W及沿着第3方向Z的厚度T。长度L例如可以为0.4mm以上2mm以下。宽度W例如可以为0.2mm以上2mm以下。厚度T例如可以为0.1mm以上0.5mm以下。
芯片零件1也可以是使用尺寸名称(长度L(mm)×宽度W(mm))，例如称为1608(1.6mm×0.8mm)芯片、1005(1.0mm×0.5mm)芯片、0603(0.6mm×0.3mm)芯片、0402(0.4mm×0.2mm)芯片、03015(0.3mm×0.15mm)芯片等的小型电子零件。
芯片零件1包含衬底2、第1外部电极3及第2外部电极4。
衬底2形成芯片零件1的基底。通过将相互积层的多个绝缘膜及金属膜等支撑在衬底2上而构成芯片零件1。衬底2呈具有与芯片零件1大致相同的尺寸的长方体形状。在该实施方式中，衬底2也可以是硅衬底等半导体衬底。衬底2的厚度例如可以为200μm以上600μm以下。
衬底2具有第1主面5、第2主面6及4个侧面7～10。第1主面5是所谓芯片零件1的正面，第2主面6是芯片零件1的背面。4个侧面7～10在从第1主面5的法线方向n观察的俯视(以下，简称为“俯视”)下，包围第1主面5。4个侧面7～10也可以包含在第1方向X上相互对向的一对第1侧面7及第2侧面8、以及在第2方向Y上相互对向的一对第3侧面9及第4侧面10。换句话说，沿着第2方向Y相互平行地延伸的侧面可以是衬底2的短边侧的第1侧面7及第2侧面8，沿着第1方向X相互平行地延伸的侧面可以是衬底2的长边侧的第3侧面9及第4侧面10。第1侧面7、第2侧面8、第3侧面9及第4侧面10也可以分别另称为第1端面、第2端面、第3端面及第4端面。
第1外部电极3形成在第1主面5侧。第1外部电极3也可以物理分离成多个电极。在该实施方式中，第1外部电极3包含一个第1-1外部电极31及一个第1-2外部电极32。第1外部电极3也可以另称为包含相互物理分离的一对电极31、32。
第1-1外部电极31及第1-2外部电极32在俯视下沿着衬底2的短边方向(在该实施方式中，为第2方向Y)被分断，沿衬底2的长度方向(在该实施方式中，为第1方向X)排列配置。具体来说，第1-1外部电极31及第1-2外部电极32在衬底2的第1方向X的中央部隔开从第3侧面9朝向第4侧面10沿第2方向Y延伸的直线状间隙11而配置。
第1-1外部电极31形成为大小与第1-2外部电极32大致相同的俯视四边形。第1-1外部电极31的4个侧面311～314可以包含在第1方向X上相互对向的一对第1侧面311及第2侧面312、以及在第2方向Y上相互对向的一对第3侧面313及第4侧面314。第1-1外部电极31以第1-1外部电极31的各侧面311～314分别与衬底2的各侧面7～10平行的方式配置。第1-1外部电极31覆盖相对于间隙11而言为第1侧面7侧的第1主面5的大致整个半面。
在第1-1外部电极31的周缘部形成有缺口部12。缺口部12也可以作为当将芯片零件1安装在安装衬底等上时确认芯片零件1的方向的标记发挥功能。在第1-2外部电极32中未形成与缺口部12同样的缺口部。因此，例如通过视认缺口部12的位置，能够从芯片零件1的外侧识别芯片零件1的长度方向(第1方向X)及短边方向(第2方向Y)朝向哪里。在该实施方式中，缺口部12是通过将与衬底2的角部对向的第1-1外部电极31的角部选择性地去除而形成。也可以对应于衬底2的第1方向X上的第1侧面7侧的一对角部的各个而形成有共计2个缺口部12，但从作为芯片零件1的方向的指标的观点来看，优选如图1及图2所示，对应于1个角部而形成。由此，能够使俯视长方形的芯片零件1在线对称(例如，以沿着第1方向X及第2方向Y的直线为对称轴的线对称)及点对称的任一方面均具有不对称性。
第1-2外部电极32形成为俯视四边形。第1-2外部电极32的4个侧面321～324也可以包含在第1方向X上相互对向的一对第1侧面321及第2侧面322、以及在第2方向Y上相互对向的一对第3侧面323及第4侧面324。第1-2外部电极32以第1-2外部电极32的各侧面321～324分别与衬底2的各侧面7～10平行的方式配置。第1-2外部电极32覆盖相对于间隙11而言为第2侧面8侧的第1主面5的大致整个半面。
第1-1外部电极31与第1-2外部电极32之间的间隙11是夹在第1-1外部电极31的第2侧面312与第1-2外部电极32的第2侧面322之间的区域。第1外部电极3被间隙11分断成第1-1外部电极31及第1-2外部电极32这2个。在第1-1外部电极31及第1-2外部电极32的周围，因第1外部电极3与衬底2的尺寸差而形成有周缘空间13。周缘空间13例如也可以是除第2侧面312、322以外的第1-1外部电极31及第1-2外部电极32的各侧面311～314、321～324与衬底2的各侧面7～10之间的区域。在该实施方式中，周缘空间13也可以是衬底2的第1主面5上的绝缘性部分呈方形环状露出的部分。
间隙11具有第2方向Y上的第1端部14及其相反侧的第2端部15。间隙11的第1端部14及第2端部15在周缘空间13的第1方向X的中途部开放。因此，间隙11在两端部14、15一体地连接于周缘空间13。另外，间隙11具有第1端部14与第2端部15处于彼此对称的位置的对称性。例如，参照图2，如果使衬底2绕位于长方形的衬底2的重心的对象的中心C旋转180°，那么第1端部14与第2端部15一致。另外，如果使衬底2以通过衬底2的重心的平行于第1方向X的对称轴A为轴进行翻转，那么第1端部14与第2端部15一致。也就是说，在该实施方式中，直线状间隙11具有点对称且线对称的平面形状。
第2外部电极4形成在第2主面6侧。第2外部电极4形成为覆盖整个第2主面6。第2外部电极4呈与第2主面6的形状一致的形状，具有与衬底2的侧面7～10一致的侧面16～19。4个侧面16～19可以是在第1方向X上相互对向且与一对第1侧面7及第2侧面8一致的一对第1侧面16及第2侧面17、以及在第2方向Y上相互对向且与一对第3侧面9及第4侧面10一致的一对第3侧面18及第4侧面19。第2外部电极4与衬底2直接相接，电连接且机械连接于衬底2。第1外部电极3及第2外部电极4分别选择性地形成在衬底2的第1主面5侧及第2主面6侧。因此，在该实施方式中，衬底2的侧面7～10也可以是未被第1外部电极3及第2外部电极4等电极膜覆盖而露出衬底2的半导体表面的露出面。
[芯片零件1的截面结构]
图4是芯片零件1的示意性剖视图。图5是表示芯片零件1的电气构成的电路图。此外，图4是示意性地表示芯片零件1的第1主面5上的层结构的图，并非表示图2中的特定的切断线上的截面。
参照图4，在衬底2的第1主面5积层有电容膜20、电阻层21、表面绝缘膜22。
电容膜20形成为覆盖衬底2的整个平坦的第1主面5。因此，电容膜20具有与衬底2的侧面7～10一致的端面。第1主面5平坦例如也可以定义为在第1主面5上没有刻意地通过蚀刻而形成沟槽等凹部，而维持为半导体晶圆的器件形成面的表面状态平坦的面。电容膜20的厚度例如可以为
以上
以下(10nm以上100nm以下)。
电容膜20例如可以是SiO2膜或SiN膜，也可以是它们的积层膜。例如，也可以是SiO2/SiN积层膜、SiO2/SiN/SiO2积层膜。另外，电容膜20也可以是ON(Oxide-Nitride，氧化物-氮化物)膜或ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)膜，还可以是它们的积层膜。进而，电容膜20也可以是包含高介电材料(High-k材料)的绝缘膜。作为高介电材料，例如除了氧化铝(Al2O3)、五氧化钽(Ta2O5)、五氧化钛(Ti3O5)、氧化铪(HfO2)以外，还可以列举钛酸锶(SrTiO3)、钛酸钡锶(BaxSr1－x)TiO3等钙钛矿化合物。在该实施方式中，电容膜20由SiO2膜形成。
电容膜20也可以包含第1部分23及第2部分24。第1部分23及第2部分24均为电容膜20的一部分，但是，是通过互不相同的制造方法形成的部分。例如，第1部分23是与衬底2的第1主面5直接相接的部分，可以通过衬底2的第1主面5的热氧化而形成。第2部分24是形成在第1部分23上，形成电容膜20的表面的部分，可以通过利用CVD(Chemical VaporDeposition，化学气相沉积)法等使绝缘材料沉积在第1部分23上而形成。在第1部分23与第2部分24之间，可以如图4所示形成边界部25，也可以不形成边界部25(也可以无法视认边界部25)。在未形成边界部25的情况下，电容膜20也可以定义为由单一层构成的绝缘膜。另一方面，在形成有边界部25的情况下，第1部分23可以是形成在第1主面5的下层膜，第2部分24可以是形成在第1部分23(下层膜)上的上层膜。
电阻层21形成在第1外部电极3与电容膜20之间。电阻层21以与电容膜20直接相接的方式形成在电容膜20上。电阻层21横跨介隔间隙11相邻的第1-1外部电极31与第1-2外部电极32之间而形成。由此，电阻层21包含被第1外部电极3被覆的被覆区域26、及从第1-1外部电极31与第1-2外部电极32之间的间隙11露出的露出区域27。
参照图1、图2及图4，在该实施方式中，电阻层21形成为俯视四边形。在俯视四边形的电阻层21中，在第1方向X上，露出区域27夹在被第1-1外部电极31被覆的被覆区域26与被第1-2外部电极32被覆的被覆区域26之间。由此，在电阻层21中，沿着第2方向Y分别呈带状延伸的被覆区域26、露出区域27及被覆区域26沿着第1方向X依次排列而形成条状。
参照图1及图2，电阻层21在俯视下配置在间隙11的第1端部14与第2端部15之间的大致中央部。具体来说，电阻层21在直线状间隙11的长度方向(第2方向Y)上与第1端部14及第2端部15分别空开间隔，配置在直线状间隙11的大致中央部。因此，电阻层21也可以包含在俯视下相对于间隙11的第1端部14位于第2方向Y的内侧的第1端部28、及相对于间隙11的第2端部15位于第2方向Y的内侧的第2端部29。
电阻层21也可以由含有Ti的电阻器材料形成，例如，也可以是TiN(氮化钛)膜、TiON(氮氧化钛)膜或TiSiON膜。另外，电阻层21也可以是多晶硅层。如果电阻层21为含有Ti的电阻器材料，那么与多晶硅材料的情况相比，可以将电阻层21的电阻值设计成相对较低的值。另一方面，如果电阻层21为多晶硅材料，那么可以将电阻层21的电阻值设计成相对较高的值。另外，通过调节多晶硅层中含有的杂质的浓度，可以简单地调节电阻层21的电阻值。另外，电阻层21的厚度例如可以为
以上
以下(50nm以上200nm以下)。
表面绝缘膜22形成在电容膜20上。表面绝缘膜22例如可以是SiO2膜或SiN膜，也可以是它们的积层膜。表面绝缘膜22的厚度例如可以为
以上
以下(1μm以上1.5μm以下)。在表面绝缘膜22形成有使电容膜20露出的开口30。参照图2，开口30并非与第1-1外部电极31及第1-2外部电极32中的各个一一对应地形成，而是形成为遍及衬底2的大致整个第1主面5使电容膜20露出的1个大开口。因此，电阻层21未被表面绝缘膜22被覆，而表面绝缘膜22从电阻层21向外侧空开间隔地包围电阻层21。
第1外部电极3形成在电容膜20上。第1外部电极3在开口30内隔着电容膜20与半导体衬底2对向。在芯片零件1中，由电容膜20、及隔着电容膜20的第1外部电极3(上部电极)及衬底2(下部电极)形成电容器33。第1外部电极3也可以由包含多个导电层的积层膜构成。例如，第1外部电极3也可以包含从衬底2侧依次积层的第1层34及第2层35。第1层34也可以称为包含Au的溅镀层。第2层35也可以称为包含Au的镀覆层。在第1层34及第2层35由相同材料形成的情况下，它们之间也可以不存在边界。第2层35也可以比第1层34厚。例如，第1层34可以为
以上
以下，第2层35可以为1μm以上3μm以下。
在该实施方式中，第1外部电极3并非直接形成在电容膜20，而是在第1外部电极3与电容膜20之间形成有密接层36。密接层36是提高第1外部电极3相对于电容膜20的密接性的层。密接层36的材料根据所使用的第1外部电极3及电容膜20的材料适当选择。例如，当电容膜20为SiO2膜，且第1外部电极3为Au层时，密接层36也可以是TiW层。另外，密接层36的厚度例如可以为
以上
以下(100nm以上300nm以下)。
密接层36被覆电阻层21的被覆区域26，且不被覆露出区域27。相反，在露出区域27形成有保护膜37。保护膜37在间隙11的整个长度方向(第2方向Y)上被覆电阻层21的露出区域27。保护膜37可以是SiO2膜或SiN膜，也可以是它们的积层膜。另外，保护膜37的厚度例如可以为
以上
以下(30nm以上150nm以下)。保护膜37也可以比密接层36及第1外部电极3薄。因此，保护膜37具有相对于第1外部电极3的上表面38位于衬底2侧的上表面40。由此，第1外部电极3的第2侧面312、322在间隙11中露出，且形成与第2侧面312、322的边界部的第1外部电极3的上表面38的周缘部41在保护膜37的上方区域中露出。由此，第1外部电极3的上表面38露出到周缘部41，因此，例如，能够在第1外部电极3的上表面38中确保用于键合线42等接合部件的较大的接合空间。
第2外部电极4直接形成在第2主面6。第2外部电极4电连接于衬底2。因此，也可以将相互连接的第2外部电极4及衬底2一起定义为电容器33的下部电极。在该情况下，也可以定义为电容器33的下部电极包含与电容膜20相接的半导体层、及形成在该半导体层的与电容膜20为相反侧的面的金属层。另外，第2外部电极4例如也可以是包含从衬底2侧依次积层的Ni膜、Pd膜及Au膜的Ni/Pd/Au积层膜。
在该实施方式中，第1外部电极3及第2外部电极4形成电容器33的外部端子。芯片零件1例如可以通过经由第2外部电极4键合到安装衬底上，并引线键合到第1外部电极3来使用。另外，第1外部电极3及第2外部电极4可以分别另称为第1端子电极及第2端子电极，也可以另称为第1外部端子及第2外部端子。
根据该芯片零件1，第1外部电极3与衬底2(第2外部电极4)隔着电容膜20对向。由此，形成在沿着衬底2的厚度方向的纵向上具有上部电极-电容膜20-下部电极的积层结构的纵置式电容器33。另一方面，第1外部电极3是相互分离的第1-1外部电极31及第1-2外部电极32，电阻层21横跨第1-1外部电极31及第1-2外部电极32。由此，在第1-1外部电极31与第1-2外部电极32之间串联连接有电阻层21，形成电流在沿着衬底2的第1主面5的横向上流动的横置式电阻元件39。示出电容器33及电阻元件39的电连接方式的电路图是图5。
像这样，芯片零件1是在共通的衬底2上具备纵置式电容器33及横置式电阻元件39(纵置式电容器33及横置式电阻元件39汇集在1个衬底2上)的复合元件。由于纵置式电容器33的第1外部电极3用作横置式电阻元件39的端子，所以，能够在衬底2的第1主面5重叠地形成电容器33用的区域与电阻元件39用的区域。由此，能够有效利用衬底2的第1主面5的空间，因此，能够提供包含小型的复合元件的芯片零件1。另外，由于第1-1外部电极31及第1-2外部电极32相互分离，所以，与将第1-1外部电极31及第1-2外部电极32形成为一体的单一电极层的情况相比，能够减少从第1外部电极3传递到电容膜20的应力。由此，能够减少衬底2的翘曲。
[芯片零件1的制造方法]
图6A～图6M是按步骤顺序表示芯片零件1的制造步骤的图，对应于所述图4的截面。
制造芯片零件1时，首先，参照图6A，准备成为衬底2的基础的晶圆43。然后，通过例如热氧化晶圆43的第1主面5，而形成包含SiO2的电容膜20的第1部分23(热氧化膜)。
接着，参照图6B，通过例如CVD法，使绝缘材料沉积在第1部分23上。由此，在第1部分23上形成电容膜20的第2部分24(CVD膜)。
接着，参照图6C，通过例如溅镀法，使电阻层21的材料沉积在电容膜20的整个面之后，通过图案化将不需要的部分去除，形成电阻层21。
接着，参照图6D，通过例如CVD法，以覆盖电阻层21的方式形成表面绝缘膜22及保护膜37的绝缘材料。然后，通过将该绝缘材料图案化而分离成表面绝缘膜22及保护膜37。此外，在表面绝缘膜22及保护膜37由互不相同的绝缘材料形成的情况下，也可以与该实施方式不同，通过不同的步骤形成表面绝缘膜22及保护膜37。
接着，参照图6E，通过例如溅镀法，以被覆表面绝缘膜22、保护膜37及电阻层21的方式，在电容膜20的整个面形成密接层36。
接着，参照图6F，通过例如溅镀法，在密接层36的整个面形成第1外部电极3的第1层34。
接着，参照图6G，在第1层34上选择性地形成抗蚀剂44。抗蚀剂44在要形成第1外部电极3的区域具有镀覆用开口45。
接着，参照图6H，从第1层34使第2层35的材料镀覆沉积，所述第1层34指的是从抗蚀剂44的镀覆用开口45露出的第1层34。镀覆沉积例如可以通过电镀来进行。
接着，参照图6I，去除抗蚀剂44。由此，密接层36及第1层34的积层结构在相互分离的多个第2层35之间的间隙11中露出。
接着，参照图6J，通过将第2层35作为掩模的干蚀刻，将第1层34及密接层36中的不需要的部分依次去除。更具体来说，将在间隙11中露出的第1层34及密接层36去除。此时，电阻层21由保护膜37覆盖。由此，能够防止电阻层21的表面在干蚀刻时暴露在蚀刻气体中。结果为，能够抑制电阻层21被意外地削掉而变薄，因此，能够提高电容器33的电容值的精度的可靠性。通过该蚀刻，形成具有彼此处于同一平面的侧面的密接层36与第1外部电极3的积层结构。
接着，参照图6K，对晶圆43从第2主面6侧进行研削。由此，使晶圆43减薄。
接着，参照图6L，通过例如溅镀法，在衬底2的第2主面6形成第2外部电极4。
接着，参照图6M，通过对晶圆43从第2主面6侧插入划片刀而将晶圆43切断(分断)。由此，切出各个芯片零件1。经过以上的步骤后，可以获得芯片零件1。
[芯片零件51～58的实施方式]
接下来，参照图7～图14，对芯片零件51～58的结构进行说明。图7～图14中，对与参照图1～图5所叙述的结构对应的结构标注相同的参照符号并省略说明。另外，图7～图14中，提取并示出说明芯片零件51～58的特征部分所需的构成要素及其参照符号。
(芯片零件51)
图7是芯片零件51的示意性剖视图。在芯片零件51中，省略了密接层36。由此，第1外部电极3直接形成在电容膜20上。第1外部电极3以直接相接的方式被覆电阻层21的被覆区域26。
(芯片零件52)
图8是芯片零件52的示意性剖视图。在芯片零件52中，省略了表面绝缘膜22及保护膜37。由此，电阻层21露出在间隙11中。另外，电容膜20的一部分作为周缘空间13露出。
(芯片零件53)
图9是芯片零件53的示意性俯视图。在芯片零件53中，第1外部电极3除了包含第1-1外部电极31及第1-2外部电极32以外，还包含第1-3外部电极46。第1-1外部电极31、第1-2外部电极32及第1-3外部电极46在俯视下沿着第2方向Y被分断，沿第1方向X排列配置。电阻层21也可以包含横跨在介隔间隙11相邻的第1-1外部电极31与第1-2外部电极32之间的第1电阻层211、及横跨在介隔间隙11相邻的第1-2外部电极32与第1-3外部电极46之间的第2电阻层212。第1电阻层211及第2电阻层212相互物理分离。
(芯片零件54)
图10是芯片零件54的示意性俯视图。在芯片零件54中，第1外部电极3除了包含第1-1外部电极31及第1-2外部电极32以外，还包含第1-3外部电极46及第1-4外部电极47。第1-1外部电极31、第1-2外部电极32、第1-3外部电极46及第1-4外部电极47在俯视下沿着第2方向Y被分断，沿第1方向X排列配置。电阻层21也可以包含横跨在介隔间隙11相邻的第1-1外部电极31与第1-2外部电极32之间的第1电阻层211、横跨在介隔间隙11相邻的第1-2外部电极32与第1-3外部电极46之间的第2电阻层212、及横跨在介隔间隙11相邻的第1-3外部电极46与第1-4外部电极47之间的第3电阻层213。第1电阻层211、第2电阻层212及第3电阻层213相互物理分离。
(芯片零件55)
图11是芯片零件55的示意性俯视图。在芯片零件55中，第1-1外部电极31及第1-2外部电极32在俯视下沿着衬底2的长度方向(在该实施方式中，为第1方向X)被分断，沿衬底2的短边方向(在该实施方式中，为第2方向Y)排列配置。
(芯片零件56)
图12是芯片零件56的示意性俯视图。在芯片零件56中，第1外部电极3在第1方向X及第2方向Y这两个方向上被分断，分离成多个第1外部电极3。具体来说，通过形成在俯视下呈十字状的间隙11，而第1外部电极3分离成第1-1外部电极31、第1-2外部电极32、第1-3外部电极46及第1-4外部电极47。由此，间隙11形成为具有通过衬底2的重心的平行于第1方向X的对称轴A及平行于第2方向Y的对称轴B这2个对称轴的线对称形状。
电阻层21以包含十字状间隙11的中心C的方式，横跨第1-1外部电极31、第1-2外部电极32、第1-3外部电极46及第1-4外部电极47的全部而形成。也就是说，电阻层21在俯视下与第1-1外部电极31的角部61、第1-2外部电极32的角部62、第1-3外部电极46的角部63及第1-4外部电极47的角部64重叠。此外，角部61～角部64分别是第1-1外部电极31、第1-2外部电极32、第1-3外部电极46及第1-4外部电极47中与十字状间隙11的中心C对向的部分。
(芯片零件57)
图13是芯片零件57的示意性俯视图。芯片零件57与芯片零件1的共通之处在于，间隙11关于对称轴A线对称，但芯片零件57的间隙11并非呈沿第2方向Y延伸的直线状。具体来说，在芯片零件57中，间隙11形成为在衬底2的第3侧面9侧及第4侧面10侧具有直径的端部的半圆状。
(芯片零件58)
图14是芯片零件58的示意性俯视图。芯片零件58与芯片零件1的共通之处在于，间隙11关于对称的中心C点对称，但芯片零件58的间隙11并非呈沿第2方向Y延伸的直线状。具体来说，在芯片零件58中，间隙11形成为曲轴形状，该曲轴形状一体地包含：直线状的第1部分48，通过中心C沿第1方向X延伸；直线状的第2部分49，从第1部分48的一侧端部(第1侧面7侧的端部)朝向衬底2的第3侧面9沿第2方向Y延伸；及直线状的第3部分50，从第1部分48的另一侧端部(第2侧面8侧的端部)朝向衬底2的第4侧面10沿第2方向Y延伸。如果使衬底2绕中心C旋转180°，那么第2部分49与第3部分50一致。
对本公开的实施方式进行了说明，但本公开也能够以其它方式实施。
以上，本公开的实施方式在所有方面均为例示，不应限定地进行解释，欲在所有方面都包含变更。
从本说明书及附图的记载中可以提取出以下附注的特征。
[附注1-1]
一种芯片零件(1、51～58)，包含：半导体衬底(2)，具有第1主面(5)及其相反侧的第2主面(6)；
电容膜(20)，形成在所述第1主面(5)；
多个第1电极(3)，形成在所述电容膜(20)上，且相互分离；
第2电极(4)，形成在所述第2主面(6)；及
电阻层(21)，形成在所述电容膜(20)与所述多个第1电极(3)之间，横跨所述多个第1电极(3)而形成。
根据该构成，第1电极(3)与半导体衬底(2)(第2电极(4))隔着电容膜(20)对向。由此，形成在沿着半导体衬底(2)的厚度方向的纵向上具有上部电极-电容膜(20)-下部电极的积层结构的纵置式电容器(33)。另一方面，第1电极(3)是相互分离的多个第1电极(3)，电阻层(21)横跨所述多个第1电极(3)。由此，在多个第1电极(3)之间串联连接有电阻层(21)，形成电流在沿着半导体衬底(2)的第1主面(5)的横向上流动的横置式电阻元件(39)。也就是说，本公开的一实施方式的芯片零件(1、51～58)是在共通的半导体衬底(2)上具备纵置式电容器(33)及横置式电阻元件(39)(纵置式电容器(33)及横置式电阻元件(39)汇集在1个半导体衬底(2)上)的复合元件。由于纵置式电容器(33)的第1电极(3)用作横置式电阻元件(39)的端子，所以，能够在半导体衬底(2)的第1主面(5)重叠形成电容器(33)用的区域与电阻元件(39)用的区域。由此，能够有效利用半导体衬底(2)的第1主面(5)的空间，因此，能够提供包含小型的复合元件的芯片零件(1、51～58)。
另外，由于多个第1电极(3)相互分离，所以，与将多个第1电极(3)形成为一体的单一电极层的情况相比，能够减少从第1电极(3)传递到电容膜(20)的应力。由此，能够减少半导体衬底(2)的翘曲。
[附注1-2]
根据附注1-1所述的芯片零件(1、51～58)，其还包含密接层(36)，该密接层(36)形成在所述电容膜(20)与所述第1电极(3)之间，提高所述第1电极(3)相对于所述电容膜(20)的密接性。
根据该构成，能够提高第1电极(3)相对于电容膜(20)的密接性，因此，能够防止第1电极(3)从电容膜(20)剥离。由此，能够提高芯片零件(1、51～58)的强度可靠性。
[附注1-3]
根据附注1-2所述的芯片零件(1、51～58)，其中所述电容膜(20)包含SiO2膜，
所述第1电极(3)包含Au电极，
所述密接层(36)包含TiW层。
[附注1-4]
根据附注1-1所述的芯片零件(1、51～58)，其中所述第1电极(3)直接形成在所述电容膜(20)上。
[附注1-5]
根据附注1-4所述的芯片零件(1、51～58)，其中所述电容膜(20)包含SiO2膜，
所述第1电极(3)包含Au电极。
[附注1-6]
根据附注1-2至附注1-5中任一项所述的芯片零件(1、51～58)，其中所述电阻层(21)包含TiN层。
根据该构成，可以将电阻层(21)的电阻值设计成相对较低的值。
[附注1-7]
根据附注1-2至附注1-5中任一项所述的芯片零件(1、51～58)，其中所述电阻层(21)包含多晶硅层。
根据该构成，可以将电阻层(21)的电阻值设计成相对较高的值。另外，通过调节多晶硅层中含有的杂质的浓度，能够简单地调节电阻层(21)的电阻值。
[附注1-8]
根据附注1-1至附注1-7中任一项所述的芯片零件(1、51～58)，其中在相邻的所述第1电极(3)之间形成有使所述电阻层(21)局部露出的露出区域(27)，且
所述芯片零件(1、51～58)还包含在所述露出区域(27)覆盖所述电阻层(21)的保护膜(37)。
根据该构成，电阻层(21)由保护膜(37)覆盖。由此，例如，能够防止在电阻层(21)上形成第1电极(3)等的电极材料后的蚀刻时，电阻层(21)的表面暴露在蚀刻液或蚀刻气体中。结果为，能够抑制电阻层(21)被意外地削掉而变薄，因此，能够提高电容器(33)的电容值的精度的可靠性。
[附注1-9]
根据附注1-8所述的芯片零件(1、51～58)，其中所述第1电极(3)具有可供接合部件连接的上表面(38)、及与所述上表面(38)连续的侧面(312、322)，且
形成与所述第1电极(3)的所述侧面(312、322)的边界部的所述第1电极(3)的所述上表面(38)的周缘部(41)在所述保护膜(37)的上方区域中露出。
根据该构成，第1电极(3)的上表面(38)露出到周缘部(41)，因此，例如，能够在第1电极(3)的上表面(38)中确保用于键合线(42)等接合部件的较大的接合空间。
[附注1-10]
根据附注1-1至附注1-9中任一项所述的芯片零件(1、51～58)，其中在所述多个第1电极(3)中彼此相邻的2个第1电极(3)之间形成有间隙(11)，该间隙(11)的第1端部(14)及其相反侧的第2端部(15)分别开放，具有所述第1端部(14)与所述第2端部(15)处于对称位置的对称性，
所述电阻层(21)在俯视下配置在所述间隙(11)的所述第1端部(14)与所述第2端部(15)之间的大致中央部。
[附注1-11]
根据附注1-10所述的芯片零件(1、51～58)，其中所述半导体衬底(2)在俯视下形成为具有相互对向的一对第1侧面(9、10)及一对第2侧面(7、8)的四边形，
所述间隙(11)包含直线状间隙(11)，该直线状间隙(11)从其中一方的所述第1侧面(9)朝向另一方的所述第1侧面(10)，沿着所述第2侧面(7、8)延伸，
所述电阻层(21)在所述直线状间隙(11)的长度方向上与所述第1端部(14)及所述第2端部(15)分别空开间隔，配置在所述直线状间隙(11)的大致中央部。
[附注1-12]
根据附注1-1至附注1-9中任一项所述的芯片零件(1、51～58)，其中所述半导体衬底(2)在俯视下形成为长方形，该长方形具有相互对向的一对第1侧面(9、10)及一对第2侧面(7、8)，所述第1侧面(9、10)为长边侧且所述第2侧面(7、8)为短边侧，
所述多个第1电极(3)包含在俯视下沿着所述半导体衬底(2)的短边方向被分断且沿所述半导体衬底(2)的长度方向排列配置的多个第1电极(3)。
[附注1-13]
根据附注1-1至附注1-9中任一项所述的芯片零件(1、51～58)，其中所述半导体衬底(2)在俯视下形成为长方形，该长方形具有相互对向的一对第1侧面(9、10)及一对第2侧面(7、8)，所述第1侧面(9、10)为长边侧且所述第2侧面(7、8)为短边侧，
所述多个第1电极(3)包含在俯视下沿着所述半导体衬底(2)的长度方向被分断且沿所述半导体衬底(2)的短边方向排列配置的多个第1电极(3)。
[附注1-14]
根据附注1-12或附注1-13所述的芯片零件(1、51～58)，其中所述多个第1电极(3)包含相互独立的2个第1电极(3)。
[附注1-15]
根据附注1-12或附注1-13所述的芯片零件(1、51～58)，其中所述多个第1电极(3)包含相互独立的3个以上的第1电极(3)。
[附注1-16]
根据附注1-1至附注1-15中任一项所述的芯片零件(1、51～58)，其中所述电阻层(21)在所述电容膜(20)上仅形成有1个。
[附注1-17]
根据附注1-1至附注1-15中任一项所述的芯片零件(1、51～58)，其中多个所述电阻层(21)形成在所述电容膜(20)上。
[附注1-18]
根据附注1-1至附注1-17中任一项所述的芯片零件(1、51～58)，其中所述半导体衬底(2)具有200μm以上600μm以下的厚度。
[附注1-19]
根据附注1-1至附注1-18中任一项所述的芯片零件(1、51～58)，其中所述半导体衬底(2)包含硅衬底。
[附注1-20]
根据附注1-1至附注1-19中任一项所述的芯片零件(1、51～58)，其中所述电容膜(20)包含选自由SiO2膜、SiN膜、ON膜、ONO膜、Al2O3膜及Ti3O5膜所组成的群中的至少1种。
[符号的说明]
1 芯片零件
2 衬底
3 第1外部电极
4 第2外部电极
5 第1主面
6 第2主面
7 第1侧面
8 第2侧面
9 第3侧面
10 第4侧面
11 间隙
12 缺口部
13 周缘空间
14 第1端部
15 第2端部
16 第1侧面
17 第2侧面
18 第3侧面
19 第4侧面
20 电容膜
21 电阻层
22 表面绝缘膜
23 第1部分
24 第2部分
25 边界部
26 被覆区域
27 露出区域
28 第1端部
29 第2端部
30 开口
31 第1-1外部电极
32 第1-2外部电极
33 电容器
34 第1层
35 第2层
36 密接层
37 保护膜
38 上表面
39 电阻元件
40 上表面
41 周缘部
42 键合线
43 晶圆
44 抗蚀剂
45 镀覆用开口
46 第1-3外部电极
47 第1-4外部电极
48 第1部分
49 第2部分
50 第3部分
51 芯片零件
52 芯片零件
53 芯片零件
54 芯片零件
55 芯片零件
56 芯片零件
57 芯片零件
58 芯片零件
61 角部
62 角部
63 角部
64 角部
211 第1电阻层
212 第2电阻层
213 第3电阻层
311 第1侧面
312 第2侧面
313 第3侧面
314 第4侧面
321 第1侧面
322 第2侧面
323 第3侧面
324 第4侧面
A 对称轴
B 对称轴
C 中心
T 厚度
W 宽度
X 第1方向
Y 第2方向
Z 第3方向
n 法线方向。
Claims (20)
1.一种芯片零件，包含：半导体衬底，具有第1主面及其相反侧的第2主面；
电容膜，形成在所述第1主面；
多个第1电极，形成在所述电容膜上，且相互分离；
第2电极，形成在所述第2主面；及
电阻层，形成在所述电容膜与所述多个第1电极之间，且横跨所述多个第1电极而形成。
2.根据权利要求1所述的芯片零件，其还包含密接层，该密接层形成在所述电容膜与所述第1电极之间，提高所述第1电极相对于所述电容膜的密接性。
3.根据权利要求2所述的芯片零件，其中所述电容膜包含SiO2膜，
所述第1电极包含Au电极，
所述密接层包含TiW层。
4.根据权利要求1所述的芯片零件，其中所述第1电极直接形成在所述电容膜上。
5.根据权利要求4所述的芯片零件，其中所述电容膜包含SiO2膜，
所述第1电极包含Au电极。
6.根据权利要求2至5中任一项所述的芯片零件，其中所述电阻层包含TiN层。
7.根据权利要求2至5中任一项所述的芯片零件，其中所述电阻层包含多晶硅层。
8.根据权利要求1至7中任一项所述的芯片零件，其中在相邻的所述第1电极之间形成有使所述电阻层局部露出的露出区域，
所述芯片零件还包含在所述露出区域覆盖所述电阻层的保护膜。
9.根据权利要求8所述的芯片零件，其中所述第1电极具有可供接合部件连接的上表面、及与所述上表面连续的侧面，
形成与所述第1电极的所述侧面的边界部的所述第1电极的所述上表面的周缘部在所述保护膜的上方区域中露出。
10.根据权利要求1至9中任一项所述的芯片零件，其中在所述多个第1电极中的彼此相邻的2个第1电极之间形成有间隙，该间隙的第1端部及其相反侧的第2端部分别开放，具有所述第1端部与所述第2端部处于对称位置的对称性，且
所述电阻层在俯视下配置在所述间隙的所述第1端部与所述第2端部之间的大致中央部。
11.根据权利要求10所述的芯片零件，其中所述半导体衬底在俯视下形成为具有相互对向的一对第1侧面及一对第2侧面的四边形，
所述间隙包含直线状间隙，该直线状间隙从其中一方的所述第1侧面朝向另一方的所述第1侧面，沿着所述第2侧面延伸，
所述电阻层在所述直线状间隙的长度方向上与所述第1端部及所述第2端部分别空开间隔，配置在所述直线状间隙的大致中央部。
12.根据权利要求1至9中任一项所述的芯片零件，其中所述半导体衬底在俯视下形成为长方形，该长方形具有相互对向的一对第1侧面及一对第2侧面，所述第1侧面为长边侧且所述第2侧面为短边侧，
所述多个第1电极包含在俯视下沿着所述半导体衬底的短边方向被分断且沿所述半导体衬底的长度方向排列配置的多个第1电极。
13.根据权利要求1至9中任一项所述的芯片零件，其中所述半导体衬底在俯视下形成为长方形，该长方形具有相互对向的一对第1侧面及一对第2侧面，所述第1侧面为长边侧且所述第2侧面为短边侧，
所述多个第1电极包含在俯视下沿着所述半导体衬底的长度方向被分断且沿所述半导体衬底的短边方向排列配置的多个第1电极。
14.根据权利要求12或13所述的芯片零件，其中所述多个第1电极包含相互独立的2个第1电极。
15.根据权利要求12或13所述的芯片零件，其中所述多个第1电极包含相互独立的3个以上的第1电极。
16.根据权利要求1至15中任一项所述的芯片零件，其中所述电阻层在所述电容膜上仅形成有1个。
17.根据权利要求1至15中任一项所述的芯片零件，其中多个所述电阻层形成在所述电容膜上。
18.根据权利要求1至17中任一项所述的芯片零件，其中所述半导体衬底具有200μm以上600μm以下的厚度。
19.根据权利要求1至18中任一项所述的芯片零件，其中所述半导体衬底包含硅衬底。
20.根据权利要求1至19中任一项所述的芯片零件，其中所述电容膜包含选自由SiO2膜、SiN膜、ON膜、ONO膜、Al2O3膜及Ti3O5膜所组成的群中的至少1种。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021-160041 | 2021-09-29 | ||
| JP2021160041A JP2023049962A (ja) | 2021-09-29 | 2021-09-29 | チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115915914A true CN115915914A (zh) | 2023-04-04 |
Family
ID=85718488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210883292.2A Pending CN115915914A (zh) | 2021-09-29 | 2022-07-26 | 芯片零件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230098377A1 (zh) |
| JP (1) | JP2023049962A (zh) |
| CN (1) | CN115915914A (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247664A (ja) * | 1997-03-04 | 1998-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002305309A (ja) * | 2001-02-01 | 2002-10-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4810772B2 (ja) * | 2001-07-31 | 2011-11-09 | パナソニック株式会社 | 回路モジュール |
| JP2007234843A (ja) * | 2006-03-01 | 2007-09-13 | Fujitsu Ltd | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 |
| JP2010073759A (ja) * | 2008-09-16 | 2010-04-02 | Tdk Corp | 積層型チップバリスタ及び電子部品 |
| JP2012186784A (ja) * | 2010-12-24 | 2012-09-27 | Renesas Electronics Corp | 水晶発振装置および半導体装置 |
| JP6176817B2 (ja) * | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
| KR20130104728A (ko) * | 2012-03-15 | 2013-09-25 | 에스케이하이닉스 주식회사 | 반도체 칩 및 이를 갖는 적층 반도체 패키지 |
| CN104247014B (zh) * | 2012-08-09 | 2017-04-12 | 富士电机株式会社 | 半导体装置及其制造方法 |
| JP2018137311A (ja) * | 2017-02-21 | 2018-08-30 | Tdk株式会社 | 薄膜キャパシタ |
-
2021
- 2021-09-29 JP JP2021160041A patent/JP2023049962A/ja active Pending
-
2022
- 2022-07-26 CN CN202210883292.2A patent/CN115915914A/zh active Pending
- 2022-09-20 US US17/948,860 patent/US20230098377A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023049962A (ja) | 2023-04-10 |
| US20230098377A1 (en) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763016B2 (en) | Method of manufacturing a chip component | |
| US20220384113A1 (en) | Capacitor | |
| US20230100252A1 (en) | Chip parts | |
| CN108987111B (zh) | 电容器 | |
| JP5023999B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
| KR100957763B1 (ko) | 박막형 다층 세라믹 커패시터 및 그 제조 방법 | |
| CN110098054B (zh) | 电容器组件 | |
| JP2022066346A (ja) | キャパシター及び実装基板 | |
| US20190295772A1 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| JP7494436B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| CN115915914A (zh) | 芯片零件 | |
| JP2018206839A (ja) | 薄膜コンデンサ | |
| KR20180056257A (ko) | 박막 커패시터 | |
| JP7027990B2 (ja) | 薄膜コンデンサおよび薄膜コンデンサの製造方法 | |
| CN115915915A (zh) | 芯片零件 | |
| CN111180205B (zh) | 芯片电容器及芯片电容器的制造方法 | |
| CN115915916A (zh) | 芯片零件 | |
| US20230102250A1 (en) | Chip parts | |
| US20230101429A1 (en) | Chip parts | |
| CN112041954B (zh) | 电容器集合体 | |
| CN117223074A (zh) | 半导体装置 | |
| CN112349835A (zh) | 芯片部件 | |
| JP2002033238A (ja) | キャパシタおよびこのキャパシタが組み込まれた回路基板 | |
| JP2002353061A (ja) | 容量素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |