CN108987111B - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN108987111B
CN108987111B CN201810165819.1A CN201810165819A CN108987111B CN 108987111 B CN108987111 B CN 108987111B CN 201810165819 A CN201810165819 A CN 201810165819A CN 108987111 B CN108987111 B CN 108987111B
Authority
CN
China
Prior art keywords
electrode
cell
electrode layer
capacitor
capacitance forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810165819.1A
Other languages
English (en)
Other versions
CN108987111A (zh
Inventor
申铉浩
郑雄图
韩宗锡
俞东植
柳廷勋
朴鲁逸
林承模
李壹路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108987111A publication Critical patent/CN108987111A/zh
Application granted granted Critical
Publication of CN108987111B publication Critical patent/CN108987111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种电容器，所述电容器包括：多个单元，每个单元包括电容形成部分和设置在电容形成部分周围的边缘部分，多个沟道位于电容形成部分中。单元包括：三个或更多个介电层，设置在电容形成部分中并在沟道中延伸；以及三个或更多个电极层，该三个或更多个电极层与介于所述三个或更多个电极层之间的介电层顺序地堆叠，并且在沟道中延伸。至少第一电极层和第二电极层具有相反的极性并且均包括从电容形成部分延伸至边缘部分的引出电极。第一电极层的引出电极设置在设置于单元的中心部分的一侧的第一区域中，第二电极层的引出电极设置在设置于单元的中心部分的另一侧上的第二区域中。

Description

电容器
本申请要求于2017年6月1日在韩国知识产权局提交的第10-2017-0068466号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种具有沟道的电容器。
背景技术
诸如智能电话、可穿戴装置等的便携式信息技术(IT)产品正发展为具有越来越薄的截面。作为这些发展的一部分，便携式IT产品中存在的无源元件自身正在变薄以减小整个封装件的厚度。
为此，对于允许与多层陶瓷电容器相比较薄厚度的薄膜陶瓷电容器的需求也已经增加。
薄膜电容器具有如下优点：薄膜电容器可以通过利用薄膜技术实现。另外，由于薄膜电容器具有如下优点：其具有低的等效串联电感(ESL)(不同于根据现有技术生产的多层陶瓷电容器)，因此，近来，已经考虑了将薄膜电容器作为去耦合电容器的应用。
为了将薄膜电容器用作用于应用处理器(AP)的去耦合电容器，薄膜电容器已经被制造为具有焊盘侧电容器(land-side capacitor，LSC)的形式。然而，对于现有嵌入式电容器的情况，在电容器缺陷的情况下不可能将电容器返工，使得总损失成本明显增加。因此，需要以可返工的焊盘侧电容器(LSC)的形式实现薄膜陶瓷电容器。
同时，由于LSC型薄膜电容器设置在焊球之间，因此薄膜电容器应该被设计为具有尽可能小的尺寸以明显减小焊球去除面积。
同时，为了增加薄膜电容器的电容，已经进行了对应用能够增加表面积的沟道型结构的技术的研究，从而有助于实现薄膜电容器的高电容。
发明内容
本公开的一个方面可以提供一种电容器，所述电容器具有能够通过包括三个或更多个介电层和沟道来明显提高电容器的电容并且能够明显减少连接电极层的数量的结构。
根据本公开的一个方面，电容器可以包括：多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于电容形成部分中，所述多个沟道设置在基板中。每个单元包括：三个或更多个介电层，设置在所述电容形成部分中并在所述沟道中延伸；以及三个或更多个电极层，设置在所述电容形成部分中，所述三个或更多个电极层与介于所述三个或更多个电极层之间的所述三个或更多个介电层中的相应介电层顺序地堆叠，并且在所述沟道中延伸。每个单元的所述三个或更多个电极层中的第一电极层和第二电极层具有相反的极性并且均包括从所述电容形成部分延伸至所述边缘部分的引出电极。基于每个相应的单元在第一方向上的中心部分，所述单独的单元的在所述第一方向上从所述中心部分延伸的一部分为第一区域，所述相应的单元的在与所述第一方向相反的方向上从所述中心部分延伸的另一部分为第二区域。所述第一电极层的所述引出电极设置在所述第一区域中，所述第二电极层的所述引出电极设置在所述第二区域中。
根据本公开的另一方面，电容器可以包括：多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于电容形成部分中，所述多个沟道设置在基板中。所述多个单元中的每个单元包括：三个或更多个介电层，设置在所述电容形成部分中并在所述沟道中延伸；以及三个或更多个电极层，与介于所述三个或更多个电极层之间的所述三个或更多个介电层中的相应介电层顺序地堆叠，并在堆叠方向上被分配交替的第一极性和第二极性。所述三个或更多个电极层中的至少两个电极层包括从所述电容形成部分延伸至所述边缘部分的引出电极。在所述多个单元中，第一单元和第二单元彼此相邻，从所述第一单元的中心部分延伸至所述第二单元的中心部分的区域为第一区域，第一单元和第二单元的其余区域为第二区域。包括在所述第一单元和所述第二单元中的所述电极层中的所述第一极性的电极层的所述引出电极设置在所述第一区域中，包括在所述第一单元和所述第二单元中的所述电极层中的所述第二极性的电极层的所述引出电极设置在所述第二区域中。
根据本公开的另一方面，电容器可以包括：多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于电容形成部分中。每个单元包括多个电极层，所述多个电极层与介于所述多个电极层之间的介电层堆叠在一起，所述电极层和介电层设置在所述电容形成部分中并且延伸至所述多个沟道中。每个单元的所述多个电极层在所述多个电极层的堆叠方向中具有交替的第一极性和第二极性。每个单元的所述电极层具有从设置在所述电容形成部分中的所述电极层延伸至所述边缘部分的引出电极。一个单元的所述第一极性的电极层的引出电极在第一方向上从所述电极层延伸，所述一个单元的所述第二极性的电极层的引出电极在与所述第一方向相反的第二方向上从所述电极层延伸。
附图说明
通过下面结合附图的详细描述，将更加清楚地理解本公开的上述和其他的方面、特征和优点，在附图中：
图1是示出根据示例性实施例的电容器的示意性透视图；
图2是示出根据示例性实施例的电容器的示意性平面图；
图3是示出图2的平面图中的一个单元的示意性放大平面图；
图4是沿图3的I-I'线截取的示意性截面图；
图5是沿图3的II-II'线截取的示意性截面图；
图6A至图6D是示出第二电极层至第五电极层的示意性平面图；
图7A和图7B是示出在第四电极层和第五电极层中的电流的示意图；
图8是示出根据示例性实施例的形成在电容器中的多个单元上的第一连接电极层和第二连接电极层的示意性平面图；
图9至图13是用于说明第一连接电极层和第二连接电极层与第一外电极和第二外电极彼此连接的结构的示意性平面图和示意性截面图；以及
图14是示出根据另一示例性实施例的具有电容器的板的示意性截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
附图中示出的X方向、Y方向和Z方向可以分别指长度方向、宽度方向和厚度方向，或者依次分别由第一方向、第二方向和第三方向表示。
图1是示出根据示例性实施例的电容器的示意性透视图，图2是示出根据示例性实施例的电容器的示意性平面图。图3是示出图2的平面图中的一个单元的示意性放大平面图，图4是沿图3的I-I'线截取的示意性截面图，图5是沿图3的II-II'线截取的示意性截面图。
在下文中，将参照图1至图5描述本公开中的根据示例性实施例的电容器100。
根据示例性实施例的电容器100可以包括主体101以及设置在主体的外表面上的第一外电极191和第二外电极192。
主体101的形状没有具体地限制，但是通常可以是六面体形状。另外，主体101在尺寸方面没有具体地限制，但是可以具有例如0.6mm×0.3mm的尺寸，并且可以是1.0μF或更大的高度堆叠且高电容的薄膜电容器。
主体101可以包括基板110。基板110可以由从Si、SiO2、Al2O3、MgO、LaAlO3和SrTiO3组成的组中选择的任意一种或它们的组合形成。例如，可以使用硅晶圆作为基板110。
基板110可以包括电容形成部分A以及在基板110的一个表面上设置在电容形成部分A周围的边缘部分(margin portion)M。电容形成部分A和边缘部分M可以构成或形成单个(例如，同一)单元102的一部分。根据示例性实施例的电容器100可以包括多个单元102。在单元102中，彼此相邻的一对单元102可以被定义为第一单元102a和第二单元102b。
从基板110的一个表面穿入至基板110的内部的多个沟道105可以设置在基板110中。例如，多个沟道105可以设置在电容形成部分A中。
沟道105可以通过蚀刻基板110的一个表面而形成。
沟道105可以形成为在第一(X)方向上或与第一(X)方向垂直的第二(Y)方向上延伸，和/或在第一(X)方向或第二(Y)方向上以预定的间隔规律地形成。然而，在本公开中，将在沟道105形成为在第一(X)方向上延伸并在第二(Y)方向上以预定的间隔规律地形成的说明性情况的基础上提供描述。
与介于其间的各介电层交替设置的电极层120可以设置在基板110的一个表面上并设置在沟道105中。
根据示例性实施例的电容器100可以包括至少n个介电层111至115(在这里，n≥3)。当电容器100中包括的介电层的数量为n时，电容器100中包括的电极层的数量可以为n或更多，并且可以优选为n+1。例如，参照图4，在介电层的数量为5的情况下，第一电极层121、第一介电层111、第二电极层122、第二介电层112、第三电极层123、第三介电层113、第四电极层124、第四介电层114、第五电极层125、第五介电层115和第六电极层126可以顺序地堆叠在基板110的和沟道105的一个表面上。
电极层120可以使用导电材料形成。电极层120的材料可以根据介电层111至115的材料确定。在介电层111至115由诸如金属氧化物等的顺电材料形成的情况下，电极层120的材料可以包括金属氮化物。例如，电极层120可以由TiN形成，但是不限于此。
电极层120可以使用原子层沉积(ALD)方法或原子气相沉积(AVD)方法形成，但是不限于此。然而，设置在最下部分处的(例如，设置为相对于其他电极层122-126最靠近基板110的)第一电极层121可以是通过将n型或p型杂质注入至由硅形成的基板110中而形成的杂质的层。
介电层111至115可以由诸如金属氧化物等的顺电材料形成。介电层111至115可以包含诸如Al2O3、ZrO2、HfO2等的金属氧化物中的任意一种或者它们的组合。介电层111至115可以包含诸如Al2O3、ZrO2、HfO2等的金属氧化物，并可以由Al2O3、ZrO2、HfO2等的金属氧化物形成为单一材料。可选择地，介电层111至115也可以由复合层形成以改善漏电性质。在介电层111至115由复合层形成的情况下，介电层111至115可以是ZrO2-Al2O3-ZrO2复合层。
介电层111至115可以使用原子层沉积(ALD)方法或原子气相沉积(AVD)方法形成，但是不限于此。
每对相邻的电极层120可以以至少一个介电层111、112、113、114或115介于每对相邻的电极层120之间的方式设置为彼此相对，使得电容器100可以在将具有不同极性的电压施加在奇数电极层121、123和125与偶数电极层122、124和126之间(将具有不同极性的电压一方面施加到奇数电极层121、123和125，另一方面施加到偶数电极层122、124和126)时操作。
因此，在电容形成部分A中，奇数电极层121、123和125与偶数电极层122、124和126可以与介于其间的介电层111、112、113、114或115交替设置，从而提供金属-绝缘体-金属(MIM)结构。
绝缘层181(例如，见图12)可以设置在MIM结构上以覆盖介电层111至115以及电极层120。绝缘层181可以由氧化硅(SiO2)形成，但是不限于此。
不同于多层陶瓷电容器，在使用沟道的电容器中，当电极层的数量增加时，通常使用用于将每个电极层连接至具有正(+)极性或负(-)极性的外电极的单独的连接电极层(金属互连层)。具体地，在根据现有技术的沟道型电容器中，在包括三个或更多个介电层的情况下，使用两个或更多个连接电极层以将外电极和每个电极层彼此连接。如上所述的多个连接电极层可能会导致沟道型电容器的厚度的增加。
然而，由于在根据示例性实施例的电容器100中，至少一些电极层120包括从电容形成部分A引出至边缘部分M的引出电极，因此每个电极层120可以仅通过单个连接电极层连接至具有正(+)极性或负(-)极性的外电极。
例如，参照图6A至图6D，第二电极层122至第五电极层125中的每个可以包括从电容形成部分A引出至边缘部分M的引出电极。引出电极可以具有从电容形成部分A引出至边缘部分M的书签形状(bookmark shape)。
参照图3与图6A至图6D，当在堆叠方向上观看时，第二电极层122至第五电极层125的引出电极可以设置为彼此分开。也就是说，第二电极层122至第五电极层125的引出电极可以设置为使得在以第一绝缘层181被去除的状态下示出的平面图上，全部的引出电极被分开暴露。在根据示例性实施例的电容器100中，第二电极层122至第五电极层125的引出电极可以设置为在堆叠方向上观看时彼此分开，使得全部电极层可以通过将下面描述的第一连接电极层和第二连接电极层形成为单层而分别连接至外电极。
另外，参照图3与图6A至图6D，基于单元102的中心部分，单元102在第一方向上的一部分可以被定义为第一区域S1，单元102在第一方向上的其余部分可以被定义为第二区域S2。这里，在第二电极层122至第五电极层125中，在堆叠方向上从底部起堆叠在奇数位置的奇数电极层的引出电极，也就是说，第三电极层123和第五电极层125的引出电极，可以设置在第一区域S1中。此外，堆叠在偶数位置的偶数电极层的引出电极，也就是说，第二电极层122和第四电极层124的引出电极，可以设置在第二区域S2中。
分别设置在堆叠方向上的最下部分和最上部分中的第一电极层121和第六电极层126可以不包括从电容形成部分A引出至边缘部分M的引出电极。第一电极层121可以设置在基板110上而没有单独的引出电极，使得第一电极层121可以通过在每个单元102的边界中形成通路(导电通路)来连接至连接电极层，第六电极层126可以通过在沟道105上形成通路来连接至连接电极层，而没有单独的引出电极。
参照图3与图6A至图6D，第二电极层122至第五电极层125可以分别包括第二电容电极122a至第五电容电极125a以及第二引出电极至第五引出电极。
第二电极层122的第二引出电极可以设置在第二区域S2中，第三电极层123的第三引出电极可以设置在第一区域S1中，第四电极层124的第四引出电极可以设置在第二区域S2中，第五电极层125的第五引出电极可以设置在第一区域S1中。
第二引出电极可以包括在第一(X)方向上引出至边缘部分的第二引出电极122b1以及在第二(Y)方向上引出至边缘部分的第二引出电极122b2。第二引出电极122b1和122b2可以设置为在电容形成部分A的角部(即，第二电容电极122a的角部)中彼此相邻。
第三引出电极可以包括在第一(X)方向上引出至边缘部分的第三引出电极123b1以及在第二(Y)方向上引出至边缘部分的第三引出电极123b2。第三引出电极123b1和123b2可以设置为在电容形成部分A的角部(即，第三电容电极123a的角部)中彼此相邻。
第四引出电极可以包括在第一(X)方向上引出至边缘部分的第四引出电极124b1以及在第二(Y)方向上引出至边缘部分的第四引出电极124b2。第四引出电极124b1和124b2可以设置为在电容形成部分A的角部(即，第四电容电极124a的角部)中彼此相邻。
另外，第五引出电极可以包括在第一(X)方向上引出至边缘部分的第五引出电极125b1以及在第二(Y)方向上引出至边缘部分的第五引出电极125b2。第五引出电极125b1和125b2可以设置为在电容形成部分A的角部(即，第五电容电极125a的角部)中彼此相邻。
这里，包括在电极层中相邻堆叠的一对电极层中并在第二(Y)方向上引出的引出电极可以彼此设置在电容形成部分A的同一侧上。
例如，彼此相邻的第四电极层124和第五电极层125的第四引出电极124b2和第五引出电极125b2可以彼此设置在电容形成部分A的同一侧上。
包括在相邻堆叠的一对电极层中并在第二(Y)方向上引出的引出电极可以如上所述地设置在电容形成部分A的同一侧上，使得等效串联电感(ESL)可以由于互感的相消而减小。
参照图7A和图7B，第四电极层124可以根据第四引出电极的位置而具有沿左上方向的电流，第五电极层125可以根据第五引出电极的位置而具有沿左下方向的电流。因此，通过第四电极层124和第五电极层125形成的主电流可以具有大约90度的角度，使得可以防止互感由于互感的叠加而增加，并且可以抵消互感。在根据示例性实施例的电容器中，第二电极层122与第三电极层123以及第四电极层124与第五电极层125可以与如上所述的能够减小ESL的电极层相对应。
图8是示出根据示例性实施例的形成在电容器中的多个单元102上的第一连接电极层151和第二连接电极层152的示意性平面图。
将参照图8描述每个单元102与连接电极层151和152之间的位置关系。
在多个单元102中，彼此相邻的一对单元102中的一个单元可以被定义为第一单元102a，彼此相邻的一对单元102中的另一单元可以被定义为第二单元102b。另外，基于第一单元102a和第二单元102b中的每个的中心部分，第一单元102a和第二单元102b彼此接触的区域可以是第一区域S1，其余区域可以是第二区域S2。
也就是说，在基于彼此相邻的第一单元102a和第二单元102b定义第一区域S1和第二区域S2之后，在全部的单元102中确定第一区域S1和第二区域S2时，第一区域S1和第二区域S2可以如图8中所示地交替地设置。
在此情况下，引出电极可以设置为使得第一单元102a和第二单元102b基于第一单元102a和第二单元102b之间的边界彼此线对称。即，引出电极可以设置为使得第一单元102a和第二单元102b基于第一单元102a和第二单元102之间的边界彼此线对称，使得包括在第一单元102a和第二单元102b中的奇数电极层121、123和125可以共同连接至设置在第一区域S1中的第一连接电极层151，并且第一单元102a和第二单元102b中包括的偶数电极层122、124和126可以共同连接至设置在第二区域S2中的第二连接电极层152。
参照图8，在第一区域S1中，第一电极层121可以通过在边缘部分M中的位于第一单元102a和第二单元102b之间的边界中形成第一通路171而连接至第一连接电极层151。另外，在第一区域S1中，第三电极层123和第五电极层125也可以通过在与第三电极层123和第五电极层125的引出电极相对应的位置处形成第一通路171而连接至第一连接电极层151。
在第二区域S2中，第二电极层122和第四电极层124可以通过在与第二电极层122和第四电极层124的引出电极相对应的位置处形成第二通路172而连接至第二连接电极层152。另外，第六电极层126可以通过在与第二区域S2中的沟道105的上部相对应的位置处形成第二通路172而连接至第二连接电极层152。
也就是说，第一连接电极层151可以设置在第一区域S1中，第二连接电极层152可以与第一连接电极层151分开预定的距离并且设置在第二区域S2中。
为了减小电容器100的等效串联电感(ESL)，选择性地设置电容器100的连接电极是重要的。也就是说，考虑到电力的流动，需要设置实现电容的电极层的正(+)极性电极和负(-)极性电极。与在这里关于电容器100的详细设置形成对比的是，在根据现有技术的连接电极层和各电极层通过通路彼此连接的电容器中，相对于各单元的对称性低，因此由于沟道型电容器的结构限制，电极的合适定位是不可能的。
然而，在根据示例性实施例的电容器100中，第一连接电极层151和第二连接电极层152可以如图8中所示地形成为在一个方向上延伸并且交替设置，使得第一连接电极层151和第二连接电极层152的对称性可以明显提高，并且因此ESL可以明显减小。
同时，由于在根据示例性实施例的电容器100中，至少一些电极层包括从电容形成部分A引出至边缘部分M的具有书签形状的引出电极，因此第一连接电极层151和第二连接电极层152可以由单层形成。也就是说，第一连接电极层151和第二连接电极层152可以由单层形成，使得电容器100可以薄型化或者电容器100的电容可以增加。
图9至图13是用于说明第一连接电极层和第二连接电极层以及第一外电极和第二外电极彼此连接的结构的示意性平面图和示意性截面图。
参照图9，在根据示例性实施例的电容器100中，第一单元102a和第二单元102b可以在一个方向上交替设置，第一连接电极层151或第二连接电极层152可以形成为覆盖彼此相邻的第一单元102a和第二单元102b。
接下来，如图10中所示，可以形成第二绝缘层182。第二绝缘层182可以具有仅在单条直线上暴露第一连接电极层151的开口，并且具有仅在另一直线上暴露第二连接电极层152的其他开口。
接下来，如图11中所示，除了将形成第一外电极和第二外电极的位置之外，可以在其他位置设置第三绝缘层183。
参照图12，可以确定的是第二绝缘层182设置在第一连接电极层151和第二连接电极层152之间。另外，如上所述，可以确定的是第六电极层126通过设置在沟道105(见图5)上的第二通路172连接至第二连接电极层152，第一电极层121通过边缘部分中的第一通路171连接至第一连接电极层151。
最后，参照图13，第一外电极191和第二外电极192可以形成在：第一外电极和第二外电极将形成在第三绝缘层183上所在的位置。
图14是示出根据另一示例性实施例的具有电容器的板的示意性截面图。
参照图14，根据另一示例性实施例的具有电容器的板1000可以包括电路板210、设置在电路板210的一个表面上的半导体芯片220以及设置在电路板210的另一表面上的电容器100。
这里，可以使用根据示例性实施例的电容器100作为电容器100。根据示例性实施例的电容器100是所谓的薄膜电容器。由于薄膜电容器具有如下优点：其具有不同于根据现有技术的多层陶瓷电容器的低的等效串联电感(ESL)，因此，近来，已经考虑将薄膜电容器作为用于应用处理器(AP)的去耦合电容器的应用。具体地，在将电容器用作去耦合电容器的情况下，需要将电容器设置为与AP相邻。因此，在根据另一示例性实施例的具有电容器的板1000中，用作AP的半导体芯片220可以设置在电路板210的一个表面上，电容器100可以设置在电路板210的另一表面上与半导体芯片220相对的位置处。
如上所述设置在与半导体芯片220相对的位置处的电容器100被称作焊盘侧电容器(LSC)。由于如上所述的LSC型电容器100在与半导体芯片220相对的位置处设置在电路板210的另一表面上，因此，为了将电路板210安装在主板310上，电容器通常需要具有比焊球230的厚度薄的厚度，并且需要通过将电容器设计得尽可能小来明显减小焊球去除面积。
也就是说，在根据示例性实施例的电容器100中，电极层中堆叠在奇数位置的奇数电极层的引出电极可以设置在第一区域S1中，电极层中堆叠在偶数位置的偶数电极层的引出电极可以设置在第二区域S2中，使得即使电容器包括三个或更多个介电层来实现高电容，连接每个电极层和外电极的连接电极层的数量也可以明显减少，因此，电容器100可以形成为比焊球薄。
如上面阐述的，在根据示例性实施例的电容器中，电极层中奇数电极层的引出电极可以设置在第一区域S1中，电极层中偶数电极层的引出电极可以设置在第二区域S2中，使得即使电容器包括三个或更多个介电层来实现高电容，连接每个电极层和外电极的连接电极层的数量也可以明显减少。
虽然上面已经示出并描述了示例性实施例，但是本领域技术人员将清楚的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出修改和变化。

Claims (22)

1.一种电容器，所述电容器包括：
多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于所述电容形成部分中，所述多个沟道设置在基板中；
其中，每个单元包括：
三个或更多个介电层，设置在所述电容形成部分中并在所述沟道中延伸；以及
三个或更多个电极层，设置在所述电容形成部分中，所述三个或更多个电极层与介于所述三个或更多个电极层之间的所述三个或更多个介电层中的相应介电层顺序地堆叠，并且在所述沟道中延伸，
每个单元的所述三个或更多个电极层中的相邻的第一电极层和第二电极层具有相反的极性并且均包括从所述电容形成部分延伸至所述边缘部分的引出电极，
基于每个相应的单元在第一方向上的中心部分，所述相应的单元的在所述第一方向上从所述中心部分延伸的一部分为第一区域，所述相应的单元的在与所述第一方向相反的方向上从所述中心部分延伸的另一部分为第二区域，并且
所述第一电极层的所述引出电极设置在所述第一区域中，所述第二电极层的所述引出电极设置在所述第二区域中，
其中，所述电容器的每个单元具有三个或更多个引出电极，当在所述三个或更多个电极层的堆叠方向上观看时，所述三个或更多个引出电极设置为彼此分开。
2.如权利要求1所述的电容器，其中，在每个单元中，所述单元中的电极层的数量比所述单元中的介电层的数量多一个。
3.如权利要求1所述的电容器，其中，在每个单元中的所述三个或更多个电极层中，堆叠在最下位置和最上位置的电极层不包括从所述电容形成部分引出至所述边缘部分的引出电极。
4.如权利要求1所述的电容器，其中，所述第一电极层的所述引出电极包括在所述第一方向上从所述电容形成部分延伸的第一引出电极以及在与所述第一方向垂直的第二方向上从所述电容形成部分延伸的第二引出电极，以及
所述第二电极层的所述引出电极包括在与所述第一方向相反的所述方向上从所述电容形成部分延伸的第三引出电极以及在所述第二方向上从所述电容形成部分延伸的第四引出电极。
5.如权利要求4所述的电容器，其中，所述第一引出电极和所述第二引出电极设置为与所述电容形成部分的相同角部相邻，所述第三引出电极和所述第四引出电极设置为与所述电容形成部分的另一相同角部相邻。
6.如权利要求5所述的电容器，其中，所述三个或更多个电极层中彼此相邻堆叠的一对电极层中包括的所述第二引出电极和所述第四引出电极彼此设置在所述电容形成部分的同一侧上。
7.如权利要求1所述的电容器，其中，在每个单元中的所述三个或更多个电极层中，设置为最靠近所述基板的电极层包括注入到设置有所述多个沟道的所述基板中的杂质的层。
8.如权利要求1所述的电容器，所述电容器还包括：
第一连接电极层，设置在所述第一区域中；以及
第二连接电极层，设置在所述第二区域中以与所述第一连接电极层分开。
9.如权利要求8所述的电容器，其中，所述第一连接电极层通过第一通路连接至所述第一电极层，并且
所述第二连接电极层通过第二通路连接至所述第二电极层。
10.如权利要求8所述的电容器，其中，所述第一连接电极层和所述第二连接电极层在与所述三个或更多个电极层的堆叠方向正交的平面中为彼此相邻设置的单层。
11.一种电容器，所述电容器包括：
多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于所述电容形成部分中，所述多个沟道设置在基板中；
其中，每个单元包括：
三个或更多个介电层，设置在所述电容形成部分中并在所述沟道中延伸；以及
三个或更多个电极层，设置在所述电容形成部分中，所述三个或更多个电极层与介于所述三个或更多个电极层之间的所述三个或更多个介电层中的相应介电层顺序地堆叠，并且在所述沟道中延伸，
每个单元的所述三个或更多个电极层中的相邻的第一电极层和第二电极层具有相反的极性并且均包括从所述电容形成部分延伸至所述边缘部分的引出电极，
基于每个相应的单元在第一方向上的中心部分，所述相应的单元的在所述第一方向上从所述中心部分延伸的一部分为第一区域，所述相应的单元的在与所述第一方向相反的方向上从所述中心部分延伸的另一部分为第二区域，并且
所述第一电极层的所述引出电极设置在所述第一区域中，所述第二电极层的所述引出电极设置在所述第二区域中，
其中，所述第一电极层的所述引出电极包括在所述第一方向上从所述电容形成部分延伸的第一引出电极以及在与所述第一方向垂直的第二方向上从所述电容形成部分延伸的第二引出电极，以及
所述第二电极层的所述引出电极包括在与所述第一方向相反的所述方向上从所述电容形成部分延伸的第三引出电极以及在所述第二方向上从所述电容形成部分延伸的第四引出电极，
其中，所述第一引出电极和所述第二引出电极设置为与所述电容形成部分的相同角部相邻，所述第三引出电极和所述第四引出电极设置为与所述电容形成部分的另一相同角部相邻。
12.一种电容器，所述电容器包括：
多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于所述电容形成部分中，所述多个沟道设置在基板中，
其中，所述多个单元中的每个单元包括：
三个或更多个介电层，设置在所述电容形成部分中并在所述沟道中延伸；以及
三个或更多个电极层，与介于所述三个或更多个电极层之间的所述三个或更多个介电层中的相应介电层顺序地堆叠，并在堆叠方向上被分配交替的第一极性和第二极性，
所述三个或更多个电极层中的至少两个电极层包括从所述电容形成部分延伸至所述边缘部分的引出电极，
在所述多个单元中，第一单元和第二单元彼此相邻，从所述第一单元的中心部分延伸至所述第二单元的中心部分的区域为第一区域，所述第一单元和所述第二单元的其余区域为第二区域，
包括在所述第一单元和所述第二单元中的所述电极层中的所述第一极性的电极层的所述引出电极设置在所述第一区域中，包括在所述第一单元和所述第二单元中的所述电极层中的所述第二极性的电极层的所述引出电极设置在所述第二区域中，
其中，所述电容器的每个单元具有三个或更多个引出电极，当在所述三个或更多个电极层的堆叠方向上观看时，所述三个或更多个引出电极设置为彼此分开。
13.如权利要求12所述的电容器，其中，所述引出电极设置为使得所述第一单元和所述第二单元基于所述第一单元和所述第二单元彼此接触的边界线彼此线对称。
14.如权利要求12所述的电容器，所述电容器还包括：
第一连接电极层，设置在所述第一区域中；以及
第二连接电极层，设置在所述第二区域中以与所述第一连接电极层分开。
15.如权利要求14所述的电容器，其中，所述第一连接电极层通过第一通路连接至所述第一极性的所述电极层，并且
所述第二连接电极层通过第二通路连接至所述第二极性的所述电极层。
16.如权利要求15所述的电容器，其中，所述第一连接电极层和所述第二连接电极层在与所述三个或更多个电极层的堆叠方向正交的平面中为彼此相邻设置的单层。
17.一种电容器，所述电容器包括：
多个单元，每个单元包括电容形成部分和设置在所述电容形成部分周围的边缘部分，多个沟道位于所述电容形成部分中，
其中，每个单元包括多个电极层，所述多个电极层与介于所述多个电极层之间的介电层堆叠在一起，所述电极层和所述介电层设置在所述电容形成部分中并且延伸至所述多个沟道中，
每个单元的所述多个电极层在所述多个电极层的堆叠方向上具有交替的第一极性和第二极性，
每个单元的所述电极层具有从设置在所述电容形成部分中的所述电极层延伸至所述边缘部分的引出电极，并且
一个单元的所述第一极性的电极层的引出电极在第一方向上从所述电极层延伸，所述一个单元的所述第二极性的电极层的引出电极在与所述第一方向相反的第二方向上从所述电极层延伸，
其中，所述电容器的每个单元具有三个或更多个引出电极，当在所述多个电极层的堆叠方向上观看时，所述三个或更多个引出电极设置为彼此分开。
18.如权利要求17所述的电容器，其中，另一单元设置为在所述第一方向上与所述一个单元相邻，所述另一单元的所述第一极性的电极层的引出电极在所述第二方向上从所述电极层延伸，所述另一单元的所述第二极性的电极层的引出电极在所述第一方向上从所述电极层延伸。
19.如权利要求18所述的电容器，所述电容器还包括：
第一金属互连层，在所述一个单元的所述第一极性的电极层的所述引出电极以及在所述第一方向上与所述一个单元相邻的所述另一单元的所述第一极性的电极层的所述引出电极上方延伸，并且将所述一个单元的所述第一极性的电极层的所述引出电极以及在所述第一方向上与所述一个单元相邻的所述另一单元的所述第一极性的电极层的所述引出电极电互连；以及
第二金属互连层，在所述一个单元的所述第二极性的电极层的所述引出电极以及与所述一个单元相邻的所述另一单元的所述第二极性的电极层的所述引出电极上方延伸，并且将所述一个单元的所述第二极性的电极层的所述引出电极以及与所述一个单元相邻的所述另一单元的所述第二极性的电极层的所述引出电极电互连。
20.如权利要求19所述的电容器，其中，另外的单元设置为在与所述第一方向正交的第三方向上与所述一个单元相邻，
所述第一金属互连层还在所述另外的单元的所述第一极性的电极层的所述引出电极上方延伸并且将所述另外的单元的所述第一极性的电极层的所述引出电极电互连，以及
所述第二金属互连层还在所述另外的单元的所述第二极性的电极层的所述引出电极的上方延伸并且将所述另外的单元的所述第二极性的电极层的所述引出电极电互连。
21.如权利要求17所述的电容器，其中，每个单元的所述电容形成部分为基本上四边形，每个电极层包括跨过所述基本上四边形的电容形成部分的两个相邻的边延伸至所述边缘部分的引出电极。
22.如权利要求21所述的电容器，所述电容器还包括：
导电通路，在所述堆叠方向上从跨过所述电容形成部分的所述两个相邻的边延伸的所述引出电极中的每个引出电极延伸；
第一金属互连层，在从所述第一极性的电极层的引出电极延伸的所述导电通路上方延伸并且将从所述第一极性的电极层的引出电极延伸的所述导电通路电互连；以及
第二金属互连层，在从所述第二极性的电极层的引出电极延伸的所述导电通路上方延伸并且将从所述第二极性的电极层的引出电极延伸的所述导电通路电互连。
CN201810165819.1A 2017-06-01 2018-02-28 电容器 Active CN108987111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170068466A KR101963286B1 (ko) 2017-06-01 2017-06-01 커패시터
KR10-2017-0068466 2017-06-01

Publications (2)

Publication Number Publication Date
CN108987111A CN108987111A (zh) 2018-12-11
CN108987111B true CN108987111B (zh) 2020-08-14

Family

ID=64460102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810165819.1A Active CN108987111B (zh) 2017-06-01 2018-02-28 电容器

Country Status (3)

Country Link
US (1) US10381337B2 (zh)
KR (1) KR101963286B1 (zh)
CN (1) CN108987111B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504105A (zh) * 2019-08-27 2019-11-26 艾华新动力电容(苏州)有限公司 一种超低电感的直流支撑电容器及其制作方法
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
KR20220011828A (ko) 2020-07-21 2022-02-03 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11887976B2 (en) * 2020-10-26 2024-01-30 Mediatek Inc. Land-side silicon capacitor design and semiconductor package using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826560A (zh) * 2009-03-04 2010-09-08 台湾积体电路制造股份有限公司 用于片上系统技术的金属-绝缘体-金属结构
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN103456497A (zh) * 2012-06-04 2013-12-18 旺宏电子股份有限公司 集成电路电容器及其制造方法
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
US6689643B2 (en) 2002-04-25 2004-02-10 Chartered Semiconductor Manufacturing Ltd. Adjustable 3D capacitor
US7312131B2 (en) 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7193262B2 (en) 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
EP1949418A2 (en) 2005-11-08 2008-07-30 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
US8492818B2 (en) 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
US9978829B2 (en) * 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
US9178080B2 (en) 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9209190B2 (en) 2013-06-25 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor
US9105759B2 (en) 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826560A (zh) * 2009-03-04 2010-09-08 台湾积体电路制造股份有限公司 用于片上系统技术的金属-绝缘体-金属结构
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN103456497A (zh) * 2012-06-04 2013-12-18 旺宏电子股份有限公司 集成电路电容器及其制造方法
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20180131846A (ko) 2018-12-11
CN108987111A (zh) 2018-12-11
KR101963286B1 (ko) 2019-07-31
US20180350790A1 (en) 2018-12-06
US10381337B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
CN108987111B (zh) 电容器
KR101933419B1 (ko) 커패시터 및 그 제조 방법
US9306241B2 (en) Dual layer solid state batteries
TWI420654B (zh) Nonvolatile semiconductor memory device
US9793340B2 (en) Capacitor structure
US20170104057A1 (en) Capacitor 3d-cell and 3d-capacitor structure
US8618634B2 (en) Semiconductor device manufacturing method and semiconductor device
US11038012B2 (en) Capacitor device and manufacturing method therefor
US7161228B1 (en) Three-dimensional integrated capacitance structure
US20070019363A1 (en) Low Inductance Multilayer Capacitor
KR102345675B1 (ko) 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법
JP7171185B2 (ja) キャパシタ及びこれを含む実装基板
CN108807669B (zh) 电容器和具有该电容器的板
CN108022754B (zh) 多层薄膜电容器
JP2022066346A (ja) キャパシター及び実装基板
JP7421880B2 (ja) トレンチキャパシタ
CN106997880A (zh) 一种半导体结构及其制备方法
CN115915915A (zh) 芯片零件
CN115915914A (zh) 芯片零件
CN112997306A (zh) 电子电路及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant