CN115885389A - 半导体装置、显示装置以及电子设备 - Google Patents

半导体装置、显示装置以及电子设备 Download PDF

Info

Publication number
CN115885389A
CN115885389A CN202180052440.XA CN202180052440A CN115885389A CN 115885389 A CN115885389 A CN 115885389A CN 202180052440 A CN202180052440 A CN 202180052440A CN 115885389 A CN115885389 A CN 115885389A
Authority
CN
China
Prior art keywords
transistor
circuit
wiring
potential
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180052440.XA
Other languages
English (en)
Inventor
吉本智史
楠纮慈
渡边一德
川岛进
桧山真里奈
斋藤元晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115885389A publication Critical patent/CN115885389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种功能性高的半导体装置。该半导体装置包括第一晶体管及第二晶体管。第一晶体管包括第一半导体层、第一栅电极、第一电极及第二电极。第二晶体管包括第二半导体层、第二栅电极、第三电极及第四电极。第一栅电极与第二栅电极连接，第二电极与第三电极连接。第一半导体层上层叠有第一绝缘层、第二绝缘层和第二半导体层。第一绝缘层与第二绝缘层相比不容易扩散氢。第二绝缘层包含氧化物，第一半导体层包含多晶硅，第二半导体层包含金属氧化物。第一晶体管是p型晶体管，第二晶体管是n型晶体管。

Description

半导体装置、显示装置以及电子设备
技术领域
本发明的一个方式涉及一种半导体装置。本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种显示装置的驱动电路。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
显示装置应用于智能手机等便携式信息终端、电视装置等各种设备。近年来，使用显示装置的设备被要求提高屏幕占有率，为此显示装置需要使显示部之外的区域变窄(窄边框化)。另外，为了满足上述需求，在与像素部相同的衬底上形成驱动电路的一部分或全部的系统整合型面板(system-on-panel)是有效的。专利文献1及专利文献2公开了由单极性晶体管构成用于显示装置的驱动电路的反相器电路或移位寄存器电路等的技术。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2001-325798号公报
[专利文献2]日本专利申请公开第2010-277652号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种功能性高的半导体装置。本发明的一个方式的目的之一是提供一种可靠性高的半导体装置、显示装置或电子设备。本发明的一个方式的目的之一是提供一种功耗得到降低的半导体装置、显示装置或电子设备。本发明的一个方式的目的之一是提供一种能够实现显示装置的窄边框化的半导体装置。本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置、显示装置或电子设备。本发明的一个方式的目的之一是至少改善现有技术的问题中的至少一个。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。此外，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括第一晶体管以及第二晶体管的半导体装置。第一晶体管包括第一半导体层、第一栅电极、第一电极以及第二电极。第二晶体管包括第二半导体层、第二栅电极、第三电极以及第四电极。第一栅电极与第二栅电极电连接。第二电极与第三电极电连接。半导体装置还包括第一半导体层上的第一绝缘层以及该第一绝缘层上的第二绝缘层。第二半导体层以与第二绝缘层上接触的方式设置。第一绝缘层与第二绝缘层相比不容易扩散氢。第二绝缘层包含氧化物，第一半导体层包含多晶硅，第二半导体层包含金属氧化物。第一晶体管是p型晶体管，第二晶体管是n型晶体管。
在上述半导体装置中，优选的是，第一电极被供应第一电位，并且第四电极被供应低于第一电位的第二电位。
本发明的另一个方式是一种包括控制电路、第一晶体管以及第二晶体管的半导体装置。控制电路包括第一布线以及第二布线。控制电路被供应多个信号，并具有根据多个信号以向第一布线和第二布线供应彼此反转的电位的方式进行控制的功能。第一晶体管包括第一半导体层、第一栅电极、第一电极以及第二电极。第二晶体管包括第二半导体层、第二栅电极、第三电极以及第四电极。第二电极与第三电极电连接。第一栅电极及第二栅电极与第一布线电连接。半导体装置还包括第一半导体层上的第一绝缘层以及该第一绝缘层上的第二绝缘层。第二半导体层以与第二绝缘层上接触的方式设置。第一绝缘层与第二绝缘层相比不容易扩散氢。第二绝缘层包含氧化物，第一半导体层包含多晶硅，第二半导体层包含金属氧化物。第一晶体管是p型晶体管，第二晶体管是n型晶体管。
在上述半导体装置中，优选的是，第一电极被供应第一电位，第四电极被供应低于第一电位的第二电位。并且，优选的是，第二电极根据第一布线的电位被供应第一电位和第二电位中的任一方。
上述任意个半导体装置优选还包括放大电路。此时，放大电路优选与第一布线及第二布线电连接并包括第一输出端子。放大电路优选具有向第一输出端子输出与第一布线的电位同步的电位的功能。此时，第一输出端子的电位与第二电极的电位优选为彼此反转的电位。
在上述半导体装置中，放大电路优选还包括第三晶体管、第四晶体管以及第五晶体管。优选的是，第三晶体管是p型晶体管，第四晶体管及第五晶体管是n型晶体管。优选的是，第三晶体管及第五晶体管的各栅极与第二布线电连接，第四晶体管的栅极与第一布线电连接，第三晶体管的源极和漏极中的一个、第四晶体管的源极和漏极中的一个以及第五晶体管的源极和漏极中的一个与第一输出端子电连接，并且第三晶体管的源极和漏极中的另一个与第四晶体管的源极和漏极中的另一个电连接。
本发明的另一个方式是一种显示装置，包括：上述任意个半导体装置；以及像素。此时，像素优选包括显示元件及第六晶体管。并且，第六晶体管优选设置在与第一晶体管或第二晶体管同一面上。并且，显示元件优选为液晶元件、有机EL元件或发光二极管。
本发明的另一个方式是一种电子设备，包括：上述任意个显示装置；以及天线、电池、外壳、照相机、扬声器、麦克风和操作按钮中的至少一个。
发明效果
根据本发明的一个方式，可以提供一种功能性高的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置、显示装置或电子设备。根据本发明的一个方式，可以提供一种功耗得到降低的半导体装置、显示装置或电子设备。根据本发明的一个方式，可以提供一种能够实现显示装置的窄边框化的半导体装置。根据本发明的一个方式，可以提供一种具有新颖结构的半导体装置、显示装置或电子设备。根据本发明的一个方式，可以至少改善现有技术的问题中的至少一个。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，可以从说明书、附图、权利要求书等的记载抽取上述以外的效果。
附图说明
图1A是示出时序电路的结构例子的图。图1B是时序电路的时序图。图1C是时序电路的截面示意图。
图2A及图2B是示出时序电路的结构例子的图。
图3A及图3B是示出时序电路的结构例子的图。
图4是示出时序电路的结构例子的图。
图5A及图5B是示出时序电路的结构例子的图。
图6A及图6B是示出时序电路的结构例子的图。
图7A是示出时序电路的结构例子的图。图7B是移位寄存器的电路图。图7C是时序图。
图8A是移位寄存器的电路图。图8B是反相器电路的电路图。
图9A是显示装置的方框图。图9B是像素的电路图。
图10A是反相器电路的俯视示意图。图10B是反相器电路的截面示意图。
图11A至图11C是反相器电路的截面示意图。
图12A是显示装置的方框图。图12B及图12C是像素电路的电路图。
图13A及图13B是示出显示模块的结构例子的图。
图14A及图14B是示出电子设备的结构例子的图。
图15A至图15E是示出电子设备的结构例子的图。
图16A至图16G是示出电子设备的结构例子的图。
图17A至图17D是示出电子设备的结构例子的图。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
注意，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，本发明并不局限于附图中的尺寸。
在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
晶体管是半导体元件的一种，并且可以实现电流或电压的放大及控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET(Insulated Gate Field EffectTransistor：绝缘栅场效应晶体管)或薄膜晶体管(TFT：Thin Film Transistor)等。
另外，在使用极性不同的晶体管的情况或电路工作的电流方向变化的情况等下，“源极”及“漏极”的功能有时被互相调换。因此，在本说明书等中，可以互相调换使用“源极”和“漏极”。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、线圈、电容器、其他具有各种功能的元件等。
注意，本说明书等中的节点是指实现构成电路的元件之间的电连接的元件(例如，布线等)。因此，“与A连接的节点”是指与A电连接且可以视作具有与A相同电位的布线。注意，即使当实现电连接的一个以上的元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管等)被安装在该布线上的情况下，若该布线具有与A相同电位，则该布线也可以被视为连接A的节点。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
另外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(FlexiblePrinted Circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置的结构例子。
[结构例子1]
图1A示出本发明的一个方式的时序电路10的结构例子。时序电路10包括电路11、电路12及电路13。电路11包括布线15a及布线15b。电路11和电路12通过布线15a及布线15b电连接。电路11和电路13通过布线15a电连接。
电路11具有根据信号LIN及信号RIN的电位向布线15a以及布线15b分别输出第一信号以及第二信号的功能。就是说，电路11也可以被称为控制电路。
第二信号为使第一信号反转的信号。就是说，当第一信号及第二信号的每一个具有高电位和低电位的两种电位的情况下，在从电路11向布线15a输出高电位时向布线15b输出低电位，在从电路11向布线15a输出低电位时向布线15b输出高电位。
电路12具有根据输入到布线15a及布线15b的信号向输出端子OUTA输出信号CLK和电位VSS中的任一方的功能。电路12在布线15a为高电位时输出信号CLK而在布线15a为低电位时输出电位VSS。电路12可以被称为放大电路或缓冲电路等。
作为信号CLK可以使用时钟信号。该时钟信号可以适当地使用占空比(在信号的一周期的期间中处于高电平电位的期间的比率)为45％以上且55％以下的信号。更优选的是，作为时钟信号可以使用占空比为50％的信号。注意，时钟信号的占空比不局限于此，可以根据驱动方法适当地改变。
在本说明书等中，时钟信号是指反复地成为高电位和低电位且电位上升时与下一个电位上升时的时间间隔或者电位下降时与下一个电位下降时的时间间隔为固定的信号。另外，在本说明书等中，脉冲信号是指随着时间电位变化的信号。另外，脉冲信号包含电位周期性地变化的信号。例如，脉冲信号包含矩形波、三角形波、锯形波、正弦波等电位周期性地变化的信号。因此，也可以说时钟信号为脉冲信号的一个方式。
在此，电位VDD可以为比电位VSS高的电位。信号CLK为交替地被供应高电位和低电位的信号。此时，信号CLK的低电位优选为与电位VSS相同的电位。此外，也可以采用向晶体管21的源极和漏极中的一个供应高电位(例如电位VDD)代替信号CLK的结构。
电路13具有根据布线15a的电位向输出端子OUTB输出电位VDD和电位VSS中的任一方的功能。电路13在布线15a为高电位时输出作为低电位的电位VSS而在布线15a为低电位时输出作为高电位的电位VDD。也就是说，电路13可以向输出端子OUTB输出使第一信号反转的信号。换言之，电路13可以向输出端子OUTB输出与第二信号同样的信号。电路13可以被称为反相器电路等。
时序电路10被用作触发器电路，可以用于移位寄存器电路的一部分。例如，时序电路10可以用于显示装置的驱动电路的一部分。尤其是，可以适当地用于显示装置的扫描线驱动电路(也称为栅极驱动电路)的一部分。
当将时序电路10用于扫描线驱动电路时，可以将与显示装置的多个像素连接的扫描线(也称为栅极线)连接到输出端子OUTA和输出端子OUTB中的至少一方或双方。通过将扫描线分别连接到输出端子OUTA和输出端子OUTB的双方，可以以两种扫描线信号驱动像素，所以可以实现更多功能的像素。
电路11包括晶体管31至晶体管34。晶体管31至晶体管34优选使用n沟道型晶体管。
根据信号LIN的电位选择晶体管31和晶体管34的导通或非导通。根据信号RIN的电位选择晶体管32和晶体管33的导通或非导通。
在信号LIN为高电位且信号RIN为低电位时，晶体管31成为导通状态且晶体管33成为非导通状态，由此被供应电位VDD的布线与布线15a电连接。另外，晶体管34成为导通状态且晶体管32成为非导通状态，由此被供应电位VSS的布线与布线15b电连接。另一方面，在信号LIN为低电位且信号RIN为高电位时，各晶体管的导通状态和非导通状态与上述结构相反，布线15a与被供应电位VSS的布线电连接，布线15b与被供应电位VDD的布线电连接。
电路12包括晶体管21及晶体管22。晶体管21及晶体管22优选使用n沟道型晶体管。
在电路12中，晶体管21的栅极与布线15a电连接，源极和漏极中的一个与被供应信号CLK的布线电连接，源极和漏极中的另一个与晶体管22的源极和漏极中的一个及输出端子OUTA电连接。晶体管22的栅极与布线15b电连接，源极和漏极中的另一个与被供应电位VSS的布线电连接。注意，输出端子OUTA为被供应来自电路12的输出电位的部分，也可以为布线的一部分或电极的一部分。
在电路12中，在布线15a为高电位且布线15b为低电位时，输出端子OUTA通过晶体管21被输出信号CLK。另一方面，在布线15a为低电位且布线15b为高电位时，输出端子OUTA通过晶体管22被输出电位VSS。
电路13包括晶体管25及晶体管26。晶体管25和晶体管26优选分别为p沟道型晶体管(p型晶体管)和n沟道型晶体管(n型晶体管)。
在电路13中，晶体管25的栅极与布线15a电连接，源极和漏极中的一个与被供应电位VDD的布线电连接，源极和漏极中的另一个与晶体管26的源极和漏极中的一个及输出端子OUTB电连接。晶体管26的栅极与布线15a电连接，源极和漏极中的另一个与被供应电位VSS的布线电连接。注意，输出端子OUTB为被供应来自电路13的输出电位的部分，也可以为布线的一部分或电极的一部分。
在电路13中，在布线15a为高电位时，输出端子OUTB通过晶体管26被输出电位VSS。另一方面，在布线15a为低电位时，输出端子OUTB通过晶体管25被输出电位VDD。
图1B是示出时序电路10的驱动方法的一个例子的时序图。图1B示出信号LIN、信号RIN、信号CLK、输出端子OUTA及输出端子OUTB的电位的时间变化。
在时刻T1之前，信号LIN和信号RIN都为低电位。在时刻T1之前，无论信号CLK的电位如何，输出端子OUTA和输出端子OUTB也分别被输出低电位和高电位。
在时刻T1，信号LIN变为高电位。另外，在期间T1-T2，信号CLK为低电位。由此，在期间T1-T2，输出端子OUTA被输出信号CLK(即低电位)，输出端子OUTB被输出低电位。
接着，在时刻T2，信号LIN变为低电位。由此，电路11中的四个晶体管都成为关闭状态，所以保持布线15a及布线15b的电位。另外，信号CLK在时刻T2变为高电位。由此，在期间T2-T3，输出端子OUTA被输出高电位，输出端子OUTB继续被输出低电位。
接着，在时刻T3，信号RIN变为高电位。由此，布线15a变为低电位，布线15b变为高电位。由此，在期间T3-T4，输出端子OUTA被输出低电位，输出端子OUTB被输出高电位。
在时刻T4，信号RIN变为低电位。由此，电路11中的晶体管都成为关闭状态，保持布线15a及布线15b的电位。由此，在时刻T4之后，输出端子OUTA被输出低电位，输出端子OUTB被输出高电位。
在时刻T1之前以及时刻T4之后信号LIN和信号RIN都为低电位，所以也可以将该期间称为时序电路10处于待机状态(也称为非工作状态或非选择状态)的期间。在该期间，输出端子OUTA被输出低电位，输出端子OUTB被输出高电位。
如图1B所示，输出到输出端子OUTA的信号是仅在期间T2-T3成为高电位而在除此之外的期间都为低电位的信号。换言之，输出到时序电路10的输出端子OUTA的信号可以说是常低(Normally Low)信号。另一方面，输出到输出端子OUTB的信号是仅在期间T1-T3成为低电位而在除此之外的期间都为高电位的信号。换言之，输出到输出端子OUTB的信号可以说是常高(Normally High)信号。如此，时序电路10可以输出常低和常高这两种信号，因此在将时序电路10例如用于显示装置的扫描线驱动电路时，可以以该两种信号驱动显示装置的像素。因此，可以实现多功能显示装置。
以上是时序电路10的工作方法的一个例子的说明。
在此，作为构成时序电路10的n沟道型晶体管，优选使用将氧化物半导体用于形成沟道的半导体层的晶体管。与使用硅的晶体管相比，这种晶体管中在关闭状态下流过源极-漏极间的泄漏电流极低。通过将这种晶体管用于电路11、电路12及电路13，可以使各自的功耗极低。
另外，作为构成时序电路10的p沟道型晶体管，优选使用形成沟道的半导体层中包含硅的晶体管。作为硅可以举出单晶硅、多晶硅、非晶硅等。尤其是，优选使用半导体层中含有低温多晶硅(LTPS(Low Temperature Poly Silicon))的晶体管(以下，也称为LTPS晶体管)。LTPS晶体管具有高场效应迁移率以及良好的频率特性。另外，LTPS晶体管中在开启状态下可流过的电流大，所以可以缩短连接于输出端子OUTB的布线的充放电所需的时间。由此，通过特别在电路13中使用n沟道型晶体管26和p沟道型晶体管25构成CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)电路，可以实现具有高驱动能力和低功耗的电路13。
可用于时序电路10的p沟道型晶体管和n沟道型晶体管优选形成在同一衬底上。以下说明时序电路10的叠层结构。作为一个例子，图1C示出包括电路13中的晶体管25及晶体管26的沟道长度方向上的截面的时序电路10的截面示意图。
晶体管25及晶体管26设置在绝缘层60上。图1C示出作为晶体管25及晶体管26采用半导体层的上方设置有栅电极的所谓的顶栅极型晶体管的例子。注意，晶体管的结构不局限于此。
晶体管25包括半导体层51、栅极绝缘层52及栅电极53。半导体层51包含多晶硅。半导体层51具有夹持沟道形成区域且呈现p型导电性的一对低电阻区域51p。晶体管26包括半导体层56、栅极绝缘层57及栅电极58。半导体层56包含金属氧化物。半导体层56具有夹持沟道形成区域且呈现n型导电性的一对低电阻区域56n。
晶体管25的半导体层51设置在绝缘层60上。另外，覆盖晶体管25设置有绝缘层61，绝缘层61上层叠设置有绝缘层62和绝缘层63。晶体管26的半导体层56以与绝缘层63的顶面接触的方式设置。另外，覆盖晶体管26设置有绝缘层64。
绝缘层64上设置有导电层54a、导电层54b及导电层54c。导电层54a的一部分相当于被供应电位VDD的布线。导电层54c的一部分相当于被供应电位VSS的布线。导电层54b的一部分相当于输出端子OUTB。栅电极53与栅电极58在未图示的区域中电连接。
导电层54a及导电层54b在设置于绝缘层64、绝缘层63、绝缘层62及绝缘层61中的开口部中分别电连接于低电阻区域51p。导电层54b及导电层54c在设置于绝缘层64中的开口部中分别电连接于低电阻区域56n。
在此，多晶硅通过以氢原子终止硅的悬空键提高可靠性，所以半导体层51及其周围(例如绝缘层61等)可包含制造工序中含有的氢原子、氢分子或含氢化合物(水等)。另一方面，在氧化物半导体中，氢是会成为载流子供应源的元素，所以优选尽量降低晶体管26的半导体层56中及其周围的氢浓度。再者，在氧化物半导体中，氧空位也会成为载流子供应源的因素，所以优选以与晶体管26的半导体层56接触的方式设置氢得到减少的氧化物。
鉴于此，晶体管25的半导体层51与晶体管26的半导体层56优选被对氢及水具有阻挡性的绝缘层62隔开。再者，晶体管26的半导体层56优选以与包含氧化物的绝缘层63上接触的方式设置。此时，绝缘层62包含氢及水的透过性至少比绝缘层61及绝缘层63低(不容易使氢及水透过)的材料。
更具体地说，作为绝缘层62可以使用包含氮化硅、氮氧化硅、氧化铝或氧化铪的无机绝缘膜。另外，作为绝缘层63可以使用氧化硅或氧氮化硅等氧化物膜。此时，绝缘层63优选为通过加热释放氧的膜。
通过作为构成时序电路10的两种晶体管的结构采用这里说明的结构，可以实现具有高驱动能力、低功耗和高可靠性的时序电路。
以上是叠层结构的说明。
[结构例子2]
以下说明具有与上述结构例子1不同结构的时序电路。
[结构例子2-1]
图2A示出时序电路10a的结构例子。时序电路10a与上述时序电路10的主要不同之处在于电路11及电路12的结构。电路13具有与上述时序电路10同样的结构，所以省略说明。
电路11包括晶体管41至晶体管46以及电容器C2。另外，电路11被输入信号LIN、信号CLK2、信号CLK3及信号RIN。
电路12包括晶体管21、晶体管22、晶体管23及电容器C1。另外，电路12被输入信号CLK1。
另外，电路11及电路13被供应高电位的电位VDD及低电位的电位VSS。
晶体管41至晶体管46以及晶体管21至晶体管23优选使用上述n沟道型晶体管。尤其优选使用将氧化物半导体用于形成有沟道的半导体的晶体管。
电路11具有根据被输入的各种信号向布线15a以及布线15b分别输出第一信号以及使第一信号反转的第二信号的功能。
具体而言，晶体管41的栅极与被供应信号LIN的布线电连接，源极和漏极中的一个与布线15a及晶体管45的源极和漏极中的一个电连接，源极和漏极中的另一个与被供应电位VDD的布线电连接。晶体管42的栅极与被供应信号CLK3的布线电连接，源极和漏极中的一个与晶体管43的源极和漏极中的一个电连接，源极和漏极中的另一个与被供应电位VDD的布线电连接。晶体管43的栅极与被供应信号CLK2的布线电连接，源极和漏极中的另一个与布线15b、电容器C2的一个电极及晶体管45的栅极电连接。晶体管44的栅极与被供应信号RIN的布线电连接，源极和漏极中的一个与布线15b电连接，源极和漏极中的另一个与被供应电位VDD的布线电连接。晶体管45的源极和漏极中的另一个与被供应电位VSS的布线电连接。晶体管46的栅极与被供应信号LIN的布线电连接，源极和漏极中的一个与布线15b电连接，源极和漏极中的另一个与被供应电位VSS的布线电连接。电容器C2的另一个电极与被供应电位VSS的布线电连接。
时序电路10a所包括的电路12具有对图1A所示的结构追加晶体管23及电容器C1的结构。
晶体管23的栅极与被供应电位VDD的布线电连接，源极和漏极中的一个与布线15a电连接，源极和漏极中的另一个与晶体管21的栅极电连接。电容器C1的一个电极与晶体管21的栅极电连接，另一个电极与晶体管21的源极和漏极中的另一个电连接。晶体管21的源极和漏极中的一个与被供应信号CLK1的布线电连接。
在向布线15a供应高电位时，通过晶体管23向晶体管21的栅极供应高电位，晶体管21成为开启状态。此时，在供应到布线15a中的高电位与电位VDD相等的情况下，向晶体管21的栅极供应从电位VDD减去晶体管23的阈值电压的电位。输出端子OUTA与晶体管21的栅极通过电容器C1电连接，因此通过自举效应输出端子OUTA的电位上升。由此，晶体管21的栅极电位(晶体管23的源极和漏极中的另一个的电位)上升。晶体管21的栅极电位例如上升至接近电位VDD的两倍的电位，所以可以向输出端子OUTA输出电位VDD而不受到晶体管21的阈值电压的影响。由此，可以在不增加电源电位的种类的同时实现输出性能高的时序电路10a。
然后，在晶体管23的源极和漏极中的另一个的电位超过电位VDD时晶体管23成为关闭状态，所以晶体管21的栅极与布线15a成为电分离状态，晶体管22的栅极成为浮动状态。此外，在晶体管23成为关闭状态时布线15a的电位不再从电路12的输出电位上升，因此可以防止电路12内的晶体管等通过布线15a被供应高于输出电位的电位。由此，可以提高时序电路10a的可靠性。
[结构例子2-2]
图2B示出时序电路10b的结构例子。时序电路10b与上述时序电路10a的不同之处在于晶体管的结构。
在时序电路10b中，作为电路11、电路12及电路13中的n沟道型晶体管使用包括背栅极的晶体管。
晶体管45及晶体管22的背栅极与被供应电位VSS的布线电连接。也就是说，晶体管45及晶体管22具有背栅极与源极电连接的结构。
在此，当将时序电路10b用于扫描线驱动电路时，布线15b为高电位的期间比为低电位的期间长得多。因此，其栅极与布线15b连接的晶体管45及晶体管22处于开启状态的期间比处于关闭状态的期间长得多。由此，与其他晶体管相比，晶体管45及晶体管22的阈值电压容易发生变动。具体而言，晶体管的阈值电压容易向正向漂移。
鉴于此，晶体管45及晶体管22采用隔着半导体层重叠的一对栅极中的一个栅极电连接于被供应低电位的布线(被供应电位VSS的布线)的结构。通过采用这种结构，可以适当地抑制晶体管45及晶体管22的阈值电压向正向漂移。因此，可以提高时序电路10b的可靠性，进而还可以提高使用时序电路10b的半导体装置、显示装置及电子设备等的可靠性。
另外，通过使晶体管45及晶体管22具有一个栅极与源极电连接的结构，也可以适当地防止阈值电压成为负的值。也就是说，容易使晶体管45及晶体管22具有常关闭特性。并且，通过使晶体管45及晶体管22具有一个栅极与源极电连接的结构，还产生提高饱和性的效果。由此易于设计电路11及电路12，可以实现能够进行稳定工作的电路。
另一方面，作为除晶体管45和晶体管22外的n沟道型晶体管使用一对栅极彼此电连接的晶体管。通过使隔着半导体层重叠的一对栅极彼此电连接，可以提高晶体管的通态电流。由此，可以提高时序电路10b的驱动能力。
[结构例子2-3]
在上述时序电路10a中，布线15b被供应使布线15a的电位反转的电位。另一方面，电路13可以向输出端子OUTB输出使布线15a的电位反转的信号。因此，通过采用向布线15b供应(反馈)输出端子OUTB的输出电位的结构，可以简化电路11的结构。
图3A示出时序电路10c的结构例子。
时序电路10c与上述时序电路10a的主要不同之处在于电路11的结构。具体而言，在时序电路10c中，布线15b与电路13的输出端子OUTB电连接。再者，时序电路10c与时序电路10a的不同之处在于：在时序电路10c中省略用作控制布线15b与电位VSS的导通、非导通的开关的晶体管46。
图3B示出时序电路10d的结构例子。
在时序电路10d中，还省略上述时序电路10c中的晶体管42、晶体管43及电容器C2。也就是说，电路11使用晶体管41、晶体管44及晶体管45构成。
注意，不局限于上述结构，可以采用省略时序电路10a的结构中的晶体管42、晶体管43、晶体管44和晶体管46中的一个以上的结构。
[结构例子2-4]
图4示出具有与上述不同的结构的时序电路10e的结构例子。为了明确起见，在时序电路10e中，颠倒电路12与电路13的位置。
电路11包括晶体管41、晶体管46及晶体管47。晶体管47的栅极与被供应信号RES的布线电连接，源极和漏极中的一个与布线15a电连接，源极和漏极中的另一个与被供应电位VSS的布线电连接。
信号RES例如被供应控制时序电路10e的复位工作的信号。
在电路13中，晶体管25及晶体管26的栅极都与布线15a电连接。另外，输出端子OUTB与布线15b电连接。
电路12包括晶体管21、晶体管22及电容器C1。
晶体管21的栅极与布线15a电连接，源极和漏极中的一个与被供应信号CLK1的布线电连接，源极和漏极中的另一个与输出端子OUTA电连接。晶体管22的栅极与布线15b电连接，源极和漏极中的一个与输出端子OUTA电连接，源极和漏极中的另一个与被供应电位VSS的布线电连接。电容器C1的一个电极与布线15a及晶体管21的栅极电连接，另一个电极与输出端子OUTA电连接。
在时序电路10e中，信号LIN被供应高电位，即使之后该电位变为低电位也保持输出到输出端子OUTA及输出端子OUTB的信号。再者，通过信号RES被供应高电位来晶体管47成为导通状态，可以向布线15a供应作为低电位的电位VSS而使时序电路10e的状态复位。
[结构例子2-5]
图5A示出具有与上述不同的结构的时序电路10f的结构例子。时序电路10f与上述时序电路10a的主要不同之处在于电路12的结构。
电路12包括晶体管22、晶体管24n及晶体管24p。晶体管24n是n沟道型晶体管，晶体管24p是p沟道型晶体管。
晶体管24n与晶体管24p的源极和漏极中的一个彼此电连接，并且它们的源极和漏极中的另一个彼此电连接，由此构成所谓的模拟开关。晶体管24n的栅极和晶体管24p的栅极分别电连接于布线15a和布线15b。当布线15a为高电位且布线15b为低电位时，该模拟开关和晶体管22分别成为导通状态和非导通状态，由此被供应信号CLK1的布线与输出端子OUTA导通。另一方面，当布线15a为低电位且布线15b为高电位时，该模拟开关和晶体管22分别成为非导通状态和导通状态，由此被供应电位VSS的布线与输出端子OUTA导通。
如此，p沟道型晶体管除了电路13之外还可以用于其他电路。虽然在此示出将p沟道型晶体管用于电路12的例子，但是也可以用于电路11。
注意，这里作为电路11及电路13采用与上述时序电路10a同样的结构，但是不局限于此，也可以采用上面所示的各种结构。例如，通过使电路13的输出端子OUTB与布线15b电连接，可以省略电路11的部分晶体管来使电路简化。
图5B示出部分结构与上述不同的时序电路10g。在时序电路10g中，电路12还包括晶体管23。
晶体管23的栅极被供应电位VDD，源极和漏极中的一个与布线15a电连接，源极和漏极中的另一个与晶体管24n的栅极电连接。通过设置晶体管23，与上述同样地可以向晶体管24n的栅极供应高于电位VDD的电位，而可以抑制晶体管24n的阈值电压的影响。
注意，虽然这里未图示，但与上述时序电路10a同样也可以在晶体管24n的栅极与输出端子OUTA之间设置电容器C1。
[变形例子]
图6A所示的时序电路10h是省略上述时序电路10f中的电路13的情况的例子。时序电路10h可以从输出端子OUT输出信号CLK1或电位VSS。
另外，图6B所示的时序电路10i是对时序电路10h中的电路12追加晶体管23的情况的例子。
以上是变形例子的说明。
在时序电路10c至时序电路10i中，作为n沟道型晶体管也可以使用上述时序电路10b所示的包括背栅极的晶体管。此时，优选选择使用一对栅极彼此电连接的晶体管、一个栅极与源极电连接的晶体管或者不包括背栅极的晶体管。
[驱动电路的结构例子]
以下说明通过连接多级时序电路而构成且被用作移位寄存器的驱动电路的例子。
[驱动电路的结构例子1]
图7A是说明时序电路30的输入输出端子的图。时序电路30包括作为输入端子的分别被输入信号LIN、信号RIN、信号CLK1、信号CLK2、信号CLK3的端子以及作为输出端子的输出端子OUTA及输出端子OUTB。作为时序电路30，例如可以使用上述时序电路10a、时序电路10b或时序电路10c等。
图7B示出驱动电路40的结构例子。驱动电路40包括多个时序电路30。图7B示出时序电路30_1至时序电路30_6。以下，将从驱动电路40的输入近一侧数第n个的位置的时序电路记为时序电路30_n(n为1以上的整数)。
在时序电路30_n中作为信号CLK1、信号CLK2及信号CLK3使用信号CK1至信号CK4中的任三个。信号CK1至信号CK4的组合每4级成为相同。换言之，时序电路30_n及时序电路30_n+4被输入相同信号作为信号CLK1、信号CLK2及信号CLK3。
另外，时序电路30_n的输出端子OUTA、输出端子OUTB分别与作为输出布线的布线OUTAn、布线OUTBn连接。
时序电路30_1被输入信号SP作为信号LIN。此外，n为2以上的时序电路30_n被输入上一级的时序电路30_n-1的输出端子OUTA的信号作为信号LIN。另外，时序电路30_n被输入时序电路30_n+2的输出端子OUTA的信号作为信号RIN。
具体而言，时序电路30_1被输入信号CK1、信号CK2、信号CK3、信号SP以及时序电路30_3的输出端子OUTA的信号，而将输出信号输出到布线OUTA1及布线OUTB1。另外，时序电路30_2被输入信号CK2、信号CK3、信号CK4、时序电路30_1的输出端子OUTA的信号以及时序电路30_4的输出端子OUTA的信号，而将输出信号输出到布线OUTA2及布线OUTB2。
图7C示出关于驱动电路40的驱动方法的时序图。在图7C中从上示出信号SP、信号CK1至信号CK4、布线OUTA1至布线OUTA6、布线OUTB1至布线OUTB6的电位的时间变化。
在时刻T0，信号SP成为高电位且信号CK1为低电位。此时，布线OUTA1至布线OUTA6被输出低电位，布线OUTB2至布线OUTB6被输出高电位。信号SP成为高电位，由此布线OUTB1被输出低电位。
在时刻T1，信号CK1从低电位变为高电位，由此从时序电路30_1向布线OUTA1输出高电位，布线OUTB1保持低电位。另外，在时刻T1，布线OUTB2被输出低电位。以后，通过信号CK1至信号CK4，布线OUTA2以后的布线依次被输出高电位，布线OUTB2以后的布线依次被输出低电位。
信号CK1至信号CK4各自是依次错开1/4周期的时钟信号。因此，如图7C所示，布线OUTA1至布线OUTA6以及布线OUTB1至布线OUTB6被输出信号CK1等依次错开1/4周期的信号。
[驱动电路的结构例子2]
图8A示出部分结构与上述不同的驱动电路40a的结构例子。
驱动电路40a被供应信号CK1及信号CK2作为时钟信号。另外，驱动电路40a包括多个反相器电路80。
反相器电路80的输入端子被输入信号CK1和信号CK2中的任一方，输出端子输出其反转信号。两个反转信号各自是与信号CK1和信号CK2错开半周期的信号，因此是与上述结构例子1中的信号CK3及信号CK4同样的信号。
在图8A中，按每四个时序电路30_n设置有一对反相器电路80。更具体地说，三个时序电路30连接于一个反相器电路80。通过这样减少连接于一个反相器电路80的时序电路个数，可以减小反相器电路80所需的输出能力而可以减小电路规模。
在反相器电路80中优选使用通过与时序电路30相同的工序形成的晶体管。图8B示出可应用于反相器电路80的结构的一个例子。反相器电路80具有与上述电路13同样的结构，并包括p沟道型晶体管81及n沟道型晶体管82。如图8B所示，例如在向反相器电路80输入时钟信号CK时可以输出使时钟信号CK反转的反转时钟信号CKB。
注意，驱动电路的结构不局限于此，可以根据所用的时序电路的结构适当地改变信号及布线等。例如，通过使用如上述时序电路10d及时序电路10e那样的输入信号较少的时序电路，可以减少布线和信号中的一方或双方，而可以使驱动电路简化。
以上是驱动电路的结构例子的说明。
[显示装置的结构例子]
以下说明能够使用本发明的一个方式的驱动电路的显示装置的结构例子。
图9A是显示装置70的方框图。显示装置70包括显示部DI、一对驱动电路GD及驱动电路SD。
在显示部DI中，多个像素pix配置为矩阵状。像素pix都包括一个以上的显示元件以及一个以上的晶体管。
驱动电路GD被用作栅极线驱动电路(也称为扫描线驱动电路或栅极驱动器)。驱动电路SD被用作源极线驱动电路(也称为信号线驱动电路或源极驱动器)。
可以将上面所示的各种时序电路及使用该时序电路的驱动电路用于驱动电路GD。
在设置于显示部DI中的像素pix中，奇数行的像素pix与一个驱动电路GD电连接，偶数行的像素pix与另一个驱动电路电连接。通过采用这种结构，可以减小各驱动电路GD的占有面积来实现窄边框的显示装置。
在此，驱动电路GD与像素pix通过扫描线GL1及扫描线GL2电连接。另外，驱动电路SD与像素pix通过信号线SL电连接。
在此，扫描线GL1被供应上面所示的时序电路的输出端子OUTA的输出信号。另外，扫描线GL2被供应输出端子OUTB的输出信号。因此，扫描线GL1在被选择时一直被供应高电位，在不被选择时一直被供应低电位。另一方面，扫描线GL2在被选择时一直被供应低电位，在不被选择时一直被供应高电位。
图9B示出像素pix的一个例子。像素pix是作为显示元件使用发光元件的例子。像素pix包括晶体管71、晶体管72、晶体管73、发光元件74及电容器CS。晶体管71被用作选择晶体管。晶体管72被用作控制流过发光元件74的电流的驱动晶体管。晶体管73具有遮蔽流过发光元件74的电流的功能。晶体管71及晶体管73是n沟道型晶体管，晶体管72是p沟道型晶体管。
晶体管71的栅极与扫描线GL1电连接，源极和漏极中的一个与信号线SL电连接，源极和漏极中的另一个与晶体管72的栅极及电容器CS的一个电极电连接。晶体管72的源极和漏极中的一个与布线AL及电容器CS的另一个电极电连接，源极和漏极中的另一个与晶体管73的源极和漏极中的一个电连接。晶体管73的栅极与扫描线GL2电连接，源极和漏极中的另一个与发光元件74的一个电极电连接。发光元件74的另一个电极与布线CL电连接。布线AL被供应阳极电位，布线CL被供应低于阳极电位的阴极电位。
当向像素pix写入信号线SL的电位时，扫描线GL1被供应高电位，晶体管71成为导通状态。此时，扫描线GL2被供应低电位，由此晶体管73成为非导通状态，遮蔽流过发光元件74的电流。如此，可以防止向像素pix写入数据时发光元件74以非意图的亮度发光，而可以提高显示品质。
在向像素pix写入的工作结束之后，扫描线GL1被供应低电位，晶体管71成为非导通状态。另外，扫描线GL2被供应高电位，由此晶体管73成为导通状态，对应于晶体管72的栅极电位的电流通过晶体管73流过发光元件74。
注意，像素pix的结构不局限于此，可以采用各种结构。例如，优选采用至少包括各栅极分别连接于扫描线GL1及扫描线GL2的晶体管的结构。
以上是显示装置的结构例子的说明。
[晶体管的结构例子]
以下说明可用于上面所示的时序电路、驱动电路及显示装置等的晶体管的更具体的结构例子。在此，以使用沟道形成区域中包含多晶硅的晶体管(LTPS晶体管)以及沟道形成区域中包含氧化物半导体的晶体管(OS晶体管)构成的反相器电路为例进行说明。
[结构例子1]
图10A是反相器电路的俯视示意图。反相器电路包括晶体管310及晶体管350。晶体管310是LTPS晶体管，晶体管350是OS晶体管。晶体管310可以被用作上面所示的晶体管25等。另外，晶体管350可以被用作上面所示的晶体管26等。
作为OS晶体管可以使用将氧化物半导体用于被形成沟道的半导体层的晶体管。半导体层例如优选包含铟、M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)和锌。尤其是，M优选为选自铝、镓、钇和锡中的一种或多种。尤其是，作为OS晶体管的半导体层，优选使用包含铟、镓及锌的氧化物(也记载为IGZO)。此外，优选使用包含铟、锡及锌的氧化物。此外，优选使用包含铟、镓、锡及锌的氧化物。
使用其带隙比硅宽且载流子密度低的氧化物半导体的晶体管可以实现极低的关态电流。由于其关态电流低，因此能够长期间保持储存于与晶体管串联连接的电容器中的电荷。
图10A所示的导电层313的一部分被用作输入端子IN。导电层314b的一部分被用作输出端子OUT的一部分。导电层314c的一部分被用作被供应电位VSS的布线。导电层314d的一部分被用作被供应电位VDD的布线。
图10A示出包括并联连接的六个晶体管310以及并联连接的四个晶体管350的例子。在需要使大电流流过的情况等下，并联使用沟道长度较小的晶体管而不使用沟道宽度大的一个晶体管，由此可以减少因电流导致的发热，而可以提高电路的可靠性。
图10B是沿图10A中的点划线A-B的截面示意图。图10B示出沿晶体管310及晶体管350的沟道长度方向的截面。
衬底301上设置有绝缘层321，绝缘层321上设置有晶体管310及晶体管350。
晶体管310包括半导体层311、覆盖半导体层311的绝缘层312以及位于绝缘层312上并重叠于半导体层311的导电层313。另外，设置有覆盖导电层313及绝缘层312的绝缘层322、绝缘层322上的绝缘层352以及绝缘层352上的绝缘层326等。半导体层311包含多晶硅。半导体层311具有沟道形成区域311i以及夹持沟道形成区域311i的一对低电阻区域311p。绝缘层312的一部分被用作晶体管310的栅极绝缘层。导电层313的一部分被用作晶体管310的栅电极。
绝缘层322优选具有对氢及水具有阻挡性的第一绝缘膜和包含氧化物的第二绝缘膜的叠层结构。第一绝缘膜相当于上述图1C等所示的绝缘层62，第二绝缘膜相当于绝缘层63。关于可用于第一绝缘膜及第二绝缘膜的材料等，可以参照上述记载。
低电阻区域311p是包含杂质元素的区域。例如，在晶体管310为n沟道型晶体管的情况下，将磷或砷等添加到低电阻区域311p即可。另一方面，在晶体管310为p沟道型晶体管的情况下，将硼或铝等添加到低电阻区域311p即可。在此，晶体管310为p沟道型晶体管。另外，为了控制晶体管310的阈值电压，也可以将上述杂质添加到沟道形成区域311i。
晶体管350包括绝缘层312上的导电层313、覆盖导电层313的绝缘层322、绝缘层322上的半导体层351、覆盖半导体层351的绝缘层352以及位于绝缘层352上并重叠于半导体层351的导电层353a。另外，以覆盖绝缘层352及导电层353a的方式设置有绝缘层326。半导体层351包含氧化物半导体。
半导体层351中的与导电层353a和导电层313中的任一方或双方重叠的区域被用作沟道形成区域。绝缘层322的一部分被用作晶体管350的背栅极绝缘层(第二栅极绝缘层)。绝缘层352的一部分被用作晶体管350的栅极绝缘层(第一栅极绝缘层)。导电层313的其他一部分被用作晶体管350的背栅电极(第二栅电极)。导电层353a的一部分被用作晶体管350的栅电极(第一栅电极)。
绝缘层326上设置有导电层314a、导电层314b及导电层314c。导电层314a及导电层314b设置在绝缘层326、绝缘层352、绝缘层322及绝缘层312上，并在到达低电阻区域311p的开口部中与低电阻区域电连接。导电层314b及导电层314c设置在绝缘层326及绝缘层352上，并在到达半导体层351的开口部中与半导体层351电连接。
如图10A及图10B所示，导电层313兼作晶体管310的栅电极和晶体管350的背栅电极。导电层353a与导电层313在虚线所示的开口部中电连接，相同电位从输入端子IN输入到上述导电层353a和导电层313。
以下说明部分结构与上述不同的晶体管的结构例子。
[结构例子2]
图11A示出使用包括一对栅电极的晶体管310a代替晶体管310的例子。晶体管310a与晶体管310的主要不同之处在于：晶体管310a包括导电层315及绝缘层316。
导电层315设置在绝缘层321上。另外，以覆盖导电层315及绝缘层321的方式设置有绝缘层316。半导体层311以至少沟道形成区域311i隔着绝缘层316与导电层315重叠的方式设置。
在晶体管310a中，导电层313的一部分被用作第一栅电极，导电层315的一部分被用作第二栅电极。此时，绝缘层312的一部分被用作第一栅极绝缘层，绝缘层316的一部分被用作第二栅极绝缘层。
在此，在电连接第一栅电极和第二栅电极的情况下，在未图示的区域中，通过形成在绝缘层312及绝缘层316中的开口部电连接导电层313和导电层315即可。另外，在电连接第二栅电极与源极或漏极的情况下，在未图示的区域中，通过形成在绝缘层322、绝缘层312及绝缘层316中的开口部电连接导电层314a或导电层314b与导电层315即可。
[结构例子3]
图11B示出使用晶体管350a代替图10B中的晶体管350的例子。晶体管350a与晶体管350的主要不同之处在于绝缘层352的形状。
绝缘层352使用与导电层353b相同的抗蚀剂掩模被加工。半导体层351的不被绝缘层352覆盖的区域的表面接触于绝缘层326。半导体层351的接触于绝缘层326的区域中的载流子可比沟道形成区域多，所以可以适当地降低电阻。
另外，图11B示出导电层353b的端部位于绝缘层352的端部内侧的例子。通过采用这种结构，在半导体层351中，可以在沟道形成区域与低电阻区域之间设置电阻比较高的区域。也就是说，LDD(Lightly Doped Drain，轻掺杂漏极)结构实现，由此可以提高可靠性。注意，不局限于此，也可以以导电层353b的端部与绝缘层352的端部大致对齐且绝缘层352的顶面形状与导电层353b的顶面形状大致一致的方式进行加工。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如，还是指上层及下层的一部分或全部通过同一掩模图案被加工的情况。但是，实际上有边缘不重叠的情况，例如，上层位于下层的内侧或者上层位于下层的外侧，这种情况也可以说“顶面形状大致一致”。
[结构例子4]
图11C示出使用晶体管310a和晶体管350a的情况的例子。关于晶体管310a和晶体管350a的结构可以参照上述记载。
以上是晶体管的结构例子的说明。
[金属氧化物]
以下，对可用于OS晶体管的半导体层的金属氧化物进行说明。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。例如，可以将锌氧氮化物(ZnON)等含有氮的金属氧化物用于半导体层。
在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
例如，作为半导体层，可以使用CAC(Cloud-Aligned Composite)-OS(OxideSemiconductor)。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的半导体层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。此外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。
在CAC-OS或CAC-metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的开启状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。此外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(grain boundary)。就是说，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)。此外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。此外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧空位(也称为VO：oxygen vacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
此外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)有时在由上述纳米晶构成时具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以有时与在IGZO由大结晶(在此，几mm的结晶或者几cm的结晶)形成时相比在IGZO由小结晶(例如，上述纳米结晶)形成时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
用作半导体层的金属氧化物膜可以使用惰性气体和氧气体中的任一个或两个形成。注意，对形成金属氧化物膜时的氧流量比(氧分压)没有特别的限制。但是，在要获得场效应迁移率高的晶体管的情况下，形成金属氧化物膜时的氧流量比(氧分压)优选为0％以上且30％以下，更优选为5％以上且30％以下，进一步优选为7％以上且15％以下。
金属氧化物的能隙优选为2eV以上，更优选为2.5eV以上，进一步优选为3eV以上。如此，通过使用能隙宽的金属氧化物，可以减少晶体管的关态电流。
形成金属氧化物膜时的衬底温度优选为350℃以下，更优选为室温以上且200℃以下，进一步优选为室温以上且130℃以下。形成金属氧化物膜时的衬底温度优选为室温，由此可以提高生产率。
金属氧化物膜可以通过溅射法形成。除此之外，例如还可以利用PLD法、PECVD法、热CVD法、ALD法、真空蒸镀法等。
以上是对金属氧化物的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，参照图12A至图12C对包括本发明的一个方式的半导体装置的显示装置进行说明。
图12A所示的显示装置包括像素部502、驱动电路部504、保护电路506及端子部507。注意，也可以采用不设置保护电路506的结构。
像素部502包括配置为X行Y列(X、Y为分别独立的2以上的自然数)的像素电路501。各像素电路501都包括驱动显示元件的电路。
驱动电路部504包括对栅极线GL_1至栅极线GL_X输出扫描信号的栅极驱动器504a、对数据线DL_1至数据线DL_Y供应数据信号的源极驱动器504b等的驱动电路。栅极驱动器504a采用至少包括移位寄存器的结构即可。此外，源极驱动器504b例如由多个模拟开关等构成。此外，也可以由移位寄存器等构成源极驱动器504b。
可以将本发明的一个方式的时序电路用于栅极驱动器504a。另外，也可以将本发明的一个方式的时序电路还用于源极驱动器504b。
端子部507是指设置有用来从外部的电路对显示装置输入电源、控制信号及图像信号等的端子的部分。
保护电路506是在自身所连接的布线被供应一定的范围之外的电位时使该布线与其他布线之间处于导通状态的电路。图12A所示的保护电路506例如与栅极驱动器504a和像素电路501之间的布线的栅极线GL、或者与源极驱动器504b和像素电路501之间的布线的数据线DL等的各种布线连接。另外，在图12A中，为了区别保护电路506和像素电路501而对保护电路506附加阴影线。
此外，既可以采用栅极驱动器504a及源极驱动器504b各自设置在与像素部502相同的衬底上的结构，又可以采用形成有栅极驱动电路或源极驱动电路的衬底(例如，使用单晶半导体或多晶半导体形成的驱动电路板)以COG或TAB(Tape Automated Bonding：卷带自动结合)安装于设置有像素部502的衬底的结构。
图12B及图12C示出可用于像素电路501的像素电路的结构的一个例子。图12B及图12C示出第m行n列(m为1以上且X以下的自然数，n为1以上且Y以下的自然数)的像素电路。
图12B所示的像素电路501包括液晶元件570、晶体管550及电容器560。此外，像素电路501连接有数据线DL_n、栅极线GL_m及电位供应线VL等。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，也可以对各行的像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应不同的电位。
此外，图12C所示的像素电路501包括晶体管552、晶体管554、电容器562以及发光元件572。此外，像素电路501连接有数据线DL_n、栅极线GL_m、电位供应线VL_a及电位供应线VL_b等。
此外，电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位的电位VDD，电位供应线VL_a和电位供应线VL_b中的另一个被施加低电源电位的电位VSS。根据晶体管554的栅极被施加的电位，流过发光元件572中的电流被控制，从而来自发光元件572的发光亮度被控制。
在作为显示元件使用发光元件的情况下，优选使用OLED(Organic LightEmitting Diode：有机发光二极管)或QLED(Quantum-dot Light Emitting Diode：量子点发光二极管)等EL元件。作为EL元件所包含的发光物质，可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence：TADF)材料)、无机化合物(量子点材料等)等。此外，作为发光元件也可以使用微型LED(Light Emitting Diode：发光二极管)等LED。
作为LED，按照尺寸大小依次包括大型(Macro)LED(也称为巨型LED)、小型LED、微型LED等。在此，将一边尺寸超过1mm的LED芯片称为大型LED，将一边尺寸大于100μm且为1mm以下的LED芯片称为小型LED，将一边尺寸为100μm以下的LED芯片称为微型LED。作为用于像素的LED元件，尤其优选使用微型LED。通过使用微型LED，可以实现清晰度极高的显示装置。
图12B所示的晶体管550或者图12C所示的晶体管552及晶体管554优选设置在与栅极驱动器504a所包括的晶体管相同的衬底上。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，对可以使用本发明的一个方式制造的显示模块进行说明。
图13A所示的显示模块6000在上盖6001与下盖6002之间包括与FPC6005连接的显示装置6006、框架6009、印刷电路板6010及电池6011。
例如，可以将使用本发明的一个方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状及尺寸。
显示装置6006也可以具有作为触摸面板的功能。
框架6009具有保护显示装置6006的功能、遮断因印刷电路板6010的工作而产生的电磁波的功能以及散热板的功能等。
印刷电路板6010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路、电池控制电路等。
图13B是具备光学触摸传感器时的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。此外，由上盖6001与下盖6002围绕的区域设置有一对导光部(导光部6017a、导光部6017b)。
显示装置6006隔着框架6009与印刷电路板6010及电池6011等重叠。显示装置6006及框架6009固定在导光部6017a、导光部6017b。
从发光部6015发射的光6018经过导光部6017a、显示装置6006的顶部及导光部6017b到达受光部6016。例如，当光6018被指头或触屏笔等被检测体阻挡时，可以检测触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016配置在与发光部6015对置的位置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源，尤其是，优选使用发射红外线的光源。作为受光部6016可以使用接收发光部6015所发射的光且将其转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
通过使用控制光6018的路径的导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006的下侧，可以抑制外光到达受光部6016而导致触摸传感器的错误工作。尤其优选使用吸收可见光且透过红外线的树脂，由此可以更有效地抑制触摸传感器的错误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中对能够使用本发明的一个方式的显示装置的电子设备的例子进行说明。
图14A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。
电子设备6500的外壳6501中包括显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。
显示部6502可以使用本发明的一个方式的显示装置。
图14B是包括外壳6501的麦克风6506一侧的端部的截面示意图。
外壳6501的显示面一侧设置有具有透光性的保护构件6510，被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。
显示面板6511、光学构件6512及触摸传感器面板6513使用没有图示的粘合层固定到保护构件6510。
此外，在显示部6502外侧的区域中，显示面板6511的一部分被折叠。此外，该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。此外，FPC6515与设置于印刷电路板6517的端子连接。
显示面板6511可以使用本发明的一个方式的柔性显示器面板。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下搭载大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部，可以实现窄边框的电子设备。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中对包括使用本发明的一个方式制造的显示装置的电子设备进行说明。
以下所示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高分辨率的电子设备。此外，可以同时实现高分辨率及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。
作为电子设备，例如除了电视装置、笔记本型个人计算机、显示器装置、数字标牌、弹珠机、游戏机等具有比较大的屏幕的电子设备之外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
使用了本发明的一个方式的电子设备可以沿着房屋或楼等的内壁或外壁、汽车等的内部装饰或外部装饰等的平面或曲面组装。
图15A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。此外，照相机8000安装有可装卸的镜头8006。
在照相机8000中，镜头8006和外壳也可以被形成为一体。
照相机8000通过按下快门按钮8004或者触摸用作触摸面板的显示部8002，可以进行摄像。
外壳8001包括具有电极的嵌入器，除了可以与取景器8100连接以外，还可以与闪光灯装置等连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101通过嵌合到照相机8000的嵌入器的嵌入器装到照相机8000。取景器8100可以将从照相机8000接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮等。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。此外，也可以在照相机8000中内置有取景器。
图15B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。此外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203中。主体8203具备无线接收器等，能够将所接收的图像信息等显示到显示部8204上。此外，主体8203具有照相机，由此可以利用使用者的眼球或眼睑的动作作为输入方法。
此外，也可以对安装部8201的被使用者接触的位置设置多个电极，以检测出根据使用者的眼球的动作而流过电极的电流，由此实现识别使用者的视线的功能。此外，还可以具有根据流过该电极的电流监视使用者的脉搏的功能。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，也可以具有将使用者的生物信息显示在显示部8204上的功能或与使用者的头部的动作同步地使显示在显示部8204上的图像变化的功能等。
可以将本发明的一个方式的显示装置用于显示部8204。
图15C、图15D及图15E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、带状固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，弯曲配置显示部8302，因为使用者可以感受高真实感。此外，通过透镜8305分别看到显示在显示部8302的不同区域上的图像，来可以进行利用视差的三维显示等。此外，本发明的一个方式不局限于设置有一个显示部8302的结构，也可以设置两个显示部8302以对使用者的一对眼睛分别配置两个不同的显示部。
可以将本发明的一个方式的显示装置用于显示部8302。因为包括本发明的一个方式的半导体装置的显示装置具有极高的清晰度，所以即使如图15E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的影像。
图16A至图16G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图16A至图16G所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据来处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像来将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图16A至图16G所示的电子设备。
图16A是示出电视装置9100的立体图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图16B是示出便携式信息终端9101的立体图。便携式信息终端9101例如可以用作智能手机。便携式信息终端9101也可以设置有扬声器9003、连接端子9006、传感器9007等。此外，便携式信息终端9101可以将文字或图像信息等显示在其多个面上。图16B示出显示三个图标9050的例子。此外，也可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的一个例子，可以举出提示收到电子邮件、SNS或电话等的信息；电子邮件或SNS等的标题；发送者姓名；日期；时间；电池余量；以及天线接收信号强度等。或者，可以在显示有信息9051的位置上显示图标9050等。
图16C是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，使用者也可以在将便携式信息终端9102放在上衣口袋里的状态下确认显示在能够从便携式信息终端9102的上方观察到的位置上的信息9053。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断例如是否接电话。
图16D是示出手表型便携式信息终端9200的立体图。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。例如，通过与可进行无线通信的耳麦相互通信，便携式信息终端9200可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以与其他信息终端进行数据的交换或者进行充电。此外，充电工作也可以利用无线供电进行。
图16E、图16F及图16G是示出能够折叠的便携式信息终端9201的立体图。此外，图16E是便携式信息终端9201为展开状态的立体图，图16G是便携式信息终端9201为折叠状态的立体图，并且图16F是便携式信息终端9201为从图16E和图16G中的一个状态变为另一个状态的中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性优异。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。例如，可以以1mm以上且150mm以下的曲率半径使显示部9001弯曲。
图17A示出电视装置的一个例子。电视装置7100的显示部7500被组装在外壳7101中。在此示出利用支架7103支撑外壳7101的结构。
除了外壳7101所具备的操作开关之外还可以利用另外提供的遥控操作机7111进行图17A所示的电视装置7100的操作。此外，也可以将触摸面板应用于显示部7500，通过用手指等触摸显示部7500可以进行电视装置7100的操作。此外，遥控操作机7111也可以除了具备操作按钮以外还具备显示部。
此外，电视装置7100除了电视广播的接收机之外还可以具备用来连接到通信网络的通信设备。
图17B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
图17C及图17D示出数字标牌(Digital Signage)的一个例子。
图17C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。
此外，图17D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
显示部7500越大，一次能够提供的信息量越多，并且容易吸引人的注意，由此例如可以提高广告宣传效果。
优选将触摸面板用于显示部7500，使得使用者能够操作。由此，不仅可以用于广告，还可以用于提供路线信息、交通信息或商用设施的指南等使用者需要的信息。
如图17C和图17D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与使用者所携带的智能手机等信息终端设备7311联动。例如，显示在显示部7500上的广告的信息可以显示在信息终端设备7311的屏幕，并且通过操作信息终端设备7311，可以切换显示部7500的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311为操作单元(控制器)执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。
本发明的一个方式的显示装置可以应用于图17A至图17D所示的显示部7500。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
LIN、RIN、RES、CLK：信号：IN：输入端子：OUT：输出端子：OUTA、OUTB：输出端子：SP：信号：GD、SD：驱动电路：10、10a至10i：时序电路：11至13：电路：15a、15b:布线：21、22、23：晶体管：24n、24p：晶体管：25、26：晶体管：30：时序电路：31至34：晶体管：40、40a：驱动电路：41至47：晶体管：51：半导体层：51p：低电阻区域：52：栅极绝缘层：53：栅电极：54a：导电层：54b：导电层：54c：导电层：56n：低电阻区域：56：半导体层：57：栅极绝缘层：58：栅电极：60至64：绝缘层：70：显示装置：71至73：晶体管：74：发光元件：80：反相器电路：81：晶体管：82：晶体管：301：衬底：310、310a：晶体管：311：半导体层：311i：沟道形成区域：311n：电阻区域：311p：电阻区域：312：绝缘层：313：导电层：314a至314d：导电层：315：导电层：316：绝缘层：321、322：绝缘层：326：绝缘层：350、350a：晶体管：351：半导体层：352：绝缘层：353a、353b：导电层

Claims (9)

1.一种半导体装置，包括：
第一晶体管；以及
第二晶体管，
其中，所述第一晶体管包括第一半导体层、第一栅电极、第一电极以及第二电极，
所述第二晶体管包括第二半导体层、第二栅电极、第三电极以及第四电极，
所述第一栅电极与所述第二栅电极电连接，
所述第二电极与所述第三电极电连接，
所述半导体装置还包括所述第一半导体层上的第一绝缘层以及所述第一绝缘层上的第二绝缘层，
所述第二半导体层以与所述第二绝缘层上接触的方式设置，
所述第一绝缘层与所述第二绝缘层相比不容易扩散氢，
所述第二绝缘层包含氧化物，
所述第一半导体层包含多晶硅，
所述第二半导体层包含金属氧化物，
所述第一晶体管是p型晶体管，
并且，所述第二晶体管是n型晶体管。
2.根据权利要求1所述的半导体装置，
其中所述第一电极被供应第一电位，
并且所述第四电极被供应低于所述第一电位的第二电位。
3.一种半导体装置，包括：
控制电路；
第一晶体管；以及
第二晶体管，
其中，所述控制电路包括第一布线以及第二布线，
所述控制电路被供应多个信号，
所述控制电路具有根据多个所述信号以向所述第一布线和所述第二布线供应彼此反转的电位的方式进行控制的功能，
所述第一晶体管包括第一半导体层、第一栅电极、第一电极以及第二电极，
所述第二晶体管包括第二半导体层、第二栅电极、第三电极以及第四电极，
所述第二电极与所述第三电极电连接，
所述第一栅电极及所述第二栅电极与所述第一布线电连接，
所述半导体装置还包括所述第一半导体层上的第一绝缘层以及所述第一绝缘层上的第二绝缘层，
所述第二半导体层以与所述第二绝缘层上接触的方式设置，
所述第一绝缘层与所述第二绝缘层相比不容易扩散氢，
所述第二绝缘层包含氧化物，
所述第一半导体层包含多晶硅，
所述第二半导体层包含金属氧化物，
所述第一晶体管是p型晶体管，
并且，所述第二晶体管是n型晶体管。
4.根据权利要求3所述的半导体装置，
其中所述第一电极被供应第一电位，
所述第四电极被供应低于所述第一电位的第二电位，
并且所述第二电极根据所述第一布线的电位被供应所述第一电位和所述第二电位中的任一方。
5.根据权利要求3或4所述的半导体装置，还包括：
放大电路，
其中所述放大电路与所述第一布线及所述第二布线电连接，
所述放大电路包括第一输出端子，
所述放大电路具有向所述第一输出端子输出与所述第一布线的电位同步的电位的功能，
并且所述第一输出端子的电位与所述第二电极的电位是彼此反转的电位。
6.根据权利要求5所述的半导体装置，
其中所述放大电路还包括第三晶体管、第四晶体管以及第五晶体管，
所述第三晶体管是p型晶体管，
所述第四晶体管及所述第五晶体管是n型晶体管，
所述第三晶体管及所述第五晶体管的各栅极与所述第二布线电连接，
所述第四晶体管的栅极与所述第一布线电连接，
所述第三晶体管的源极和漏极中的一个、所述第四晶体管的源极和漏极中的一个以及所述第五晶体管的源极和漏极中的一个与所述第一输出端子电连接，
并且所述第三晶体管的源极和漏极中的另一个与所述第四晶体管的源极和漏极中的另一个电连接。
7.一种显示装置，包括：
权利要求1至6中任一项所述的半导体装置；以及
像素，
其中，所述像素包括显示元件以及第六晶体管，
并且，所述第六晶体管设置在与所述第一晶体管或所述第二晶体管同一面上。
8.根据权利要求7所述的显示装置，
其中所述显示元件是液晶元件、有机EL元件或发光二极管。
9.一种电子设备，包括：
权利要求7或8所述的显示装置；以及
天线、电池、外壳、照相机、扬声器、麦克风和操作按钮中的至少一个。
CN202180052440.XA 2020-08-27 2021-08-17 半导体装置、显示装置以及电子设备 Pending CN115885389A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020143219 2020-08-27
JP2020-143219 2020-08-27
PCT/IB2021/057541 WO2022043826A1 (ja) 2020-08-27 2021-08-17 半導体装置、表示装置、及び電子機器

Publications (1)

Publication Number Publication Date
CN115885389A true CN115885389A (zh) 2023-03-31

Family

ID=80354745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180052440.XA Pending CN115885389A (zh) 2020-08-27 2021-08-17 半导体装置、显示装置以及电子设备

Country Status (6)

Country Link
US (1) US12040333B2 (zh)
JP (1) JPWO2022043826A1 (zh)
KR (1) KR20230056710A (zh)
CN (1) CN115885389A (zh)
DE (1) DE112021004465T5 (zh)
WO (1) WO2022043826A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12112719B2 (en) * 2022-03-04 2024-10-08 Innolux Corporation Electronic device and modulating device with short frame time length
CN115050757A (zh) * 2022-06-15 2022-09-13 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130160A (ja) 1983-12-19 1985-07-11 Hitachi Ltd 半導体記憶装置
JPH0612799B2 (ja) 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0442579A (ja) 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JP3126573B2 (ja) 1993-12-24 2001-01-22 シャープ株式会社 半導体装置及びその製造方法
JPH08250673A (ja) 1995-03-15 1996-09-27 Nec Corp 半導体装置
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
TW587252B (en) 2000-01-18 2004-05-11 Hitachi Ltd Semiconductor memory device and data processing device
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2001325798A (ja) 2000-05-16 2001-11-22 Sony Corp 論理回路およびこれを用いた表示装置
JP2003060060A (ja) 2001-08-21 2003-02-28 Fujitsu Ltd 半導体集積回路装置
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
FR2890236B1 (fr) 2005-08-30 2007-11-30 Commissariat Energie Atomique Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
EP1950804A2 (en) 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
KR100886429B1 (ko) 2007-05-14 2009-03-02 삼성전자주식회사 반도체 소자 및 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
TWI353063B (en) 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP5615018B2 (ja) 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP5436049B2 (ja) 2009-05-29 2014-03-05 三菱電機株式会社 シフトレジスタ回路、シフトレジスタ回路の設計方法及び半導体装置
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052488A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612741B (zh) 2009-11-06 2014-11-12 株式会社半导体能源研究所 半导体装置
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101893332B1 (ko) 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR101811999B1 (ko) 2009-11-20 2017-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101752212B1 (ko) 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062068A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
JP5947099B2 (ja) 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
TWI581404B (zh) 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102227474B1 (ko) 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US10074576B2 (en) 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR20230058538A (ko) * 2014-11-28 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
US9397124B2 (en) 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10553690B2 (en) * 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板

Also Published As

Publication number Publication date
KR20230056710A (ko) 2023-04-27
JPWO2022043826A1 (zh) 2022-03-03
US20230326934A1 (en) 2023-10-12
US12040333B2 (en) 2024-07-16
DE112021004465T5 (de) 2023-06-07
WO2022043826A1 (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
JP7201782B2 (ja) 表示装置
CN106339122B (zh) 触摸传感器及触摸面板
TWI655442B (zh) 輸入／輸出裝置
JP6418849B2 (ja) 半導体装置
CN113228330A (zh) 显示装置
WO2020148604A1 (ja) 表示装置および電子機器
KR20220052855A (ko) 반도체 장치 및 그 제작 방법
US12040333B2 (en) Semiconductor device, display device, and electronic device
TW202043027A (zh) 顯示裝置以及電子裝置
JP2023106446A (ja) 半導体装置
US12080095B2 (en) Imaging device and driving method thereof
CN112997235B (zh) 显示装置及显示装置的制造方法
US20230125324A1 (en) Semiconductor device, display device, and electronic device
KR20230029675A (ko) 표시 장치 및 전자 기기
KR20220031570A (ko) 반도체 장치
JP7569803B2 (ja) 半導体装置、表示装置、及び電子機器
US20240144879A1 (en) Semiconductor device, display apparatus, and electronic device
US20230395022A1 (en) Semiconductor apparatus, display device, and electronic device
WO2021064509A1 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination