CN1156853C - 铁电存储装置的操作方法 - Google Patents
铁电存储装置的操作方法 Download PDFInfo
- Publication number
- CN1156853C CN1156853C CNB011178779A CN01117877A CN1156853C CN 1156853 C CN1156853 C CN 1156853C CN B011178779 A CNB011178779 A CN B011178779A CN 01117877 A CN01117877 A CN 01117877A CN 1156853 C CN1156853 C CN 1156853C
- Authority
- CN
- China
- Prior art keywords
- short
- memory
- ferroelectric memory
- electrode
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及以VDD/2模式工作的铁电存储装置的操作方法,该存储装置具有多个存储单元,每个存储单元具有至少一个选择晶体管、一个带上及下(BE,TE)电极的存储器电容器(C)及一个用其源-漏极区与存储器电容器并联的短路晶体管(SH),该短路晶体管在一个读或写过程后在备用阶段(STB)时被控制,及在此情况下存储器电容器(C)的电极(BE,TE)被短路,在读或写过程中存储单元通过配置的各个字导线(WL0,WLI,…)及配置的、在一个预充电过程阶段(PRE)中预充电的各个位导(BL)线进行控制,其特征为,备用阶段(STB)在时间上与预充电阶段(PRE)合并,及在此情况下位导线(BL)具有与存储器电容器(C)的两个电极(BE,TE)不同的另外电位。
Description
技术领域
本发明涉及VDD/2模式的铁电存储装置的操作方法,该存储装置具有多个存储单元,每个存储单元具有至少一个选择晶体管、一个带上及下电极的存储器电容器及一个用其源-漏极区与存储器电容器并联的短路晶体管,该短路晶体管在一个读或写过程后在备用阶段时被控制,及在此情况下存储器电容器的电极被短路,在读或写过程中存储单元通过配置的各个字导线及配置的、在一个预充电过程阶段中预充电的各个位导线进行控制;以及涉及根据该方法操作的铁电存储装置。
背景技术
由DE 19832994(西门子公司)公知了用这类方法操作的一种铁电存储装置。用该公知方法可使具有多个存储单元的铁电存储器以VDD/2模式无恢复周期地工作。
在这种作为集成电路实施的非易失写存储器中通常存在由寄生元件引起铁电存储电容器的电极上的电压差的危险。视存储电容器电解质的极化及视电压差的极性而定该电压差将增强或削弱电解质的极化。
在最差的情况下,在存储装置读出时会引起信息值的失误,这相应于信号的损失。
在上述文献所述的存储装置中通过短路晶体管使存储器节点与存储电容器的上电极板相连接,及由此补偿结的漏电流。
附图1概要地表示一个铁电存储装置的设有这种短路晶体管的公知存储单元的截面图。显然,在该例的存储单元中存储器电容器C设置在位导线BL的下面。存储器电容器C具有一个上板或上电极TE及一个下板或下电极BE。在存储器电容器C的上板TE及下板BE之间具有一种铁电解质D,例如由PZT(钛酸铅锆)组成。在一个半导体、例如一个P衬底中扩散了N+导电区,在该衬底上在N+导电区之间设有字导体WL0、WL1、WL2、WL3等,它们在图1的截面图上与纸面垂直地延伸。在相邻的字导线之间,即图1中WL0及WL1;WL2及WL3之间构成N+导电区公共节点CN。
一个短路晶体管SH、例如是耗尽型的场效应晶体管位于字导线WL2下面、与电容器下电极BE相连接的存储器节点SN及与电容器上电极TE相连接的相邻N+区之间。在出现一个相应控制信号的情况下短路晶体管SH使电容器上电极TE与电容器下电极BE相连接,即它将这两个电极短路。从总的存储装置来看,整个存储器电容器C的短路可补偿总的结漏电流Ijct。
图2以信号-时间图的形式表示在上述文献中提出的以VDD/2方式工作的铁电存储装置中使每个存储器节点SN的结漏电流Ijct被补偿的方法。
当存储装置导通时所有字导线WL处于零电压。首先在一个期间STB中,可与电容器C的TE连接或已连接的所有电容器共同的电极上跳到电压VDD/2,例如0.9V。因为现在短路晶体管SH的截止电压被选择得相当地负,当所有存储器电容器C的共同电极被充电到VDD/2上时,这些短路晶体管SH还导通。因此当初始阶段STB所有铁电存储器电容器C的两个电极被短路。在此情况下进行所述结漏电流Ijct的补偿。在一个传统的4-M-存储装置中在此情况下流过的备用电流为:
Istb1=222.Ijct+221.Ijct (1)
在式(1)中第一项取决于存储器节点SN及第二项取决于公共节点CN。
假定取256-MDRAM技术的典型值(Ijct=20Fa),对于备用电流则得到:
Istbl=125nA。
在短路存储器电容器C的阶段STB后跟随着一个预充电区段PRE,这时所有待响应的BL被置于0V及选择晶体管被截止。在预充电区段PRE后进行对所选择存储单元的访问,例如对图1中所示的存储器节点SN。由此相应的字导线WL,在图1例中的WL1从0V被置到电源电压VDD或更高,则所需的铁电存储器电容器C与相应的位导线相连接。由此,待响应的BL通过预充电区段PRE被预充电到0V,通过铁电电容器C将流过一个位移电流及在所选择的铁电存储器电容器及所属位导线之间实现电荷补偿。该步骤在图2置以区段READ表示。但在此发生前,必需使短路所选择的铁电存储器电容器C用的短路晶体管的栅极被关断。这将通过在与短路晶体管SH相应的字导线、即在图1例中的字导线WL2上置负电位来实现。通过该负电位仅是所需的耗尽型场效应晶体管被关断。亦与字导线WL2相连接的富集型场效应晶体管已在预先步骤中被备电位关断及通过负电位仍处于高阻。
在步骤SENSE中读信号READ及其放大信号被估值后,使所选择的字导线、即例如WL1再被放电到0V,这使得所选择的存储单元与位导线BL分断。为了使重新产生铁电存储器电容器C的电极短路,通过与短路晶体管SH相应的字导体WL2放电到0V使该短路晶体管SH导通。最后字导线WL1被放电到0V,以使所选择的存储单元再与位导线BL分断。图1表示,在预充电阶段PRE中除漏电流Ijct外还有一个副阈值漏电流Isth流过,但它小于结漏电流Ijct。
发明内容
本发明的任务在于,给出一种方法,通过它可以减小在铁电存储装置备用状态流过的总备用电流。
根据本发明提出的方法步骤在于:在一个以VDD/2方式工作的铁电存储器中,它已包括的借助所述短路晶体管的漏电流补偿也用来补偿副阈值漏电流Isth。
解决上述任务的、以VDD/2模式工作的铁电存储装置的操作方法在于,该存储装置具有多个存储单元,每个存储单元具有至少一个选择晶体管、一个带上及下电极的存储器电容器及一个用其源-漏极区与存储器电容器并联的短路晶体管,该短路晶体管在一个读或写过程后在备用阶段时被控制,及在此情况下存储器电容器的电极被短路,在读或写过程中存储单元通过配置的各个字导线及配置的、在一个预充电过程阶段中预充电的各个位导线进行控制,其特征为,备用阶段在时间上与预充电阶段合并,及在此情况下位导线具有与存储器电容器的两个电极不同的另外电位。
因为在时间变化曲线中传统用于补偿的STB阶段由此可被免除,除减小总的备用电流(在4-M存储装置上减小30%)外也提高了存储装置的操作速度。
原则上,根据本发明的方法也可用于其它类型的具有滞后特性曲线的存储器。
附图说明
图1概更地表示一个铁电存储装置的设有公知存储单元的截面图;
图2以信号-时间图的形式表示现有技术中的补偿铁电存储装置中的每个存储器节点SN的结漏电流的方法;
图3示出根据本发明的方法的信号时间过程图。
具体实施方式
以下将参照图3中所示的信号时间过程图来描述根据本发明的方法,该图表示根据本发明的新的定时控制。根据图3,其中铁电存储器电容器被短路晶体管短路的步骤STB在时间上与预充电步骤PRE合并,在此情况下,其中位导线BL具有与存储器电容器C的上和下电极TE和BE不同的另一电位。由此可取消单独的备用步骤STB。在一个存储单元的控制周期中其它的时间过程可以与如以上借助图1及2所描述的现有技术相同。
必需指出,实现根据本发明的方法的铁电存储装置的存储阵列结构可与开始部分所述文献中公开的存储装置相同,而仅是控制接口必需适配于执行根据本发明的定时。
在时间上与预充电步骤合并的STB步骤中虽然通过每个截止的选择晶体管或矩阵晶体管流过副阈值电流Isth,但整个备用电流仍减小,因为Isth比Ijct小得多,如在一个列举的4-M存储装置上可减小30%。
存取时间可减小根据图2的STB阶段的持续时间。下列等式(2)适用于通过根据本发明的方法实现的总备用电流:
Istb2=222.Ijct+222. Ijct (2)
假定这里也取256-MDRAM技术的典型值,则得到总备用电流:
Istb1=85nA。
Claims (5)
1.一种以VDD/2模式工作的铁电存储装置的操作方法,该存储装置具有多个存储单元,每个存储单元具有至少一个选择晶体管、一个带上及下(BE,TE)电极的存储器电容器(C)及一个用其源-漏极区与存储器电容器并联的短路晶体管(SH),该短路晶体管在一个读或写过程后在备用阶段(STB)时被控制,及在此情况下存储器电容器(C)的电极(BE,TE)被短路,在读或写过程中存储单元通过配置的各个字线(WL0,WLI,…)及配置的、在一个预充电过程阶段(PRE)中预充电的各个位线(BL)进行控制,其特征为,备用阶段(STB)在时间上与预充电阶段(PRE)合并,及在此情况下位线(BL)具有与存储器电容器(C)的两个电极(BE,TE)不同的另外电位。
2.根据权利要求1所述的铁电存储装置的操作方法,其特征在于:在选择存储单元后,所选择的存储单元的相应短路晶体管(SH)的控制阶段通过每个短路晶体管(SH)的响应字导线(WL2)上的负电位来结束。
3.根据权利要求1所述的铁电存储装置的操作方法,其特征在于:为了由所选择的存储单元再形成铁电存储器电容器(C)的电极(BE,TE)的短路,使与相应短路晶体管(SH)连接的字导线(WL2)再放电到0V。
4.根据权利要求1至3中的任何一项所述的铁电存储装置的操作方法,其特征在于:所有铁电存储器电容器(C)的上电极与或可与一个公共的电极导线连接相连接。
5.根据权利要求1至3中的任何一项所述的铁电存储装置的操作方法,其特征在于:短路晶体管(SH)的源极及漏极可各与一个公共电极相连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10016726.8 | 2000-04-04 | ||
DE10016726A DE10016726A1 (de) | 2000-04-04 | 2000-04-04 | Verfahren zum Betrieb einer ferroelektrischen Speicheranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1332458A CN1332458A (zh) | 2002-01-23 |
CN1156853C true CN1156853C (zh) | 2004-07-07 |
Family
ID=7637555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011178779A Expired - Fee Related CN1156853C (zh) | 2000-04-04 | 2001-04-04 | 铁电存储装置的操作方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6538913B2 (zh) |
EP (1) | EP1148513B1 (zh) |
JP (1) | JP3847572B2 (zh) |
KR (1) | KR20010103594A (zh) |
CN (1) | CN1156853C (zh) |
DE (2) | DE10016726A1 (zh) |
TW (1) | TW584854B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3979947B2 (ja) * | 2003-02-04 | 2007-09-19 | 三洋電機株式会社 | 強誘電体メモリ |
DE102004042171A1 (de) * | 2004-08-31 | 2006-04-20 | Infineon Technologies Ag | Schutzschaltung für nichtflüchtige, elektrostatisch sensitive Speicher |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121353A (en) * | 1989-07-06 | 1992-06-09 | Kabushiki Kaisha Toshiba | Ferroelectric capacitor memory circuit MOS setting and transmission transistor |
DE19724449B4 (de) * | 1996-06-10 | 2004-04-22 | Kabushiki Kaisha Toshiba, Kawasaki | Halbleiterspeichereinrichtung |
JP3003628B2 (ja) * | 1997-06-16 | 2000-01-31 | 日本電気株式会社 | 強誘電体メモリとその書き込み方法 |
US5959878A (en) * | 1997-09-15 | 1999-09-28 | Celis Semiconductor Corporation | Ferroelectric memory cell with shunted ferroelectric capacitor and method of making same |
DE19832991C2 (de) * | 1998-07-22 | 2000-06-15 | Siemens Ag | Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen |
DE19832994C2 (de) * | 1998-07-22 | 2003-02-13 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung |
-
2000
- 2000-04-04 DE DE10016726A patent/DE10016726A1/de not_active Ceased
-
2001
- 2001-03-26 EP EP01107397A patent/EP1148513B1/de not_active Expired - Lifetime
- 2001-03-26 DE DE50113958T patent/DE50113958D1/de not_active Expired - Fee Related
- 2001-04-03 KR KR1020010017643A patent/KR20010103594A/ko active Search and Examination
- 2001-04-03 TW TW090107983A patent/TW584854B/zh not_active IP Right Cessation
- 2001-04-04 JP JP2001105822A patent/JP3847572B2/ja not_active Expired - Fee Related
- 2001-04-04 US US09/826,232 patent/US6538913B2/en not_active Expired - Fee Related
- 2001-04-04 CN CNB011178779A patent/CN1156853C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001351375A (ja) | 2001-12-21 |
US6538913B2 (en) | 2003-03-25 |
CN1332458A (zh) | 2002-01-23 |
KR20010103594A (ko) | 2001-11-23 |
EP1148513B1 (de) | 2008-05-14 |
US20010036099A1 (en) | 2001-11-01 |
TW584854B (en) | 2004-04-21 |
JP3847572B2 (ja) | 2006-11-22 |
DE50113958D1 (de) | 2008-06-26 |
EP1148513A1 (de) | 2001-10-24 |
DE10016726A1 (de) | 2001-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8559253B2 (en) | Variable-resistance memory device with charge sharing that discharges pre-charge voltage of a selected bit line to share charge with unselected bit lines | |
US6154387A (en) | Semiconductor memory device utilizing a polarization state of a ferroelectric film | |
CN112992216A (zh) | 2t1c铁电随机存取存储器单元 | |
US20030053327A1 (en) | Nonvolatile ferroelectric memory and method for driving the same | |
GB2345778A (en) | Ferromagnetic memory device using a sense amplifier circuit | |
KR100326991B1 (ko) | 강유전체 메모리, 강유전체 메모리의 제조 방법 및 강유전체 메모리의 시험 방법 | |
KR100675246B1 (ko) | 메모리 | |
JP3487753B2 (ja) | 半導体記憶装置 | |
US6972983B2 (en) | Increasing the read signal in ferroelectric memories | |
CN1842843A (zh) | 用于对增益器件dram设备的读位线进行箝位的方法和装置 | |
JP3988696B2 (ja) | データ読出方法及び半導体記憶装置 | |
CN1156853C (zh) | 铁电存储装置的操作方法 | |
US6421268B2 (en) | Method for driving semiconductor memory | |
US20030103373A1 (en) | Nonvolatile ferroelectric memory device and method for operating main bitline load controller thereof | |
CN1161788C (zh) | 具有双晶体管/双电容型存储单元的集成存储器 | |
US6700811B1 (en) | Random access memory device and method for driving a plate line segment therein | |
JPH0793978A (ja) | 半導体メモリおよび半導体メモリの駆動方法 | |
JP2004005924A (ja) | 信頼性を改善したメモリー集積回路 | |
JP3603050B2 (ja) | 半導体記憶装置の駆動方法 | |
JP2003208798A (ja) | 不揮発性半導体メモリ装置およびストレス印加方法 | |
CN1551222A (zh) | 具有为读写放大器产生电压之电压产生电路的集成存储器 | |
JP5212375B2 (ja) | 半導体記憶装置及びデータ判別方法 | |
JP2001118384A (ja) | 強誘電体メモリ | |
WO2004029979A1 (en) | Improved sensing of memory integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040707 |