CN115424943A - 形成不同真空度空腔的方法 - Google Patents
形成不同真空度空腔的方法 Download PDFInfo
- Publication number
- CN115424943A CN115424943A CN202211372972.4A CN202211372972A CN115424943A CN 115424943 A CN115424943 A CN 115424943A CN 202211372972 A CN202211372972 A CN 202211372972A CN 115424943 A CN115424943 A CN 115424943A
- Authority
- CN
- China
- Prior art keywords
- substrate
- air guide
- different
- guide grooves
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 238000005530 etching Methods 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
- G01C21/10—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration
- G01C21/12—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning
- G01C21/16—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning by integrating acceleration or speed, i.e. inertial navigation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种形成不同真空度空腔的方法，所述方法包括：提供形成有第一键合层的第一衬底；刻蚀第一键合层，形成第一键合图形、多个导气槽以及连通多个导气槽的气路，且多个导气槽的尺寸不同；刻蚀第一衬底形成多个凹槽，凹槽与导气槽相对应且通过导气槽与气路连通；提供形成有第二键合图形的第二衬底；将第一衬底形成有第一键合图形的一侧与第二衬底形成有第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的导气槽连通的凹槽闭合之后形成的空腔具有不同的真空度。本发明提供的方法形成的不同空腔具有不同的真空度，从而满足不同产品的需求。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种形成不同真空度空腔的方法。
背景技术
目前获得具有真空度空腔的方法一般是在一基底上形成多个空腔之后与另一基底进行键合，以形成具有真空度的空腔。
然而对于一些特殊产品，例如惯性测试单元，需要在键合后，在晶圆上的不同空腔内形成不同的真空度，然而，通常键合机台一次键合只有一个真空度，键合后的空腔也只有一个真空度，实现不同空腔具有不同真空度存在难度。
发明内容
本发明的目的在于提供一种形成不同真空度空腔的方法，形成的不同空腔具有不同的真空度，以满足产品需求。
为解决上述技术问题，本发明提供一种形成不同真空度空腔的方法，包括以下步骤：
提供第一衬底，在所述第一衬底上形成第一键合层；
刻蚀所述第一键合层，形成第一键合图形、多个导气槽以及连通多个所述导气槽的气路，暴露出部分所述第一衬底，且多个所述导气槽的尺寸不同；
刻蚀部分厚度的所述第一衬底形成多个凹槽，所述凹槽与所述导气槽相对应且通过所述导气槽与所述气路连通；
提供第二衬底，在所述第二衬底上形成第二键合层，并刻蚀所述第二键合层形成第二键合图形；以及
将所述第一衬底形成有所述第一键合图形的一侧与所述第二衬底形成有所述第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的所述导气槽连通的所述凹槽闭合之后形成的空腔具有不同的真空度。
可选的，所述气路与所述导气槽在同一刻蚀步骤中形成。
可选的，所述气路与所述导气槽在不同刻蚀步骤中形成。
可选的，所述导气槽的深度或/和宽度不同。
可选的，通过对所述第一键合层进行多次刻蚀以形成不同深度的所述导气槽。
可选的，所述导气槽位于所述空腔的一侧。
可选的，所述导体槽位于所述空腔的多侧。
可选的，在所述第一键合层内形成多条所述气路，多条所述气路彼此连通，并且所述气路延伸至所述第一衬底的边缘与外界连通。
可选的，所述第二衬底上也形成有所述气路与多个所述导气槽。
可选的，位于所述第一衬底上的所述导气槽与位于所述第二衬底上的所述导气槽相对设置；或者，位于所述第一衬底上的所述导气槽与位于所述第二衬底上的所述导气槽错位设置。
综上所述，本发明提供的形成不同真空度空腔的方法中，首先提供第一衬底，在所述第一衬底上形成第一键合层；刻蚀所述第一键合层，形成第一键合图形、多个导气槽以及连通多个所述导气槽的气路，暴露出部分所述第一衬底，且多个所述导气槽的尺寸不同；刻蚀所述第一衬底形成多个凹槽，所述凹槽与所述导气槽相对应且通过所述导气槽与所述气路连通；提供第二衬底，在所述第二衬底上形成第二键合层，并刻蚀所述第二键合层形成第二键合图形；将所述第一衬底形成有所述第一键合图形的一侧与所述第二衬底形成有所述第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的所述导气槽连通的所述凹槽闭合之后形成的空腔具有不同的真空度。本发明提供的方法形成的不同空腔具有不同的真空度，从而满足不同产品的需求。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本发明一实施例提供的形成不同真空度空腔的方法的流程图。
图2至图9是本发明一实施例提供的形成不同真空度空腔的方法的各步骤结构示意图。
附图中：
10-第一衬底；11-第一键合图形；12-气路；13-导气槽；14-凹槽；15-空腔；20-第二衬底；21-第二键合图形。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，术语“近端”通常是靠近操作者的一端，术语“远端”通常是靠近患者的一端，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明一实施例提供的形成不同真空度空腔的方法的流程图。如图1所示，所述形成不同真空度空腔的方法包括以下步骤：
S1：提供第一衬底，在所述第一衬底上形成第一键合层；
S2：刻蚀所述第一键合层，形成第一键合图形、多个导气槽以及连通多个所述导气槽的气路，暴露出部分所述第一衬底，且多个所述导气槽的尺寸不同；
S3：刻蚀部分厚度的所述第一衬底形成多个凹槽，所述凹槽与所述导气槽相对应且通过所述导气槽与所述气路连通；
S4：提供第二衬底，在所述第二衬底上形成第二键合层，并刻蚀所述第二键合层形成第二键合图形；以及
S5：将所述第一衬底形成有所述第一键合图形的一侧与所述第二衬底形成有所述第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的所述导气槽连通的所述凹槽闭合之后形成的空腔具有不同的真空度。
图2至图9是本发明一实施例提供的形成不同真空度空腔的方法的各步骤结构示意图。接下来，将结合图1与图2至图9对本发明实施例所提供的形成不同真空度空腔的方法进行详细说明。其中，图2、图4与图6是俯视图；图3是图2在AA′方向的截面图，图5是图4在BB′方向的截面图，图7是图6在CC′方向的截面图。
在步骤S1中，请参考图2与图3所示，提供第一衬底10，在所述第一衬底10上形成第一键合层（未图示）。
其中，所述第一衬底10的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述第一衬底10的材料优选为硅。
在所述第一衬底10上形成第一键合层，所述第一键合层用于与之后的第二衬底进行键合。所述第一键合层的材料包含绝缘介质材料，所述绝缘介质材料包含氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，但不限于此。
在步骤S2中，请参考图4与图5所述，刻蚀所述第一键合层，形成第一键合图形11、多个导气槽13以及连通多个所述导气槽13的气路12，暴露出部分所述第一衬底10，且多个所述导气槽13的尺寸不同。
本实施例中，具体的，在所述第一键合层上形成掩膜层（例如光刻胶层）；对所述掩膜层进行图形化形成图形化的掩膜层；然后以所述图形化的掩膜层为掩膜对所述第一键合层进行刻蚀以形成第一键合图形11、气路12以及导气槽13，暴露出部分所述第一衬底10；最后去除所述图形化的掩膜层。
多个所述导气槽13的尺寸不同，具体的，可以每个所述导气槽13的尺寸均不相同，也可以一部分所述导气槽13的尺寸相同，一部分所述导气槽13的尺寸不相同。所述导气槽13的尺寸相同或不同由后续形成的与其连接的空腔所需要的真空度决定的，例如两个所述空腔的真空度需要相同，则与该两个所述空腔连接的所述导气槽13的尺寸相同，若两个所述空腔的真空度需求不同，则与该两个所述空腔连接的所述导气槽13的尺寸不同。所述空腔的真空度由实际需求决定，通过后续进行键合时的真空度实现，而所述导气槽13的尺寸可以根据实际的所述第一键合层、所述第一键合图形11以及所述气路的实际尺寸决定。所述空腔真空度与所述导气槽13的尺寸的关系仅在于：如果不同的所述空腔的真空度的需求相同，则与该空腔连接的所述导气槽13的尺寸相同，这样后续键合时能够将尺寸相同的所述导气槽13在同一键合过程中进行键合，从而获得真空度相同的所述空腔。
所述导气槽13的尺寸不同优选为所述导气槽13的深度或/宽度不同，即所述导气槽13的深度不同，或者所述导气槽13的宽度不同，或者使所述导气槽13的深度与宽度均不相同，当然并不仅限于此。所述导气槽13的尺寸不同，后续可以通过调整键合菜单（recipe），控制不同尺寸的所述导气槽13的互熔闭合程度，通过在不同真空度下的多次键合形成不同空腔具有不同真空度。
所述气路12与所述导气槽13可以在同一刻蚀步骤中形成，也可以在不同刻蚀步骤中形成。例如，所述导气槽13的宽度不同但深度相同时，可以在同一刻蚀步骤中形成所述气路12与所述导气槽13。或者，在第一刻蚀步骤中形成所述第一键合图形11与所述气路12，如图2与图3所示，在第二刻蚀步骤中形成所述导气槽13，即对所述第一键合图形11进一步进行刻蚀，如图4与图5所示，其中图5中的虚线代表的是该位置上的所述第一键合图形11被刻蚀去除形成所述导气槽13。当所述导气槽13的深度不同时，则需要在不同刻蚀步骤中形成所述导气槽13，例如：在所述第一刻蚀步骤中形成所述气路12以及与所述气路12深度相同的所述导气槽13，接着，在不同的刻蚀步骤中形成深度不同的所述导气槽13。
本发明一实施例中，可以形成一条所述气路12，该气路12连通所有的所述导气槽13。在本发明另一实施例中，可以形成多条所述气路12，多条所述气路12彼此连通。请参考图2所示，本实施例中，形成多条所述气路12，多条所述气路12规则排列于所述第一衬底10上，包含沿第一方向延伸的多条气路12与沿第二方向延伸的多条气路12，所述第一方向与所述第二方向垂直，并且每条所述气路12彼此连通。并且所述气路12延伸至所述第一衬底10的边缘以与外界连通，即在形成所述气路12时，刻蚀所述第一键合层至所述第一键合层的边缘，使得所述气路12与外界连通。
在步骤S3中，请参考图6与图7所示，刻蚀部分厚度的所述第一衬底10形成多个凹槽14，所述凹槽14与所述导气槽13相对应且通过所述导气槽13与所述气路12连通。
具体的，形成掩膜层（例如光刻胶层），所述掩膜层覆盖所述第一衬底10、所述第一键合图形11、所述气路12以及所述导气槽13；对所述掩膜层进行图形化形成图形化的掩膜层；然后以所述图形化的掩膜层为掩膜对所述第一衬底10进行刻蚀以形成多个凹槽14；最后去除所述图形化的掩膜层。
在本发明一实施例中，所述导气槽13位于所述凹槽14的一侧，如图6所示。在本发明另一实施例中，所述导气槽13可以位于所述凹槽14的多侧，例如位于所述凹槽14的两侧、三侧，或者，在所述凹槽14的四周均设置有所述导气槽13。
所述凹槽14与所述导气槽13相对应，即每一个所述凹槽14均对应于一个或多个固定数量的所述导气槽13，如图6所示，每个所述凹槽14的左侧均形成有两个所述导气槽13，当然，也可以在所述凹槽14的左侧形成一个所述导气槽13，或者如上所述，在所述凹槽14的任意一侧或多侧均形成对应的所述导气槽13。本发明对所述导气槽13与所述凹槽14的数量以及位置关系并不作限定。
在步骤S4中，请参考图8所示，提供第二衬底20，在所述第二衬底20上形成第二键合层（未图示），并刻蚀所述第二键合层形成第二键合图形21。
其中，所述第二衬底20的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述第二衬底20的材料优选为硅。
在所述第二衬底20上形成第二键合层，所述第二键合层用于与所述第一衬底10进行键合。所述第二键合层的材料包含绝缘介质材料，所述绝缘介质材料包含氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，但不限于此。
然后，在所述第二键合层上形成掩膜层（例如光刻胶层）；对所述掩膜层进行图形化形成图形化的掩膜层；然后以所述图形化的掩膜层为掩膜对所述第二键合层进行刻蚀至暴露出所述第二衬底20，以形成第二键合图形21；最后去除所述图形化的掩膜层。
当然，也可以在所述第二衬底20上形成所述气路12与多个所述导气槽13，即所述气路12与所述导气槽13可以设置于任意一侧的衬底上，也可以同时设置于两侧的衬底上。位于所述第一衬底10上的所述导气槽13可以与位于所述第二衬底20上的导气槽（未图示）相对设置，或者，位于所述第一衬底10上的所述导气槽13可以与位于所述的第二衬底20上的导气槽错位设置。当然，位于所述第一衬底10上的所述气路12与位于所述第二衬底20上的气路（未图示）也类似，可以相对设置，也可以错位设置。
需要说明的是，在执行步骤S1至步骤S3的过程中，也可以同时执行步骤S4；或者，也可以先执行步骤S4，再执行步骤S1至步骤S3，本发明对各步骤的执行顺序并不作限定。
在步骤S5中，请参考图9所示，将所述第一衬底10形成有所述第一键合图形11的一侧与所述第二衬底20形成有所述第二键合图形21的一侧进行键合，并在不同真空度下按所述导气槽13的尺寸从小到大依次闭合尺寸不同的所述导气槽13，使与不同尺寸的所述导气槽13连通的所述凹槽14闭合之后形成的空腔15具有不同的真空度。
示例性的，进行第一次键合，通过调整键合菜单（recipe），在第一个真空度下使尺寸小，例如深度小或者宽度小的所述导气槽13先闭合，形成第一个真空度的空腔15，然后进行下一次键合，通过调整键合菜单，在第二个真空度下使尺寸大，例如深度大或者宽度大的所述导气槽13闭合，形成第二个真空度的空腔15，依次在不同的真空度下对不同尺寸的所述导气槽13进行闭合，例如按照所述导气槽13由小到大的尺寸进行闭合，形成具有不同真空度的多个空腔15。
具体的，当所述导气槽13的深度不同时，进行第一次键合，通过调整键合菜单中的压力、温度等参数，在第一个真空度下使深度最小的所述导气槽13闭合，形成第一个真空度的所述空腔15；接着进行第二次键合，对键合菜单中的压力、温度等参数继续进行调整，在第二个真空度下使深度排列第二（由小到大排列）的所述导气槽13闭合，形成第二个真空度的所述空腔15。依次类推，按照所述深度由小到大的顺序在不同的真空度下依次闭合所述导气槽13，以形成具有不同真空度的多个所述空腔15。
当所述导气槽13的宽度不同时，则按照所述宽度由小到大的顺序在不同的真空度下依次闭合所述导气槽13。当所述导气槽13的深度与宽度均不同时，则首先闭合所述深度最小以及所述宽度最小的所述导气槽13，或者首先闭合面积最小的所述导气槽13，按照面积由小到大的顺序在不同的真空度下依次闭合所述导气槽13。
本实施例中，主要通过调整键合菜单中的压力、温度来实现在不同真空度下闭合尺寸不同的所述导气槽13，但不限于压力与温度，还可以是本领域技术人员已知的其他参数。
综上所述，本发明提供的形成不同真空度空腔的方法中，首先提供第一衬底，在所述第一衬底上形成第一键合层；刻蚀所述第一键合层，形成第一键合图形、多个导气槽以及连通多个所述导气槽的气路，暴露出部分所述第一衬底，且多个所述导气槽的尺寸不同；刻蚀所述第一衬底形成多个凹槽，所述凹槽与所述导气槽相对应且通过所述导气槽与所述气路连通；提供第二衬底，在所述第二衬底上形成第二键合层，并刻蚀所述第二键合层形成第二键合图形；将所述第一衬底形成有所述第一键合图形的一侧与所述第二衬底形成有所述第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的所述导气槽连通的所述凹槽闭合之后形成的空腔具有不同的真空度。本发明提供的方法形成的不同空腔具有不同的真空度，从而满足不同产品的需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种形成不同真空度空腔的方法，其特征在于，包括以下步骤：
提供第一衬底，在所述第一衬底上形成第一键合层；
刻蚀所述第一键合层，形成第一键合图形、多个导气槽以及连通多个所述导气槽的气路，暴露出部分所述第一衬底，且多个所述导气槽的尺寸不同；
刻蚀部分厚度的所述第一衬底形成多个凹槽，所述凹槽与所述导气槽相对应且通过所述导气槽与所述气路连通；
提供第二衬底，在所述第二衬底上形成第二键合层，并刻蚀所述第二键合层形成第二键合图形；以及
将所述第一衬底形成有所述第一键合图形的一侧与所述第二衬底形成有所述第二键合图形的一侧进行键合，并在不同真空度下按所述导气槽的尺寸从小到大依次闭合尺寸不同的所述导气槽，使与不同尺寸的所述导气槽连通的所述凹槽闭合之后形成的空腔具有不同的真空度。
2.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述气路与所述导气槽在同一刻蚀步骤中形成。
3.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述气路与所述导气槽在不同刻蚀步骤中形成。
4.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述导气槽的深度或/和宽度不同。
5.根据权利要求4所述的形成不同真空度空腔的方法，其特征在于，通过对所述第一键合层进行多次刻蚀以形成不同深度的所述导气槽。
6.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述导气槽位于所述空腔的一侧。
7.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述导气槽位于所述空腔的多侧。
8.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，在所述第一键合层内形成多条所述气路，多条所述气路彼此连通，并且所述气路延伸至所述第一衬底的边缘与外界连通。
9.根据权利要求1所述的形成不同真空度空腔的方法，其特征在于，所述第二衬底上也形成有所述气路与多个所述导气槽。
10.根据权利要求9所述的形成不同真空度空腔的方法，其特征在于，位于所述第一衬底上的所述导气槽与位于所述第二衬底上的所述导气槽相对设置；或者，位于所述第一衬底上的所述导气槽与位于所述第二衬底上的所述导气槽错位设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211372972.4A CN115424943B (zh) | 2022-11-04 | 2022-11-04 | 形成不同真空度空腔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211372972.4A CN115424943B (zh) | 2022-11-04 | 2022-11-04 | 形成不同真空度空腔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115424943A true CN115424943A (zh) | 2022-12-02 |
| CN115424943B CN115424943B (zh) | 2023-02-10 |
Family
ID=84208148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211372972.4A Active CN115424943B (zh) | 2022-11-04 | 2022-11-04 | 形成不同真空度空腔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115424943B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104040361A (zh) * | 2011-11-03 | 2014-09-10 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 组件和用于制造组件的方法 |
| CN104467722A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 晶振的形成方法 |
| US20150375995A1 (en) * | 2014-06-27 | 2015-12-31 | Freescale Semiconductor, Inc. | MEMS Fabrication Process with Two Cavities Operating at Different Pressures |
| US20160244325A1 (en) * | 2015-02-24 | 2016-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-pressure mems package |
| WO2017097468A1 (de) * | 2015-12-08 | 2017-06-15 | Robert Bosch Gmbh | Verfahren zum herstellen eines mikromechanisches bauelements |
| US20170210619A1 (en) * | 2016-01-21 | 2017-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS Cap with Multi Pressure |
| CN108622851A (zh) * | 2018-04-28 | 2018-10-09 | 中科芯集成电路股份有限公司 | 一种带有空腔的衬底的制备方法 |
| CN111435648A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| WO2020230453A1 (ja) * | 2019-05-14 | 2020-11-19 | 株式会社村田製作所 | キャビティｓｏｉ基板 |
| CN112265956A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种不同真空度封装的mems圆片级真空封装方法 |
| US20210122625A1 (en) * | 2019-10-28 | 2021-04-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method for the same |
| CN113979405A (zh) * | 2021-12-29 | 2022-01-28 | 南京元感微电子有限公司 | Mems真空计及其制备方法 |
| CN114078998A (zh) * | 2020-08-18 | 2022-02-22 | 中芯集成电路（宁波）有限公司 | 一种红外传感器及其制造方法 |
| CN114590769A (zh) * | 2022-01-26 | 2022-06-07 | 罕王微电子（辽宁）有限公司 | 一种用于晶圆级mems真空封装的金属扩散吸附系统及工艺 |
-
2022
- 2022-11-04 CN CN202211372972.4A patent/CN115424943B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104040361A (zh) * | 2011-11-03 | 2014-09-10 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 组件和用于制造组件的方法 |
| CN104467722A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 晶振的形成方法 |
| US20150375995A1 (en) * | 2014-06-27 | 2015-12-31 | Freescale Semiconductor, Inc. | MEMS Fabrication Process with Two Cavities Operating at Different Pressures |
| US20160244325A1 (en) * | 2015-02-24 | 2016-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-pressure mems package |
| WO2017097468A1 (de) * | 2015-12-08 | 2017-06-15 | Robert Bosch Gmbh | Verfahren zum herstellen eines mikromechanisches bauelements |
| US20170210619A1 (en) * | 2016-01-21 | 2017-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS Cap with Multi Pressure |
| CN108622851A (zh) * | 2018-04-28 | 2018-10-09 | 中科芯集成电路股份有限公司 | 一种带有空腔的衬底的制备方法 |
| CN111435648A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| WO2020230453A1 (ja) * | 2019-05-14 | 2020-11-19 | 株式会社村田製作所 | キャビティｓｏｉ基板 |
| US20210122625A1 (en) * | 2019-10-28 | 2021-04-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method for the same |
| CN114078998A (zh) * | 2020-08-18 | 2022-02-22 | 中芯集成电路（宁波）有限公司 | 一种红外传感器及其制造方法 |
| CN112265956A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种不同真空度封装的mems圆片级真空封装方法 |
| CN113979405A (zh) * | 2021-12-29 | 2022-01-28 | 南京元感微电子有限公司 | Mems真空计及其制备方法 |
| CN114590769A (zh) * | 2022-01-26 | 2022-06-07 | 罕王微电子（辽宁）有限公司 | 一种用于晶圆级mems真空封装的金属扩散吸附系统及工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 蔡梅妮等: "用于器件级真空封装的MEMS加速度传感器的设计与制作", 《传感器与微系统》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115424943B (zh) | 2023-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101309495B1 (ko) | 트렌치 반도체 디바이스를 형성하는 방법 및 그를 위한구조 | |
| JP4616235B2 (ja) | シリコン直接接合方法 | |
| JP3664987B2 (ja) | 電子顕微鏡観察用試料の作成方法及び半導体装置の解析方法 | |
| US20060148129A1 (en) | Silicon direct bonding method | |
| US10103166B1 (en) | Semiconductor device and critical dimension defining method thereof | |
| CN115424943B (zh) | 形成不同真空度空腔的方法 | |
| JPH1145874A (ja) | 半導体装置の製造方法 | |
| CN105336703B (zh) | 一种半导体器件的制作方法 | |
| US9805934B2 (en) | Formation of contact/via hole with self-alignment | |
| CN108257910B (zh) | 浅沟槽隔离沟槽的制作方法 | |
| US7323394B2 (en) | Method of producing element separation structure | |
| KR100864930B1 (ko) | 액정 표시 소자용 구동 소자의 제조 방법 | |
| CN114388358B (zh) | 半导体器件的制造方法 | |
| KR100792394B1 (ko) | 반도체 소자 제조 방법 | |
| US6479307B2 (en) | Method of monitoring loss of silicon nitride | |
| CN115995384B (zh) | 沟槽的制备方法 | |
| EP3945553B1 (en) | Fabricating sub-micron contacts to buried well devices | |
| KR100661216B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100358046B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP3645032B2 (ja) | シリコン量子細線構造の作製方法。 | |
| CN113496948A (zh) | 半导体器件及其形成方法 | |
| CN113394163A (zh) | 半导体器件的制造方法 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| KR940005720B1 (ko) | 반도체 장치의 소자분리 제조방법 | |
| JPH01206645A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |