CN115361512B - 低残留电荷ccd结构 - Google Patents
低残留电荷ccd结构 Download PDFInfo
- Publication number
- CN115361512B CN115361512B CN202210990652.9A CN202210990652A CN115361512B CN 115361512 B CN115361512 B CN 115361512B CN 202210990652 A CN202210990652 A CN 202210990652A CN 115361512 B CN115361512 B CN 115361512B
- Authority
- CN
- China
- Prior art keywords
- phase
- horizontal
- region
- vertical
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种低残留电荷CCD结构,在垂直区和水平区之间的交界区域中设置有垂直区至水平区承接相,所述垂直区至水平区承接相采用收口结构,包括与垂直区连接的开口端、以及与水平区连接的收口端,所述开口端的宽度大于收口端的宽度;所述垂直区的最下端垂直驱动相作为垂直承接相与垂直区至水平区承接相的开口端相接,所述垂直区至水平区承接相的收口端与水平区的一水平驱动相相接,与垂直区至水平区承接相相接的水平驱动相为水平承接相。本发明中,通在水平区和垂直区之间的交界区域中设置了垂直区至水平区承接相,可以使垂直区至水平区承接相不存储电荷信号,从而可以使垂直区的电荷加速转移至水平区,有利于水平电荷信号快速读出。
Description
技术领域
本发明属于CCD技术领域,涉及一种低残留电荷CCD结构。
背景技术
现有CCD结构的工作过程一般为:入射光在CCD垂直区产生电荷信号,电荷信号在外围电路垂直区驱动脉冲电压作用下向着水平区转移,进入水平区的电荷信号在外围电路水平区驱动脉冲电压作用下进入输出放大器,电荷信号转化为电压信号,最后由外围电路采样读出。
如图1所示,现有的CCD结构包括垂直区和水平区,垂直区和水平区之间设置有沟阻,垂直区设置有多个垂直驱动相,垂直驱动相包括V1驱动相11和V2驱动相12,其中,最下方的V2驱动相12为V2承接相121。V1驱动相11和V2驱动相12在驱动脉冲电压作用下,使电荷信号向下转移,V2承接相121负责把电荷信号转移至水平区。水平区设置有多个,水平驱动相包括C1驱动相31、C2驱动相、C3驱动相33和C4驱动相34,其中,C2驱动相为C2承接相32;C2承接相32的一端向上伸入垂直区和水平区之间的交界区域中形成C2承接相耦合区域321,C2承接相耦合区域321与V2承接相121相接,以从V2承接相121接收转移的电荷。电荷信号通过C2承接相耦合区域321转移至C2承接相32时,电荷会分布于包括C2承接相耦合区域321在内的C2承接相32,进入C2承接相32的电荷信号在驱动脉冲电压作用下,向着C1驱动相31转移,在水平读出速度较慢(≤15MHz)时,存储于C2承接相耦合区域321的电荷信号有足够的时间转移至C1驱动相31,但是在水平读出速度>15MHz时,存储于C2承接相耦合区域321的电荷信号没有足够的时间转移至C1驱动相31,会有电荷信号残留在C2承接相耦合区域321,造成电荷转移效率降低,使图像成像模糊,影响CCD高质量成像,但是现有技术尚无很好的解决办法。
发明内容
有鉴于此,本发明的目的在于提供一种低残留电荷CCD结构。
为达到上述目的,本发明提供如下技术方案:
一种低残留电荷CCD结构,包括垂直区、设置于垂直区的垂直驱动相、水平区、设置于水平区的水平驱动相、设置于垂直区和水平区之间的第一沟阻、以及设置于水平区下方的第二沟阻,所述垂直区和水平区之间的交界区域中设置有连接垂直区和水平区的垂直区至水平区承接相,所述垂直区至水平区承接相采用收口结构,包括与垂直区连接的开口端、以及与水平区连接的收口端,所述开口端的宽度大于收口端的宽度;所述垂直区的最下端垂直驱动相作为垂直承接相与垂直区至水平区承接相的开口端相接,所述垂直区至水平区承接相的收口端与水平区的一水平驱动相相接,与垂直区至水平区承接相相接的水平驱动相为水平承接相。
进一步的,所述垂直区至水平区承接相的开口端的宽度与垂直承接相的宽度相匹配,所述垂直区至水平区承接相的收口端的宽度与水平承接相的宽度相匹配。
进一步的,所述垂直区至水平区承接相包括开口段和收口段;所述开口端设置在开口段上,所述开口段各处的宽度相同;所述收口段呈梯形结构,所述梯形结构的宽端与开口段连接,所述梯形结构的窄端为收口端。
进一步的,所述水平承接相的高度与相邻的水平驱动相的高度相等。
进一步的,所述垂直承接相与垂直区至水平区承接相相接的一端设置有第一绝缘栅介质,所述垂直承接相通过第一绝缘栅介质与垂直区至水平区承接相电隔离;所述水平承接相与垂直区至水平区承接相相接的一端设置有第二绝缘栅介质,所述水平承接相通过第二绝缘栅介质与垂直区至水平区承接相电隔离。
进一步的,所述垂直区至水平区承接相的开口端设置有第一交叠部,所述第一交叠部交叠设置在垂直承接相上;所述垂直区至水平区承接相的收口端设置有第二交叠部,所述第二交叠部交叠设置在水平承接相上。
进一步的,所述第一交叠部交叠设置在垂直承接相上的长度的典型值为0.3μm,所述第二交叠部交叠设置在水平承接相上的长度的典型值为0.3μm。
进一步的,所述垂直驱动相包括交替设置的V1驱动相和V2驱动相,所述垂直区的最下端V2驱动相为垂直承接相。
进一步的,所述水平驱动相包括交替设置的C1驱动相、C2驱动相、C3驱动相和驱动相C4,所述C2驱动相为水平承接相。
进一步的,所述C1驱动相、C2驱动相、C3驱动相和驱动相C4的高度均相等。
本发明中,通在垂直区和水平区之间的交界区域中设置垂直区至水平区承接相,且垂直区至水平区承接相采用收口结构,可以使垂直区至水平区承接相不存储电荷信号,从而可以使垂直区的电荷加速转移至水平区。另外,由于水平承接相高度与水平区其余的各驱动相的高度一致,没有延伸至垂直区和水平区之间的交界区域中与垂直承接相耦合,使得进入水平承接相的电荷信号不会残留在水平承接相与垂直承接相的耦合区域,能够确保进入水平区的电荷分布与水平区其余的各驱动相保持一致,有利于水平电荷信号快速读出。
附图说明
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作优选的详细描述,其中:
图1为现有CCD结构的结构示意图。
图2为本发明一种低残留电荷CCD结构的一个优选实施例的结构示意图。
图3为垂直区至水平区承接相的结构示意图。
图4为图2中AA'方向的剖面示意图和电势分布图。
图5为水平承接相、垂直区至水平区承接相和垂直承接相的工作时序的示意图。
图中:V1驱动相-11;V2驱动相-12;V2承接相-121;TVC承接相-20;开口段-21;第一交叠部-211;收口段-22;第二交叠部-221;C1驱动相-31;C2承接相-32;水平承接相耦合区域-321;C3驱动相-33;C4驱动相-34;第一沟阻-41;第二沟阻-42;第一绝缘栅介质-51;第二绝缘栅介质-52。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
如图2所示,本发明一种低残留电荷CCD结构的一个优选实施例包括垂直区、设置于垂直区的垂直驱动相、水平区、设置于水平区的水平驱动相、以及设置于垂直区和水平区之间的第一沟阻41、以及设置于水平区下方的第二沟阻42。当然,所述CCD结构还包括光敏区、水平输出栅、读出放大器等CCD所必须的结构,因上述结构与本发明无关,且为现有的常规技术,在此不作赘述。在本实施例中,以所述垂直驱动相包括交替设置的V1驱动相11和V2驱动相12,所述水平驱动相包括交替设置的C1驱动相31、C2驱动相、C3驱动相33和C4驱动相34为例进行说明。其中,所述垂直区最下端的V2驱动相12为垂直承接相(以下称V2承接相121),所述C2驱动相为水平承接相(以下称C2承接相32)。
如图3所示,所述垂直区和水平区之间的交界区域中设置有连接垂直区和水平区的垂直区至水平区承接相TVC(以下简称TVC承接相20),所述TVC承接相20采用收口结构,包括与垂直区连接的开口端、以及与水平区连接的收口端,所述开口端的宽度大于收口端的宽度;优选为所述TVC承接相20的开口端的宽度与V2承接相121的宽度相同,所述TVC承接相20的收口端的宽度与C2承接相32的宽度相同。所述TVC承接相20可以包括开口段21和收口段22;所述TVC承接相20的开口端设置在开口段21上,所述开口段21各处的宽度相同,均等于V2承接相121的宽度。所述收口段22呈梯形结构,所述梯形结构的宽端与开口段21连接,所述梯形结构的窄端为TVC承接相20的收口端,梯形结构窄端的宽度与C2承接相32的宽度相同。
如图4所示,所述垂直区的最下端的V2承接相121与TVC承接相20的开口端相接,所述V2承接相121与TVC承接相20相接的一端设置有第一绝缘栅介质51,所述V2承接相121通过第一绝缘栅介质51与TVC承接相20电隔离,确保垂直区的V2承接相121与TVC承接相20不电学连通。优选为所述TVC承接相20的开口端设置有第一交叠部211,所述第一交叠部211交叠设置在V2承接相121上,所述第一交叠部211交叠设置在V2承接相121上的长度的典型值为0.3μm。所述TVC承接相20下探至水平区,使其收口端与水平区的C2承接相32相接,所述C2承接相32与TVC承接相20相接的一端设置有第二绝缘栅介质52,所述C2承接相32通过第二绝缘栅介质52与TVC承接相20电隔离,确保水平区的C2承接相32与TVC承接相20不电学连通。所述TVC承接相20的收口端设置有第二交叠部221,所述第二交叠部221交叠设置在C2承接相32上。所述第二交叠部221交叠设置在C2承接相32上的长度的典型值为0.3μm。
所述C2承接相32的高度与相邻的C1驱动相31和C3驱动相33的高度相等,没有延伸与垂直区V2承接相121耦合;也可以使C1驱动相31、C2驱动相、C3驱动相33和C4驱动相34的高度均相等。由于C2承接相32的高度与水平区其余驱动相的高度一致,没有延伸与垂直区的V2承接相121耦合,确保进入水平区的电荷分布与水平区其余驱动相保持一致,有利于水平电荷信号快速读出。
本实施例的工作原理如下:
在工作过程中,垂直区V2承接相121、TVC承接相20和水平区C2承接相32的工作时序如图5所示,在初始时刻t0,垂直区V2承接相121、TVC承接相20和水平区C2承接相32的工作时序均为低电平,工作时,垂直区V2承接相121、TVC承接相20和水平区C2承接相32的工作时序陆续转换为高电平。在t1时刻,垂直区V2承接相121的工作时序为下降沿,使垂直区的电荷开始向下转移,t2时刻表示垂直区V2承接相121的工作时序为下降沿过程中的任一时刻;由于在t2时刻,TVC承接相20的工作时序和水平区C2承接相32的工作时序均为高电平,因此垂直区的电荷向下转移至TVC承接相20后,不会停留在TVC承接相20,而会继续从TVC承接相20转移至垂直区V2承接相121,直至垂直区V2承接相121的下降沿结束。此时沿图2中AA'方向的电势分布如图4所示,从图4可以看出,TVC承接相20不存储电荷信号,从而可以使垂直区的电荷加速转移至水平区。
由于水平区C2承接相32高度与水平区其余的C1驱动相31、C3驱动相33和C4驱动相34高度一致,没有延伸与垂直区V2承接相121耦合,使得进入水平区C2承接相32的电荷信号不会残留在图1所示的水平承接相耦合区域321,确保进入水平区的电荷分布与水平区其余的C1驱动相31、C3驱动相33和C4驱动相34保持一致,有利于水平电荷信号快速读出。t3时刻为TVC承接相20的工作时序的下降沿的开始时刻,此时,水平区C2承接相32的工作时序仍为高电平,通过先将TVC承接相20的工作时序转换为低电平,可以留出缓冲的时间。之后,在t4时刻,水平区C2承接相32的工作时序也转换为低电平,从而使垂直区V2承接相121、TVC承接相20和水平区C2承接相32的工作时序均恢复为低电平,完成工作时序的一个循环。之后,重复上述的工作时序,即可将入射光在垂直区产生的电荷信号及时转移至水平区。
本实施例中,在垂直区和水平区之间的交界区域中设置了TVC承接相20,且TVC承接相20采用收口结构,通过工作时序的控制,可以使TVC承接相20不存储电荷信号,从而可以使垂直区的电荷加速转移至水平区。由于水平区C2承接相32高度与水平区其余的各驱动相的高度一致,没有延伸至垂直区和水平区之间的交界区域中与垂直区V2承接相121耦合,使得进入水平区C2承接相32的电荷信号不会残留在水平承接相耦合区域321(即水平承接相与垂直承接相的耦合区域),能够确保进入水平区的电荷分布与水平区其余的各驱动相保持一致,有利于水平电荷信号快速读出。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种低残留电荷CCD结构,包括垂直区、设置于垂直区的垂直驱动相、水平区、设置于水平区的水平驱动相、设置于垂直区和水平区之间的第一沟阻、以及设置于水平区下方的第二沟阻,其特征在于:所述垂直区和水平区之间的交界区域中设置有连接垂直区和水平区的垂直区至水平区承接相,所述垂直区至水平区承接相采用收口结构,包括与垂直区连接的开口端、以及与水平区连接的收口端,所述开口端的宽度大于收口端的宽度;所述垂直区的最下端垂直驱动相作为垂直承接相与垂直区至水平区承接相的开口端相接,所述垂直区至水平区承接相的收口端与水平区的一水平驱动相相接,与垂直区至水平区承接相相接的水平驱动相为水平承接相;所述垂直区至水平区承接相的开口端的宽度与垂直承接相的宽度相匹配,所述垂直区至水平区承接相的收口端的宽度与水平承接相的宽度相匹配。
2.根据权利要求1所述的低残留电荷CCD结构,其特征在于:所述垂直区至水平区承接相包括开口段和收口段;所述开口端设置在开口段上,所述开口段各处的宽度相同;所述收口段呈梯形结构,所述梯形结构的宽端与开口段连接,所述梯形结构的窄端为收口端。
3.根据权利要求1所述的低残留电荷CCD结构,其特征在于:所述水平承接相的高度与相邻的水平驱动相的高度相等。
4.根据权利要求1所述的低残留电荷CCD结构,其特征在于:所述垂直承接相与垂直区至水平区承接相相接的一端设置有第一绝缘栅介质,所述垂直承接相通过第一绝缘栅介质与垂直区至水平区承接相电隔离;所述水平承接相与垂直区至水平区承接相相接的一端设置有第二绝缘栅介质,所述水平承接相通过第二绝缘栅介质与垂直区至水平区承接相电隔离。
5.根据权利要求1所述的低残留电荷CCD结构,其特征在于:所述垂直区至水平区承接相的开口端设置有第一交叠部,所述第一交叠部交叠设置在垂直承接相上;所述垂直区至水平区承接相的收口端设置有第二交叠部,所述第二交叠部交叠设置在水平承接相上。
6.根据权利要求5所述的低残留电荷CCD结构,其特征在于:所述第一交叠部交叠设置在垂直承接相上的长度的典型值为0.3μm,所述第二交叠部交叠设置在水平承接相上的长度的典型值为0.3μm。
7.根据权利要求1~6任一项所述的低残留电荷CCD结构,其特征在于:所述垂直驱动相包括交替设置的V1驱动相和V2驱动相,所述垂直区的最下端V2驱动相为垂直承接相。
8.根据权利要求1~6任一项所述的低残留电荷CCD结构,其特征在于:所述水平驱动相包括交替设置的C1驱动相、C2驱动相、C3驱动相和驱动相C4,所述C2驱动相为水平承接相。
9.根据权利要求8所述的低残留电荷CCD结构,其特征在于:所述C1驱动相、C2驱动相、C3驱动相和驱动相C4的高度均相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210990652.9A CN115361512B (zh) | 2022-08-18 | 2022-08-18 | 低残留电荷ccd结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210990652.9A CN115361512B (zh) | 2022-08-18 | 2022-08-18 | 低残留电荷ccd结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115361512A CN115361512A (zh) | 2022-11-18 |
CN115361512B true CN115361512B (zh) | 2024-04-16 |
Family
ID=84001694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210990652.9A Active CN115361512B (zh) | 2022-08-18 | 2022-08-18 | 低残留电荷ccd结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115361512B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457192A1 (en) * | 1990-05-14 | 1991-11-21 | Nec Corporation | Solid-state image pick-up device having electric field for accelerating electric charges from photo-electric converting region to shift register |
JPH06164826A (ja) * | 1992-11-24 | 1994-06-10 | Toshiba Corp | 固体撮像装置とその駆動方法 |
JPH06319081A (ja) * | 1993-05-10 | 1994-11-15 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000101059A (ja) * | 1998-09-18 | 2000-04-07 | Nec Corp | 固体撮像装置 |
JP2002231925A (ja) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | 半導体エネルギー線検出器 |
CN109729290A (zh) * | 2018-12-25 | 2019-05-07 | 中国电子科技集团公司第四十四研究所 | 一种细分大尺寸像元ccd结构 |
CN111326535A (zh) * | 2019-12-25 | 2020-06-23 | 中国电子科技集团公司第四十四研究所 | 一种大满阱低噪声的图像传感器结构及其制备方法 |
CN114157818A (zh) * | 2021-12-16 | 2022-03-08 | 中国电子科技集团公司第四十四研究所 | 具有多种工作模式的帧转移ccd及其控制方法 |
-
2022
- 2022-08-18 CN CN202210990652.9A patent/CN115361512B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457192A1 (en) * | 1990-05-14 | 1991-11-21 | Nec Corporation | Solid-state image pick-up device having electric field for accelerating electric charges from photo-electric converting region to shift register |
JPH06164826A (ja) * | 1992-11-24 | 1994-06-10 | Toshiba Corp | 固体撮像装置とその駆動方法 |
JPH06319081A (ja) * | 1993-05-10 | 1994-11-15 | Nec Corp | 固体撮像装置およびその駆動方法 |
JP2000101059A (ja) * | 1998-09-18 | 2000-04-07 | Nec Corp | 固体撮像装置 |
JP2002231925A (ja) * | 2001-01-31 | 2002-08-16 | Hamamatsu Photonics Kk | 半導体エネルギー線検出器 |
CN109729290A (zh) * | 2018-12-25 | 2019-05-07 | 中国电子科技集团公司第四十四研究所 | 一种细分大尺寸像元ccd结构 |
CN111326535A (zh) * | 2019-12-25 | 2020-06-23 | 中国电子科技集团公司第四十四研究所 | 一种大满阱低噪声的图像传感器结构及其制备方法 |
CN114157818A (zh) * | 2021-12-16 | 2022-03-08 | 中国电子科技集团公司第四十四研究所 | 具有多种工作模式的帧转移ccd及其控制方法 |
Non-Patent Citations (1)
Title |
---|
4096位CCD移位寄存器;朱以南;微电子学;19790425(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115361512A (zh) | 2022-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4366503A (en) | Solid state image pick-up device and its charge transfer method | |
KR100961305B1 (ko) | 촬상장치 | |
CN115361512B (zh) | 低残留电荷ccd结构 | |
US4810901A (en) | Solid-state line-addressed charge transfer device image sensor readout | |
JP3715781B2 (ja) | 撮像装置 | |
JP2884929B2 (ja) | 固体撮像素子 | |
CN103416053B (zh) | 开关电路和使用开关电路的摄像装置 | |
JP4618335B2 (ja) | 電荷転送装置、固体撮像装置、およびカメラ、並びに固体撮像装置の駆動方法 | |
EP0898839B1 (en) | Synchronously gated high speed ccd imager system | |
KR0130042B1 (ko) | 고체촬상장치와 그 구동방법 | |
US4860326A (en) | Solid-state image pickup device | |
JP2544341B2 (ja) | 固体撮像素子の駆動方法 | |
JP3227808B2 (ja) | Fit型固体撮像装置 | |
CN111669521B (zh) | 水平区转移栅倾斜设置的ccd结构 | |
JP4165583B2 (ja) | 電荷転送装置、固体撮像装置、およびカメラ、並びに固体撮像装置の駆動方法 | |
JP2000286408A5 (zh) | ||
JP3036250B2 (ja) | Ccd素子 | |
JP3677932B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
JPS6367977A (ja) | 撮像装置 | |
US20230328407A1 (en) | Sample and hold readout system and method for ramp analog to digital conversion | |
JPS59115681A (ja) | 撮像及び記録装置 | |
JP3205400B2 (ja) | Ccdカメラとその駆動方法 | |
JP3641714B2 (ja) | 固体撮像装置の駆動方法およびこれを用いた撮像装置 | |
JPS60137174A (ja) | 固体撮像装置 | |
JPS60109271A (ja) | 固体撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |