KR0130042B1 - 고체촬상장치와 그 구동방법 - Google Patents

고체촬상장치와 그 구동방법

Info

Publication number
KR0130042B1
KR0130042B1 KR1019930021849A KR930021849A KR0130042B1 KR 0130042 B1 KR0130042 B1 KR 0130042B1 KR 1019930021849 A KR1019930021849 A KR 1019930021849A KR 930021849 A KR930021849 A KR 930021849A KR 0130042 B1 KR0130042 B1 KR 0130042B1
Authority
KR
South Korea
Prior art keywords
signal
charge transfer
transfer means
pixel
bit
Prior art date
Application number
KR1019930021849A
Other languages
English (en)
Other versions
KR940010710A (ko
Inventor
다까시 와따나베
Original Assignee
쓰지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰지 하루오, 샤프 가부시끼가이샤 filed Critical 쓰지 하루오
Publication of KR940010710A publication Critical patent/KR940010710A/ko
Application granted granted Critical
Publication of KR0130042B1 publication Critical patent/KR0130042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체촬상장치를 구동하기 위한 방법은 (1) 상기 화소부에 배열된 상기 n개의 화소들 중의 상기 제1화소(i=1)로 부터 신호를 상기 제1전하전송수단으로 읽어들이되, 상기 제1비트부(i=1)부터 시작하여 k개의 비트부들만큼 읽어들이는 제1단계와, (2) 하나의 수평 블랭킹 기간(horizontal blanking period) 동안, 상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호를 상기 제1방향으로 전송하는 제2단계와, (3)상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호들을 상기 제2 전하전송수단으로 (k-1)비트들만큼 이동시킨 후에, 상기 화소부에 배열된 상기 n개의 화소들 중의 제(i+1) 화소로 부터 신호를 상기 제1전하전송수단으로 읽어들이되, 제(i+1) 비트부 부터 시작하여 k개의 비트부들만큼 읽어들이는 제3단계와, (4) i가 1부터 n-1이 되기까지 상기 제2단계부터 상기 제3단계를 반복 수행하는 제4단계와, (5) 상기 제2단계부터 상기 제3단계를 반복수행하는 제4단계와, (5) 상기 제2전하전송수단으로 부터 가장 멀리 떨어져 있는 상기 제n 화소가 읽혀진 후, 상기 제2단계를 반복 수행하는 제5단계로 이루어지는 것을 특징으로 한다.

Description

고체촬상장치와 그 구동방법
제1도는 본 발명에 따른 고체촬상장치에서 수행되는 읽기동작 및 전송동작을 나타낸 개략도.
제2도는 본 발명에 따른 고체촬상장치의 수직전하 전송부분에서 신호전송을 나타내는 전위분포도.
제3a도 및 제3b도는 본 발명에 따른 고체촬상장치의 구성을 개략적으로 나타낸 도면.
제4도는 본 발명에 따른 다른 고체촬상장치에 의해 수행되는 읽기동작 및 전송동작을 나타낸 개략도.
제5a도 및 제5b도는 종래의 고체촬상장치의 구성을 개략적으로 니타낸 도면.
제6도는 종래의 고체촬상장치에 의해 수행되는 읽기동작 및 전송동작을 나타낸 개략도.
제7도는 종래 고체촬상장치의 수직전하 전송부에서의 신호전송을 나타낸 전위분포도.
제8a도 및 제8b도는 다른 종래의 고체촬상장치의 쉬프트 레지스터에서 전위분포도.
제9도는 본 발명에 따른 고체촬상장치의 구동회로의 구성을 나타낸 도면.
제10도는 본 발명에 따른 고체촬상장치에 사용되는 펄스신호들의 파형을 나타낸 도면.
제11도는 본 발명에 따른 고체촬상장치에 사용되는 4상 펄스신호들을 나타낸 도면.
제12도는 본 발명에 따른 수직전하 전송부의 전극을 위한 회로구성을 나타낸 도면.
제13도는 본 발명에 따른 고체촬상장치의 구동회로에 의해 발생되는 구동신호들의 파형을 나타낸 도면.
본 발명은 광전전송(photoelectic transfer) 및 전하축적을 수행하는 화소들의 어레이(array)를 포함하고, CCD(charge-coupled device)를 이용하는 고체촬상장치(solid-state imaging device) 및 그 장치를 구동하기 위한 방법에 관한 것으로서, 특히 본 발명은 최대 전하취급 용량(maximum charge handling capacity)이 현저하게 증가되는 고체촬상장치에 관한 것이다.
여러 가지 형의 2차원 고체촬상장치들이 있다는 것은 이미 잘 알려져 있다.
이들 중에, 전하결합소자(CCD)형 고체촬상장치는 노이즈가 적게 발생되는 이점을 가지고 있다. 일반적으로, CCD형 고체촬상장치는 두 그룹으로 분류되는데, 한 그룹은 선간 전송 시스템(interline transfer system)이고, 다른 한 그룹은 프레임 전송 시스템(frame transfer system)이다. 현재, 통상적으로 선간 전송 시스템의 CCD형 고체촬상장치가 이용된다. 이 이유는 이러한 CCD형 고체촬상장치는 짧은 파형에 매우 민감하고, 소위 스미어(smears)라는 오신호가 적게 발생되고, 장치를 소형화할 수 있다는 실제적인 이점들을 가지고 있기 때문이다.
제5a도는 선간 전송 시스템에서 종래 CCD형 고체상태 영상 장치구조를 개략적으로 나타낸 것이다. 이러한 CCD형 고체촬상장치는 빛을 전하로 변환하고, 그 전하를 축적하기 위한 복수의 광센서 소자들(화소들)(1)을 포함한다. 이 복수의 화소들(1)은 제1방향(이후에, 수직방향이라 칭함) 및 제1방향과 실질적으로 수직인 제2방향(이후에, 수평방향이라 칭함)을 따라 행렬의 어레이로 정렬된다. 또한 CCD형 고체촬상장치는 화소들(1)로 부터 독출된 신호들을 수직으로 전송하기 위한 화소들(1)의 각 열의 인접한 우측에 각각 위치한 수직전하 전송부(2)와, 이 수직전하 전송부(2) 각각의 끝단에 접속되어서 상기 수직전하 전송부(2)로 부터 공급되는 신호들을 수평으로 전송하기 위한 수평전하 전송부(3)와, 수평전하 전송부(3)이 한쪽 단에 위치하고 상기 수평전하 전송부(3)로 부터 공급된 신호들을 화상신호(image signal)로 변환하여 외부 장치로 출력하기 위한 출력부(4)를 포함한다.
각각의 수직전하 전송부(2)는 4상구조(four phase struchure)를 갖는다. 특히, 각각의 수직전하 전송부(2)는 외부장치로 부터 공급된 4상 구동신호를 S(1), S(2), S(3) 그리고 S(4)에 의해서 구동된다. 수직방향에서 서로 인접한 한 쌍의 화소들은 각각의 수직전하 전송부(2)의 한 비트에 대응한다. 예를 들면, 화소 P1과 P2, P3과 P4는 각각 한 비트에 대응한다.
종래 CCD형 고체촬상장치는, 제5b도에서와 보여진 바와 같이 필드축적 및 인터레이스 읽기(interlaced reading)에 영향을 끼친다. 상세하게는, 제1(홀수) 필드에서는 수직방향에서 서로 인접한 화소 P1 및 P2로 부터 출력된 신호들이 하나의 패킷신호 a로서 취급되고, 제2(짝수) 필드에서는 수직방향에서 서로 인접한 화소P2 및 P3으로 부터 출력된 신호들이 하나의 패킷신호 a'로서 취급된다. 수직방향에서 서로 인접한 화소 P3 및 P4로 부터 출력된 신호들은 하나의 패킷신호 b'로서 취급되고, 한편 제2필드에서는 수직방향에서 서로 인접한 화소 P4 및 P5로 부터 출력된 신호들은 하나의 패킷신호 b'로서 취급된다.
제6도는 위에서 언급된 CCD형 고체촬상장치에 사용된 종래 신호처리 방법을 개략적으로 설명한다. 이 개략도는 제1필드만에 대한 신호처리를 나타낸다. 제6도의 좌측은 수직방향을 따라 하나의 열에 정렬된 한 쌍의 화소들 P1과 P2, P3과 P4, ..., P15와 P16을 나타내고, 각각 패킷신호 a,b,...,h를 출력한다. 제6도의 우측은 타임 시퀸스(time sequence)의 수직전하 전송부(2)의 하나의 패킷신호 a,b,...,h의 배열을 나타낸다.
제7도는 수직전하 전송부(2)에서 신호전송을 설명하기 위해서 타임 시퀀스의 수직전하 전송부분(2)중의 하나의 전극들에 대한 전위분포를 나타낸다.
제7도를 참조하여, 제1단계에서, 하나의 열에 화소 P1, P2, P3, P4, ...으로 구성된 모든 신호 a1,a2,b1,b2, ...는 동시에 수직전하 전송부(2)로 읽혀지게 된다. 그리고 나서, 제2단계에서, P1과 P2, P3과 P4의 화소 쌍들로 부터 독출된 각각의 두 신호 a1과 a2, b1과 b2,...는 수직전화 전송부분(2)의 하나의 비트 각각에 대응하는 신호들 (a1+a2),(b1+b2), ...을 얻기 위해 함께 추가된다.
제6도에서 보여진 바와 같이, 제3단계에서, 수직전하 전송부(2)에서 나타난 모든 신호들은 수직으로 한 비트식 이동되어(shifted), 신호(a1+a2), 즉 제1패킷신호a는 수평전하 전송부(3)로 전송된다. 이후에, 패킷신호는 화소단위로 부터 독출된 신호로서 예를 들면, 한쌍의 화소 P1과 P2가 언급된다. 전송된 패킷신호 a는 고속으로 수평전하 전송부(3)로 수평으로 전송되어 출력부(4)에 도달하게 되고, 여기서 그 신호는 화상신호로 바뀌어서 외부장치로 출력된다.
제4단계에서, 제1패킷신호 a가 위에서 설명된 것과 같이 처리된 후에, 수직전하 전송부(2)의 다음 단일 비트에 대응한 신호(b1+b2), 즉 제2패킷신호 b는 수평전하 전송부(3)로 전송된다. 이 전송된 패킷신호b는 고속으로 수평전하 전송부(3)로 수평으로 전송되어 출력부(4)에 도달하게 되고, 여기서 화상 신호로 변환되어 외부출력장치로 출력된다
제3패킷신호 c(제5단계), 제4패킷신호 d(제6단계), 그리고 다른 연속 패킷신호들 또한 위에서 언급한 바와 같이 처리된다. 수평전하 전송부(3)는 신호를 받을 때마다 출력부에 수직전하 전송부(2)의 한 비트에 대응하는 각 신호를 고속으로 전송한다. 그 후, 출력부(4)는 신호들을 영상(또는, 화상) 신호로 바꾸고 신호들을 외부장치로 출력한다.
그러므로, 제6도에서 보여진 바와 같이, 수직전하 전송부(2)의 단일 비트에 패킷신호들은 각 수평주사기간 1H동안에 하나씩 각각의 수평전하 전송부(3)로 전송되어 출력부(4)로 부터 출력된다.
위에서 언급된 종래 CCD형 고체촬상장치에 따라, 하나의 패킷신호는 수직전하 전송부(2)의 하나의 비트에만 대응한다. 이것은 수직전하 전송부(2)가 취급할 수 있는 최대전하 취급 용량은 하나의 비트에 유용한 용량으로 제한된다. 이러한 고체상태 영상장치의 다이내믹 범위(dymanic range)가 최대전하 취급용량에 의해 결정되기 때문에, 고체촬상장치의 다이내믹 범위는 최대전하 취급용량이 어떤 용량으로 제한될 때에 제한된다. 이러한 문제는 크기가 작은 고체촬상장치에 바람직하게 제공될 때 일어날 수 있다.
이런 문제를 해결하기 위하여 일본공개 특허출원 제60-119182호(제8a도) 및 일본공개 특허출원 제60-183881호(제8b도)의 두가지 형의 전송방법이 개시되었다. 소위 전하일소(charge sweep)방법이라 불리는 이 두 방법들은 하나의 패킷신호를 독출하고, 수직전하 전송부분에 전달하여, 하나의 수평전송기간 동안에 하나의 전하가 수직전하 전송부의 일단에 구성된 지장부분에 모아지는 단계들을 포함한다. 신호전하가 저장부분에 모아지는 방법으로, 제8a도에서 보여진 하나의 방법은 점차로 전위장벽(X)이 확대되는 단계들을 포함한다. 제8b도에서 보여진 다른 방법은 신호전하를 복수의 웰(Y)에 분산시키고 그것을 복수번 전송하는 단계를 포함한다.
위에서 언급된 전하전송방법에 따라, 수직전하 전송부에 의해서 취급 가능한 하나의 영상신호에 상응한 전하취급용량은 크게 증가된다. 그러나, 다음과 같은 문제점들이 발생한다. 수평전하 전송부가 동작하고 있어 출력부로 신호의 전하를 전송하는 시간주기 즉, 화상신호가 출력되고 있는 시간주기 동안 수직전하 전송부에 대응하는 화소들로 부터 읽혀진 신호의 전하를 수직전하 전송부의 일단으로 수집하는 동작이 수행된다. 그 결과, 수직전하 전송부를 구동하기 위한 구동 펄스신호들이 화상신호로 유입되어 방해를 함으로써 화상신호에는 노이즈가 발생하게 된다. 또한, 수직전하 전송부의 전체부분으로부터 수집된 신호의 전하가 수직전하 전송부의 일단에 구성된 저장부로 제공되기 때문에, 이 수집동작에 필요한 구동 펄스신호들의 수가 증가되어, 전력소비의 증가가 초래된다.
본 발명의 목적은 장치의 크기를 줄일 수 있고, 화소들의 수를 고밀도로 증가시키는 것이 가능하며, 전력 소비의 증가문제 및 출력신호에서의 노이즈 발생문제를 해결할 수 있는 고체촬상장치 및 그 장치의 구동방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위해서, 본 발명에서는, 제1방향으로 배열되고 광전변환하여 전하를 축적하는 n개의 화소들(1≤i≤n)을 포함하는 화소부와, 상기 화소부에 접속되고, 상기 화소부에 배열된 각 화소들로 부터 읽혀진 신호를 상기 제1방향으로 전송하는 제1전하 전송부와, 상기 제1전하 전송부의 일단에 접속되고, 상기 제1전하 전송부에 의해 전송된 신호를 받아들여 이를 제2방향으로 전송하는 제2전하 전송부와, 상기 제2전하 전송부의 일단에 접속되고, 상기 제2전하 전송부에 의해 전송된 신호를 받아들이고, 이를 화상신호로 변환하여 외부장치로 출력하는 출력수단을 포함하며, 상기 n개의 화소들이 제1화소(i=1)부터 제n화소(i=n)까지를 포함하되, 상기 제1화소는 상기 제2전하 전송부에 가장 가깝도록 배열되며, 상기 제n화소는 상기 제2전하 전송부으로 부터 가장 멀도록 배열되며, 상기 제1전하 전송부는 제1비트부(i=1)부터 제n비트부(i=n)까지를 포함하되, 상기 제1비트부는 상기 제2전하 전송부에 가장 가깝도록 배열되며, 상기 제n비트부는 상기 제2전하 전송부로 부터 가장 멀도록 배열되는 고체촬상장치를 구동하는 방법에 있어서, 상기 고체촬상장치를 구동하기 위한 본 발명에 따른 방법은 (1)상기 화소부에 배열된 상기n개의 화소들 중의 상기 제1화소(i=1)로 부터 신호를 상기 제1전하 전송부로 읽어들이되, 상기 제1비트부(i=1)부터 시작하여 k개의 비트부들만큼 읽어들이는 제1단계와, (2) 하나의 수평 블랭킹 기간(horizontal blanking period)동안, 상기 제1전하 전송부의 k개의 비트들에 상응하는 읽혀진 신호를 상기 제1방향으로 전송하는 제2단계와, (3) 상기 제1전하 전송부의 k개의 비트들에 상응하는 읽혀진 신호들을 상기 제2전하 전송부로 (k-1)비트들만큼 이동시킨 후에, 상기 화소부에 배열된 상기 n개의 화소들 중의 제(i+1)화소로 부터 신호를 상기 제1전하 전송부로 읽어들이되, 제(i+1) 비트부부터 시작하여 k개의 비트부들만큼 읽어들이는 제3단계와, (4) i가 1부터 n-1이 되기까지 상기 제2단계부터 상기 제3단계를 반복 수행하는 제4단계 및 (5) 상기 제2전하 전송부으로 부터 가장 멀리 떨어져 있는 상기 제 n화소가 읽혀진 후, 상기 제2단계를 반복 수행하는 제5단계로 이루어지는 것을 특징으로 한다.
본 발명에 따른 방법의 제1실시예에 있어서, 상기 제2단계는, 상기 제1전하 전송부의 k개의 비트들에 상응하는 상기 신호를(k-m)개의 비트들에 해당하는 제1신호부들과 m개의 비트들에 해당하는 제2신호부들로 나누는 단계 및 하나의 수평 블랭킹 기간동안 상기 제1신호부들과 상기 제2신호부들을 상기 제1방향으로 전송하는 단계로 이루어지며, 상기 m이 1≤mk 인 것을 특징으로 한다.
본 발명에 따른 방법의 다른 실시예에 있어서, 상기 화소가 제1화소부와 제2화소부를 가지며, 상기 신호가 상기 제1화소부로부터의 신호와 상기 제2화소부로부터의 신호의 합인 것을 특징으로 한다.
본 발명의 목적을 달성하기 위한 다른 특징에 따르면, 제1방향으로 배열되고, 광전변환하여 전하를 축적하는 n개의 화소들(1≤i≤n)을 포함하는 화소부와, 상기 화소부에 접속되고, 상기 화소부에 배열된 각 화소들로 부터 읽혀진 신호를 상기 제1방향으로 전송하는 제1전하 전송부와, 상기 제1전하 전송부의 일단에 접속되고, 상기 제1전하 전송부에 의해 전송된 신호를 받아들여 이를 제2방향으로 전송하는 제2전하 전송부와, 상기 제2전하 전송부의 일단에 접속되고, 상기 제2전하 전송부에 의해 전송된 신호를 받아들이고, 이를 화상신호로 변환하여 외부장치로 출력하는 출력수단과, 상기 제1전하 전송부를 구동하는 구동수단으로 구성되며, 상기 n개의 화소들이 제1화소(i=1)부터 제n화소(i=n)까지를 포함하되, 상기 제1화소는 상기 제2전하 전송부에 가장 가깝도록 배열되며, 상기 제n화소는 상기 제2전하 전송부으로 부터 가장 멀도록 배열되며, 상기 제1전하 전송부는 제 1비트부(i=1)부터 제n비트부(i=n)까지를 포함하되, 상기 제1비트부는 상기 제2전하 전송부에 가장 가깝도록 배열되며, 상기 제n비트부는 상기 제2전하 전송부으로 부터 가장 멀도록 배열되는 고체촬상장치에 있어서, 상기 구동수단이, (1)상기 화소부에 배열된 상기 n개의 화소들 중의 상기 제1화소(i=1)로 부터 신호를 상기 제1전하 전송부으로 읽어들이되, 상기 제1비트부(i=1)부터 시작하여 k개의 비트부들만큼 읽어들이기 위한 제1구동신호와, (2) 하나의 수평 블랭킹 기간동안, 상기 제1전하 전송부의 k개의 비트들에 상응하는 읽혀진 신호를 상기 제1방향으로 전송하기 위한 제2구동신호와, (3) 상기 제1전하 전송부의 k개의 비트들에 상응하는 읽혀진 신호들을 상기 제2전하 전송부으로 (k-1)비트들만큼 이동시킨 후에, 상기 화소부에 배열된 상기 n개의 화소들 중의 제(i+1) 비트부부터 시작하여 k개의 비트부들만큼 읽어들이기 위한 제3구동신호와, (4) i가 1부터 n-1이 되기까지 상기 제2단계부터 상기 제3단계를 반복 수행하기 위한 제4구동신호와, (5) 상기 제2전하 전송부으로 부터 가장 멀리 떨어져 있는 상기 제n화소가 읽혀진 후, 상기의 제2단계를 반복 수행하기 위한 제5구동신호로 이루어지는 것을 특징으로 한다.
본 발명에 따른 장치의 제1실시예에 있어서, 상기 제2단계의 상기 제1전하 전송부의 k개의 비트들에 상응하는 상기 신호는 (k-m)개의 비트들에 해당하는 제1신호부들과 m개의 비트들에 해당하는 제2신호부들로 나뉘어지며, 하나의 수평 블랭킹 기간 동안 상기 제1신호부들과 상기 제2신호부들은 상기 제1방향으로 전송되며, 상기 m은 1≤mk를 만족하는 정수인 것을 특징으로 한다.
본 발명에 따른 장치의 다른 실시예에 있어서, 상기 각각의 화소는 제1화소부와 제2화소부를 가지며, 상기 신호는 상기 제1화소부로 부터의 신호와 상기 제2화소로부터의 신호의 합인 것을 특징으로 한다.
본 발명에 따르면, 하나의 패킷신호(packet signal)가 상기 수직전하 전송부의 k개의 비트부들만큼씩 읽혀지는데, 이러한 구성으로 인해 상기 수직전하 전송부의 최대전하 취급용량이 k배 정도 증가될 수 있다.
보다 더 나아가, 본 발명에 따르면, 상기 수직전하 전송부는 화소(들)로 부터의 신호를 하나의 패킷신호로도 읽어서 상기 신호를 자신의 k개의 비트부들에 두게 되는데, 상기 k개의 비트부들에 해당하는 상기 신호는 k비트신호로서 간주된다, 상기 k비트신호중(k-1)비트신호가 전송된 후에 화도(들)로 부터 다음의 패킷신호가 읽혀져서 상기 수직전하 전송부의 다른 k개의 비트부들에 전달된다. 상기 다음 패킷신호의 k개의 비트부들은 이전 패킷신호의 k개의 비트부들로 부터 수직방향으로 수평전하 전송부에서 보다 멀리 떨어져 있는 쪽으로 한 비트씩 이동된다. 따라서, 상기 수직전하 전송부로 읽혀지는 상기 신호는 어떤 중계 블랭크 비트부(invetween blank bit portion)의 형태를 취하지 않고 수직전하 전송부에서 항상 일직선을 이루게(lined up)됨으로써 상기 수직전하 전송부를 효율적으로 사용할 수 있게 된다. 상기 수직전하 전송부에서는 수평 블랭킹 기간 동안에만 신호전송 동작이 수행되므로 상기 수평 불랭킹 기간 동안에만 수직전하 전송부의 전극들로 구동펄스신호들이 공급된다. 따라서, 전력소비의 증가문제와 출력신호의 노이즈 발생문제가 해결될 수 있다.
그러므로, 여기에서 설명된 발명은, (1) 크기를 줄일 수 있고 고밀도로 픽셀의 수를 증가시킬 수 있는 고체촬상장치를 제공하는 것과, (2) 전력소모의 증가를 방지할 수 있고 출력신호에의 클럭 노이즈의 침투를 방지할 수 있는 고체촬상장치를 제공하는 데에 그 장점이 있다.
이와 같은 장점들은 첨부된 도면에 의거하여 다음에 상세히 설명되는 본 발명의 상세한 설명란을 통하여 명백하게 이해될 것이다.
이제부터 첨부된 도면들을 참조하면서 본 발명의 실시예를 통하여 본 발명을 상세히 설명한다.
[예 1]
제3a도는 본 발명의 고체촬상장치를 개략적으로 나타낸 것이다. 본 발명의 고체촬상장치는 제1방향(이하, 수직방향이라 칭함)과 이 제1방향과 실질적으로 수직을 이루는 제2방향(이하, 수평방향이라 칭함)을 따라 행과 열의 어레이로 배열되고, 광을 전하로 변환하여(광전변환하여) 축적하는 복수의 화소들(1)을 포함한다. 나아가서, 상기의 고체촬상장치는 상기 각 열의 화소들(1)에 인접하게 각각 배치되고 상기 화소들(1)로 부터 읽혀진 신호들을 수직방향으로 전송하는 수직전하 전송부들(2)과, 이 수직전하 전송부들(2) 각각의 일단에 연결되고 상기 수직전하 전송부(2)로 부터 공급되는 신호들을 전송하는 수평전하 전송부(3)와, 이 수평전하 전송부(3)의 일단에 연결되고 상기 수평전하 전송부(3)로 부터 공급되는 신호들을 화상신호들로 변환하여 외부의 장치로 출력하는 출력부(4)와, 구동회로(driving circuit)(5)를 부가적으로 포함한다.
수직전하 전송부들(2)은 4상 구조(four-phase structures)를 갖는다. 구체적으로 설명하면, 1비트 전송에 해당하는 그룹(group)으로서 4개의 전극들이 상기 수직전하 전송부(2) 내에 구성된다. 구동회로(5)는 서로 상이한 구동신호 S(1), S(2), S(3),S(4),S(5),...를 발생시켜서 수직전하 전송부(2)의 전극들로 각각 제공한다.
상기 구동신호들(S(1),S(2),S(3),S(4), S(5),...)은 상기 수직전하 전송부(2)에 대응하는 화소들(1)에서 신호들을 읽어서 상기 전송부(2)에서 수직으로 이동시키는 (shift)데에 사용된다. 다음에는 어떤 종류의 구동신호들이 발생되고 어떻게 수직전하 전송부(2)의 전극들로 제공되는 지에 대하여 설명한다.
제3b도에 도시된 바와 같이, 본 예의 고체촬상장치는 필드축적(field accumula tion)과 인터레이스 읽기(interlaced reading)에 영향을 끼치게 된다. 제1필드(기수필드)에서, 수직방향으로 상호 인접한 화소 P1과 P2로 부터 출력되는 신호들은 하나의 패킷신호 2a로서 취급되는 반면, 제2필드(우수필드)에서는 수직방향으로 상호 인접한 화소 P2와 P3으로 부터 출력되는 신호들이 하나의 패킷신호 2a'으로서 취급된다. 이후, 상기 제1필드에서는 수직방향으로 상호 인접한 화소 P3과 P4로 부터 출력되는 신호들이 하나의 패킷신호 2b로서 취급되는 반면, 제2필드에서, 수직방향으로 상호 인접한 화소 P4와 P5로 부터 출력되는 신호들은 하나의 패킷신호 2b'으로서 취급된다. 이와 같은 읽기 모드(reading mode)는 상술한 방식의 모드에 한정되는 것은 아니며, 다른 읽기모드들도 역시 본 발명에 적용될 수도 있다. 예를 들어, 화소들 P1,P2,P3,P4,...)각각으로부터 출력되는 신호가 개별적으로 하나의 패킷신호로서 취급될 수도 있다는 것을 본 발명이 속하는 기술분야의 통상 전문가라면 이해할 수 있을 것이다.
제1도는 본 예의 고체촬상장치에서 신호읽기 동작 및 신호전송 동작을 개략적으로 나타낸 것이다. 이 개략도에는 제1필드만을 위한 신호읽기동작이 도시되어 있다. 제1도의 다른 부분은 패킷신호 a,b,...,h를 각각 출력하는 화소쌍 P1과 P2, P3과 P4, ..., P15와 P16을 나타낸다. 하나의 패킷신호로서 화소쌍 각각으로부터 신호들을 읽는 대신 하나의 패킷신호로서 각각의 화소로부터의 신호를 개별적으로 읽는 것도 가능하다. 제1도의 우측부분은 하나의 수직전하 전송부(2)에서 시간순간(time sequence)에 따른 패킷신호 a,b,...,h의 배열을 나타낸 것이다.
제2도는 수직전하 전송부(2)에서의 신호전송을 설명하기 위해 수직전하 전송부(2)의 전극들의 준위분포를 시간순차로 나타낸 것이다.
제1도 및 제2도를 참조하여, 어떤 방식으로 신호들이 하나의 패킷신호로서 수직전하 전송부(2)로 읽혀지게 되고, 읽혀진 신호들이 어떻게 수평전하 전송부(3)로 전송되는지에 대해 다음에 상세히 설명하겠다. 제2도의 제1단계에서는 화소쌍(P1, P2)에서 형성되는 신호 a1 및 a2가 먼저 수직전하 전송부(2)로 읽혀져 들어가게 된다.
그후, 제2단계에서, 신호a1 및 a2는 수직전하 전송부(2)의 2비트 분량으로 서로 합해져서 신호 al+a2(즉, 2a)를 만든다. 이어, 제3단계에서, 상기 선호 a1+a2는 2개의 신호[(a1+a2)/2 즉, a]로 나누어진다. 더 구체적으로는, 첫 번번째의 화상신호에 대응하는 첫 번째의 패킷신호 2a는 첫 번째의 화소 유니트 예를 들면, 화소쌍 P1과 P2로 부터 읽혀져서 수직전하 전송부(2)의 2개의 비트부들로 보내진다(제1도 참조). 이 이후부터는 수직전하 전송부(2)의 k개의 비트부들에 대응하는 신호를 k비트신호라고 한다.
제4단계에서는 수직전하 전송부(2) 내에서 주어지는 모든 신호들이 한 비트씩 이동되어, 첫 번째 1비트신호 a가 수평전하 전송부(3)로 전송된다.
그 후, 제5단계에서, 다음 신호들(b1,b2)이 다음의 화소쌍(P3,P4)으로 부터 읽혀진다. 제6단계에서는 상기 신호 b1 및 b2가 2비트 분량으로 서로 합해져서 신호 b1 + b2(즉, 2b)를 만들고, 이후 이 신호(b1+b2는 두 개의 신호[(b1+b2)/2 즉, b]로 분할된다. 더 구체적으로는 두 번째의 화소 유니트, 예를 들면, 화소쌍 P3과 P4로 부터 제2패킷신호 2b가 읽혀져서 수직전하 전송부(2)의 다른 2개의 비트부들로 전달된다(제1도 참조). 두 번째 패킷신호의 2개의 비트부들은 첫 번째 패킷신호의 2개의 비트부들로 부터 수평전하 전송부(3)에서보다 멀리 떨어져 있는 위치로 한 비트부씩 수직방향으로 이동된다.
제7단계에서는, 수직전하 전송부(2) 내에 존재하는 모든 신호들이 한 비트씩 이동됨으로써, 두 번째의 1비트신호 a가 수평전하 전송부(3)로 전송된다. 이 1비트신호 a와 이전에 전송된 1비트신호 a가 수평전하 전송부(3)에서 합해지게 되어 하나의 화상신호에 상응하는 신호(a1+a2)를 만들게 된다. 하나의 화상신호에 대응하는 상기의 신호(a1+a2)를 얻기 위해 제1단계 내지 제7단계를 통한 처리는 하나의 수평 블랭킹 기간 동안에 수행된다.
그 후, 제8단계에서 상기 신호(a1+a2)수평전하 전송부(3)에 의해 수평방향으로 수평전송기간 동안 고속으로 전송되어 출력부(4)에 도달하게 되며, 이 출력부(4)에서 상기 신호는 출력신호로 변환된다.
위에서 설명된 신호의 읽기 및 전송동작은, 제9단계 내지 제15단계로 나타낸 바와 같은 방식으로 수평전하 전송부(3)로 부터 가장 멀리 떨어져 있는 화소 유니트, 예를 들면, 화소쌍(P15,P16)으로 부터 패킷신호 2h가 읽혀질 때까지 각 수평시간 1H동안 패킷신호 2b, 2c, ..., 2h에 대해서 반복되고, 신호(h,h)로서의 수직전하 전송부(3)의 다른 2개의 비트부들에 행해진다. 결과적으로, 하나의 패킷신호에 대응하는 각각의 신호들은 수평전하 전송부(3)에 의해 수평주사기간 1H 동안 출력부(4)로 전송된다.
그후, 수직전하 전송부(2)에서는 신호전송동작 만이 수행된다. 제1도에 도시된 바와 같이, 신호 e와, e,f와 f,g와 g,h와 h가 수직전하 전송부의 2비트 만큼씩 읽혀져서 차례로 수평전하 전송부(3)로 전송된다. 수평전하 전송부(3)에서는 상기 신호들이 서로 합쳐지게 되어 (e+e), (f+f), (g+g), (h+h) 신호들이 만들어진 후에 출력부(4)로 전송된다.
첫 번째 필드에서의 신호읽기 및 전송동작이 완료되면, 동일열의 화소들의 두 번째 필드에 대한 신호읽기 및 전송 동작이 위에서 설명된 방법과 동일한 방법으로 즉각적으로 시작된다.
본 예의 고체촬상장치에 따르면, 하나의 패킷신호가 수직전하 전송부(2)의 2비트 분량씩 읽혀지게 되므로, 수직전하 전송부(2)의 최대 전하취급 용량이 두배로 될 수 있다.
나아가, 수직전하 전송부(2)에서 2비트신호 중 1비트가 이동된 후에 다음 패킷신호가 수직전하 전송부(2)의 다른 2비트 분량씩 읽혀지게 된다. 다음 패킷신호의 2개의 비트부들은 첫 번째 패킷신호의 2개의 비트부들부터 수평전하 전송부(3)에서 가장 멀리 떨어져 있는 위치로 수직방향으로 한 비트부씩 이동된다. 따라서, 수직전하 전송부(2)로 읽혀지는 신호는 어떤 중개 블랭크 비트의 형태도 취하지 않으면서 항상 수직전하 전송부(3)로 일렬로 정렬되는데, 이는 수직전하 전송부(2)의 사용효율을 높이는 효과를 가져온다. 수직전하 전송부에서, 신호전송동작은 수평 블랭킹 기간 동안에만 수행된다. 그러므로, 구동신호는 수평 블랭킹 기간중에만 인가될 수 있다. 그래서, 전력소비의 증가 및 출력신호들에서의 노이즈 발생을 방지할 수 있다.
제9도는 구동회로(5)의 회로구성의 실시예를 나타낸다. 전송펄스 발생부(10)는 펄스신호 ΦV1, ΦV2, ΦV3, 및 ΦV4를 발생한다. 이 펄스 신호들은 스캐너(13)에 공급된다. 판독레벨(Level) 공급부(11)는 판독레벨을 스캐너(14)에 나타내는 전압신호 VH를 공급한다. 저장레벨 공급부(12)는 저장레벨을 스캐너(15)에 나타내는 전압신호 VM를 공급한다. 스캐너(13)는 펄스신호 ΦG를 받고, 스캐너(14)는 펄스신호 Φr를 받고, 스캐너(15)는 펄스신호 ΦST를 받는다. 스캐너(13, 14 및 15)는 또한 동기화하기 위한 클럭신호 ΦCK를 받는다. 소정의 논리에 따라 각각의 신호를 발생하는 스캐너들은 후에 상세하게 설명될 것이다. 따라서, 구동신호 S(1), S(2), S(3),...가 발생되어 수직전하 전송부(2)의 전극들에 인가된다.
제10도는 펄스신호 ΦV1내지 ΦV4, ΦG, ΦT및 ΦST와 클럭신호 ΦCK의 파형을 나타내고, 수직 웨이브(wave)선의 생략된 부분은 수평주사 기간에 효과적으로 상응하고, 이 생략된 부분 사이에 부분은 수평 블랭킹 기간에 상응한다. 제10도에서, 점선에 의해 둘러싸인 펄스신호 ΦV1내지 ΦV4의 파형 부분들은 편의를 도모하기 위하여 생략된다. 제11도는 여기에서 생략된 부분을 나타내고 4상 펄스 신호들을 나타낸다. 제11도에서, n은 정수이다. 예를 들면, n=1일 경우에 구동신호 S(1)는 제11도의 상부에 보여진 파형을 갖고, 구동신호 S(2)는 이 상부에서 두 번째 보여진 파형을 갖는다.
제12도는 스캐너 동작을 보다 쉽게 이해하기 위해 수직전하 전송부(2)의 단일의 j번째 전극(이후에, 게이트 Sj라 칭함)에 대해서만의 회로구성을 나타낸다. 펄스신호 ΦG, ΦT및 ΦST는 스캐너의 논리부를 통하여 스캐너에 위치한 대응 스위칭 소자에 공급된다. 펄스신호 ΦG, ΦT및 ΦST는 하이레벨일 때, 대응 스위칭 소자는 온(on) 상태이고, 펄스신호 ΦV1에서 ΦV4와 전압신호 VH및 VM가 게이트 Sj에 인가된다. 펄스신호 ΦG, ΦT및 ΦST가 로우레벨일 때, 대응 스위칭 소자는 오프상태이고, 게이트 Sj그 자체가 커패시턴스(capacitance) Cj를 갖기 때문에 대응 스위칭 소자에 바로 전에 도착된 이전의 DC레벨이 유지되게 한다.
스캐너(13,14,15)는 각각 논리부(16,17,18)를 포함한다. 각 논리부의 구조는 k비트신호에 상응한 k값에 따라 다르다. 각 논리부의 구조가 k=2일 경우는 아래에서 설명된다. 스캐너(13)의 논리부(16)는 펄스신호 ΦG를 공급하여 스위칭 소자(T1j)가 1≤j≤4m+4의 관계를 만족하게 하고, 여기서 m은 한 필드의 시작부터 카운트된 클럭신호 ΦCK의 주기수를 나타내는 정수이다. 스위칭 소자(T1j)는 스캐너(13)에 위치하고 게이트(Sj)에 접속된 j번째 스위칭 소자이다. 스케너(17)의 논리부(17)는 펄스신호 ΦT를 공급하여 스위칭 소자(T2j)가 j=4m-3이거나 j=4m-1의 관계를 만족하게 한다. 스위칭 소자(T2j)는 스캐너(4)에 위치하고 게이트(Sj)에 접속된 j번째 스위칭 소자이다. 스캐너(15)의 논리부(18)는 펄스신호 ΦST를 공급하여 스위칭 소자(T3j)가 4m-3≤j≤4m+4의 관계를 만족시킨다. 스위칭 소자(T3j)는 스캐너(15)에 위치하고 게이트(Sj)에 접속된 j번째 스위칭 소자이다.
제13도는 위에서 설명된 방법대로 구동회로(5)에 의해서 발생된 구동신호 S(1),S(2),S(3),...의 파형을 나타낸다. 제13도에서 점선에 의해 둘러싸인 파형부분은 편의를 위해서 생략된다. 제11도는 이들의 생략된 부분들을 대표적으로 나타낸다. 제13도에서 보여진 파형을 갖는 구동신호들을 수직전하 전송부(2)의 전극들에 인가함으로써 신호 독출 및 전송동작이 실질적으로 제1도 및 제2도에 보여진 것과 동등하게 구현될 수 있다.
[예 2]
제4도는 본 발명에 따른 고체촬상장치의 예2에 대해 개략적으로 나타낸 것이다. 제4도의 좌측은 화소(1)의 하나의 열에 있는 화소쌍들 P1과 P2, P3과 P4,...,P15와 P16을 나타내고, 패킷신호 4a, 4b, ..., 4h를 각각 출력한다. 하나의 패킷신호로서 각 화소쌍으로부터 신호를 독출하는 (reading) 대신에 개별적으로 하나의 패킷신호로서 각 화소로부터 신호를 독출하는 것이 가능하다. 제4도의 우측은 타임시퀸스(time sequence)에서 하나의 수직전하 전송부(2)의 패킷신호 4a, 4b, ..., 4h의 배열을 나타낸다.
제4도를 참조하여, 이 신호들이 수직전하 전송부(2)로 하나의 패킷신호로서 읽혀지는 방법, 그리고 읽혀진 신호들이 수평전하 전송부(3)로 전송되는 방법이 아래에서 상세하게 설명될 것이다. 화소쌍 P1과 P2에서 신호(a1과 a2)는 먼저 수직전하 전송부(2)로 읽혀진다. 그리고, 신호(a1과 a2)(즉, 4a)는 신호(a1+a2)를 얻기 위해 수직전하 전송부(2)의 4개의 비트부들로 서로에게 합해진다. 이 신호(a1+a2)는 4개 신호들((a1+a2)/4)(즉, a)로 나누어진다. 특히, 예를 들면 제1패킷신호(4a)는 제1화소단위인 한 쌍의 화소 P1과 P2에서 독출되어 수직전하 전송부(2)의 4개의 비트부들로 전달된다. 이 결과, 신호들(a,a,a,a)은 수직전하 전송부(2)의 4개의 비트부들로 구성된다.
수직전하 전송부(2)에 제공된 그 신호들(a,a,a,a)은 3비트씩 수직방향으로 이동되어 수직전하 전송부(2)의 3비트에 상응한 신호(3a)가 수평전하 전송부(3)에 전송된다. 또한 예를 들면 제2패킷신호(4b)는 제2화소단위인 한 쌍의 화소 P3과 P4에서 독출되어 수직전하 전송부(2)의 다른 4개의 비트부들에 쓰여진다. 이 결과, 신호들(b,b,b,b)은 수직전하 전송부(2)의 1비트에 상응한 신호(a)가 수직전하 전송부(2)에 남아 있을 경우에 수직전하 전송부(2)의 4개의 비트부들로 새롭게 구성된다. 제2패킷신호의 4개의 비트부들은 제1패킷신호의 4개의 비트부들에서 한 비트부씩 수직방향으로 수평전하 전송부(3)로 부터 먼 위치로 이동된다.
그 후에, 수직전하 전송부(2)에 제공된 모든 신호들은 한 비트씩 수직방향으로 이동되어, 남아있는 1비트신호(a)가 수평전하 전송부(3)에 전송된다. 그래서 이 신호들(a,a,a,a)은 제1전송에 3비트와 제2전송에 1비트로 분리되어 수평전하 전송부(3)에 전송된다. 이전에 전송된 3비트와 새롭게 전송된 1비트는 신호 (3a+a)를 얻기 위해서 수평전하 전송부(3)의 서로에게 더해진다. 이 신호(3a+a)를 얻는 과정은 하나의 수평 블랭킹 기간중에 수행된다.
그래서, 이 제1신호(3a+a)는 고속으로 출력부(4)에 도달하기 위하여 수평전송 기간중에 수평전하 전송부(3)에 의해서 수평방향으로 전송되어 화상신호로 변환된다.
다음에, 수직전하 전송부(2)에 제공된 신호들(b,b,b,b)은 2비트씩 수직방향으로 이동되어, 신호(2b)가 수평전하 전송부(3)에 전송된다. 따라서, 예를 들면 제3패킷신호(4c)는 제3화소단위인 한 쌍의 화소 P5와 P6에서 독출되어 수직전하 전송부(2)의 다른 4개의 비트부들에 쓰여진다. 이 결과, 신호들(c,c,c,c)은 수직전하 전송부(2)의 2비트에 상응한 신호(2b)가 수직전하 전송부(2)에 남아 있을 경우에 수직전하 전송부(2)의 4개의 비트부들로 새롭게 구성된다.
수직전하 전송부(2)에 제공된 모든 신호들은 2비트씩 수직방향으로 이동되어 남아았는 신호(2b)가 수평전하 전송부(3)에 전송된다. 또한, 신호들(b,b,b,b)은 제1전송에 2비트와 제2전송에 2비트로 분리되어 수평전하 전송부(3)로 전송된다. 이전에 전송된 2비트와 새롭게 전송된 2비트는 신호(2b+2b)를 얻기 위해서 수평전하 전송부(3)의 서로에게 더해진다. 신호(2b+2b)를 얻기 위한 과정은 수평 블랭킹 기간중에 수행된다.
그래서, 제2신호(2b+2b)는 고속에서 출력부(4)에 수평전송 기간 중에 수평전하 전송부(3)에 의해서 수평방향으로 전송되어 화상신호로 변환된다.
다음, 수직전하 전송부(2)에 제공된 신호들(c,c,c,c)은 1비트씩 수직방향으로 이동되어, 신호(c)는 수평전하 전송부(3)에 전송된다. 따라서, 예를 들면 제4패킷신호(d)는 제4화소단위인 한 쌍의 화소 P7과 P8에서 독출되어 수직전하 전송부(2)의 다른 4개의 비트부들에 쓰여진다. 신호들(d,d,d,d)은 수직전하 전송부(2)의 3비트에 상응한 신호(3c)가 수직전하 전송부(2)에 남았을 경우에 수직전하 전송부(2)의 4개의 비트부들로 새롭게 구성된다.
수직전하 전송부(2)에 제공된 모든 신호들은 3비트씩 수직방향으로 이동되어, 남아있는 3비트신호(3c)가 수평전하 전송부(3)에 전송된다. 이와 같이 신호들(c,c,c,c)은 제1전송에 1비트와 제2전송에 3비트로 분리되어 수평전하 전송부(3)에 전송된다. 이전에 전송된 1비트와 새롭게 전송된 3비트는 화소신호(c+3c)를 얻기 위해서 수평전하 전송부(3)의 서로에게 더해진다.
이 신호(c+3c)를 얻기 위한 과정은 하나의 수평 블랭킹 기간 중에 수행된다. 그리고, 제3신호(c+3c)는 출력부(4)에 수평전송 기간중에 수평전하 전송부(3)에 의해서 고속으로 수평방향으로 전송되어 화상신호로 변환된다.
예를 들면, 제5패킷신호(4e)는 제5화소단위인 한 쌍의 화소 P9와 P10에서 독출되어 수직전하 전송부(2)의 다른 4개의 비트부들에 쓰여진다. 이 결과로, 신호들(e,e,e,e)은 신호들(d,d,d,d)이 수직전하 전송부(2)에 남아있을 경우에 수직전하 전송부(2)의 4개의 비트부들로 새롭게 구성된다.
따라서, 수직전하 전송부(2)에 제공된 모든 신호들은 3비트씩 수직방향으로 이동되어, 수직전하 전송부(2)의 3비트에 상응한 신호(3d)가 수평전하 전송부(3)에 전송된다.
또한, 예를 들면 제6패킷신호(4f)는 제6화소단위인 한쌍의 화소 P11과 P12에서 독출되어, 수직전하 전송부(2)의 다른 4개의 비트부들에 쓰여진다. 이결과, 신호들(f,f,f,f)은 수직전하 전송부(2)의 1비트에 상응한 신호(d)와 신호들(e,e,e,e)이 수직전하 전송부(2)에 남아있을 경우에 수직전하 전송부(2)의 4개의 비트부들로 새롭게 구성된다.
그 후에, 수직전하 전송부(2)에 제공된 모든 신호들은 1비트씩 수직방향으로 이용되어, 남아있는 신호(d)가 수평전하 전송부(3)에 전송된다. 이전에 전송된 3비트(3d)와 새롭게 구성된 1비트의 신호(d)는 신호 (3d+d)를 얻기 위한 과정은 하나의 수평 블랭킹 기간중에 수행된다.
제4신호(3d+d)는 고속으로 출력부(4)에 도달하기 위해 수평 전송기간 중에 수평전하 전송부(3)에 의해서 수평방향으로 전송되어 화상신호로 변환된다.
위에서 설명한 신호독출 및 전송동작은 제8패킷신호(4h)가 8개화소단위, 예를 들면, 수평전하 전송부(3)에서 멀리 위치한 한 쌍의 화소 P15와 P16으로 부터 독출되어, 수직전하 전송부(2)으 다른 4개의 비트부들에 써질 때까지 반복된다. 이때에, 신호들(e,e,e,e)은 수평전하 전송부(3)에 제1전송에 2비트와 제2전송에 2비트로 분리되어 전송되었다.
따라서, 수직전하 전송부(2)에서는 신호전송동작만이 수행된다. 수직전하 전송부(2)의 4개의 비트부들이 읽혀진 신호들(f,f,f,f), (g,g,g,g), 그리고 (h,h,h,h)은 수평전하 전송부(3)에 신호들(f,f,f,f)의 1비트와 3비트, 신호들(g,g,g,g)의 3비트와 1비트, 신호들(h,h,h,h)의 2비트와 2비트로 분리되어 각각 전송된다. 이 분리되어 전송된 신호들은 신호(f+3f),(3g+g) 및 (2h+h)를 얻기 위해서 각각 수평전하 전송부(3)에 서로에게 더해진다. 이들 신호들은 출력부(4)에 전송된다.
제1필드의 신호독출 및 전송동작이 끝날 때 동일한 화소들의 열을 갖는 제2필드에 대한 신호독출 및 전송동작은 위에서 설명한 방법대로 즉시 시작한다.
고체촬상장치의 실시예에 따르면, 수직전하 전송부(2)의 4개의 비트부들은 하나의 패킷신호를 읽는다. 그래서, 수직전하 전소부(2)의 4개의 비트부들은 하나의 패킷신호를 읽는다. 그래서, 수직전하 전송부(2)의 최대 전하조절 용량은 4배로 될 수 있다. 또한, 실시예 1에서 처럼, 수직전하 전송부(2)는 효과적으로 이용되어 출력신호에서 증가된 전력소비와 노이즈 발생의 문제들을 방지 할 수 있다.
위의 예들에서, 수직전하 전송부의 2비트 또는 4개의 비트부들은 각 패킷신호를 읽는다. 그러나, 본 발명에 따른 고체촬상장치의 구조는 위에서 언급된 구조에 제한을 두지 않는다. 그러나, 본 발명에 따른 고체촬상장치의 구조는 위에서 언급된 구조에 제한을 두지 않는다. 하나의 열로 늘어선 화소들의 수가 m일 경우, 패킷신호는 k가 2이상이거나 같지만 m보다는 작은 정수인 수직전하 전송부의 k개의 비트부들로 읽혀진다. 이런 구조를 갖는 수직전하 전송부의 최대 전하조절 용량은 위에서 설명된 실시예의 방법과 마찬가지로 k배씩 증가될 수 있다.
아울러, 본 발명에 따른 수직전하 전송부는 화소(들)로 부터 하나의 패킷신호인 신호를 읽어 이 신호를 수직전송부의 k개의 비트부들에 써넣는다. 이 k개의 비트부들에 상응한 신호는 k비트 신호로서 언급된다. K비트 신호중의 (k-1)비트신호는 전송된 후에, 화소(들)로 부터 다음 패킷신호가 읽혀져 수직전하 전송부의 다른 k개의 비트부들에 쓰여진다. 다음 패킷신호의 k개의 비트부들은 이전의 패킷신호의 k개의 비트부들에서 하나의 비트부씩 수직방향으로 있는 수평전하 전송부로부터 멀리 떨어지게 이동된다. 그러므로, 수직전하 전송부에서 읽혀진 신호는 어떤 블랭크 비트부의 중단없이 수직전하 전송부에 항상 한 줄로 늘어선다. 이것은 수직전하 전송부의 이용을 효과적으로 되게한다. 이 수직전하 전성부에서 신호전송동작은 수평 블랭킹 기간중에만 수행된다.
그러므로, 구동신호는 수평 블랭킹 기간중에만 수직전하 전송부의 전극들에 인가된다. 이로서, 출력신호들에서의 증가된 전력소비와 노이즈 발생의 문제들을 방지할 수 있다.
제1예에서처럼, 제4도에 신호독출 및 전송동작은 제9도에 도시된 회로의 구성과 유사한 구성을 갖는 구동회로에 의해 수행될 수 있다.
위의 예들에서, 수직전하 전송부는 각 화소들 열의 우측에 위치한다. 하지만, 위에서 설명된 신호독출 및 전송동작은 수직전하 전송부가 각 화소들 열의 좌측에 위치한 고체촬상장치에 적용된다. 또한 위의 예들에서, 단일의 수평전하 전송부가 제공된다. 하지만, 위에서 설명된 신호독출 및 전송동작은 또한 복수의 수평전하 전송부를 갖는 고체촬상장치에 적용된다.
본 발명의 기술범위 및 기술사상에서 벗어나지 않는 범위내에서 본 발명이 속하는 기술분야의 통상전문가들은 본 발명의 다양한 변형이 있을 수 있다는 것을 명백히 이해할 수 있을 것이다. 따라서, 뒤에 첨부된 특허청구의 범위는 본 명세서에서 개시된 사항들에만 국한하여 해석되는 것이 아니라, 보다 넓게 해석된다.

Claims (6)

  1. 제1방향으로 배열되고 광전변환하여 전하를 축적하는 n개의 화소들(1≤i≤n)을 포함하는 화소부; 상기 화소부에 접속되고, 상기 화소부에 배열된 각 화소들로 부터 읽혀진 신호를 상기 제1방향으로 전송하는 제1전하전송수단; 상기 제1전하전송수단의 일단에 접속되고, 상기 제1전하전송수단에 의해 전송된 신호를 받아들여 이를 제2방향으로 전송하는 제2전하전송수단; 및 상기 제2전하전송수단의 일단에 접속되고, 상기 제2전하전송수단에 의해 전송된 신호를 받아들이고, 이를 화상신호로 변환하여 외부장치로 출력하는 출력수단을 포함하며; 상기 n개의 화소들이 제1화소(i=1)부터 제 n화소(i=n)까지를 포함하되, 상기 제1화소는 상기 제2전하전송수단에 가장 가깝도록 배열되며, 상기 제 n화소는 상기 제2전하전송수단으로 부터 가장 멀도록 배열되며; 상기 제1 전하전송수단이 제1비트부(i=1)부터 제n비트부(i=n)까지를 포함하되, 상기 제1비트부는 상기 제2전하전송수단에 가장 가깝도록 배열되며, 상기 제n비트부는 상기 제2전하전송수단으로 부터 가장 멀도록 배열되는 고체촬상장치를 구동하는 방법에 있어서, (1) 상기 화소부에 배열된 상기 n개의 화소들 중의 상기 제1화소(i=1)로 부터 신호를 상기 제1 전하전송수단으로 읽어들이되, 상기 제1비트부(i=1)부터 시작하여 k개의 비트부들 만큼 읽어들이는 제1단계; (2)하나의 수평블랭킹 기간동안, 상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호를 상기 제1방향으로 전송하는 제2단계; (3) 상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호들을 상기 제2전하전송수단으로 (k-1)비트들만큼 이동시킨 후에, 상기 화소부에 배열된 상기 n개의 화소들 중의 제 (i+1) 화소로 부터 신호를 상기 제1전하전송수단으로 읽어들이되, 제(i+1) 비트부부터 시작하여 k개의 비트부들만큼 읽어들이는 제3단계; (4) i가 1부터 n-1이 되기까지 상기 제2단계부터 상기 제3단계를 반복 수행하는 제4단계; 및 (5) 상기 제2 전하전송수단으로 부터 가장 멀리 떨어져 있는 상기 제n화소가 읽혀진 후, 상기 제2단계를 반복 수행하는 제5단계로 이루어지는 것을 특징으로 하는 고체촬상장치의 구동방법.
  2. 제1항에 있어서, 상기 제2단계가, 상기 제1전하전송수단의 k개의 비트들에 상응하는 상기 신호를 (k-m)개의 비트들에 해당하는 제1신호부들과 m개의 비트들에 해당하는 제2신호부들로 나누는 단계; 및 하나의 수평 블랭킹 기간 동안 상기 제1신호부들과 상기 제2신호부들을 상기 제1방향으로 전송하는 단계로 이루어지며; 상기 m이 1≤mk인 것을 특징으로 하는 고체촬상장치의 구동방법.
  3. 제1항에 있어서, 상기 화소가 제1화소와 제2화소부를 가지며, 상기 신호가 상기 제1화소부로부터의 신호와 상기 제2화소부로 부터의 신호의 합인 것을 특징으로 하는 고체촬상장치의 구동방법.
  4. 제1방향으로 배열되고, 광전변환하여 전하를 축적하는 n개의 화소들(1≤i≤n)을 포함하는 화소부; 상기 화소부에 접속되고, 상기 화소부에 배열된 각 화소들로 부터 읽혀진 신호를 상기 제1방향으로 전송하는 제1전하전송수단; 상기 제1전하전송수단의 일단에 접속되고, 상기 제1전하전송수단에 의해 전송된 신호를 받아들여 이를 제 2방향으로 전송하는 제2전하전송수단; 상기 제2전하전송수단의 일단에 접속되고, 상기 제2전하전송수단에 의해 전송된 신호를 받아들이고, 이를 화상신호로 변환하여 외부장치로 출력하는 출력수단; 및 상기 제1전하전송수단을 구동하는 구동수단으로 구성되며; 상기 n개의 화소들이 제1화소(i=1) 부터 제n화소(i=n)까지를 포함하되, 상기 제1화소는 상기 제2전하전송수단에 가장 가깝도록 배열되며, 상기 제n화소는 상기 제2전하전송수단으로 부터 가장 멀도록 배열되며; 상기 제1전하전송수단이 제1비트부(i=1)부터 제n비트부(i=n)까지를 포함하되, 상기 제1비트부는 상기 제2전하전송수단에 가장 가깝도록 배열되며, 상기 제n비트부는 상기 제2전하전송수단으로 부터 가장 멀도록 배열되는 고체촬상장치에 있어서, 상기 구동수단이, (1) 상기 화소부에 배열된 상기 n개의 화소들 중의 상기 제1화소(i=1)로 부터 신호를 상기 제1전하전송수단으로 읽어들이되, 상기 제1비트부(i=1)부터 시작하여 k개의 비트부들만큼 읽어들이기 위한 제1구동신호,; (2) 하나의 수평 블랭킹 기간동안, 상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호를 상기 제1방향으로 전송하기 위한 제2구동신호; (3) 상기 제1전하전송수단의 k개의 비트들에 상응하는 읽혀진 신호들을 상기 제2전하전송수단으로 (k-1)비트들만큼 이동시킨 후에, 상기 화소부에 배열된 상기 n개의 화소들 중의 제 (i+1) 비트부부터 시작하여 k개의 비트부들만큼 읽어들이기 위한 제3구동신호; (4) i가 1부터 n-1이 되기까지 상기 제2단계부터 상기 제3단계를 반복 수행하기 위한 제4구동신호; 및 (5) 상기 제2전하전송수단으로 부터 가장 멀리 떨어져 있는 상기 제n 화소가 읽혀진 후, 상기 제2단계를 반복 수행하기 위한 제5구동신호로 이루어지는 것을 특징으로 하는 고체촬상장치.
  5. 제4항에 있어서, 상기 제2단계의 상기 제1전하전송수단의 k개의 비트들에 상응하는 상기 신호가 (k-m)개의 비트들에 해당하는 제1신호부들과 m개의 비트들에 해당하는 제2신호부들로 나뉘어지며; 하나의 수평 블랭킹 기간동안 상기 제1신호부들과 상기 제2신호부들이 상기 제1방향으로 전송되며, 상기 m이 1≤mk를 만족하는 정수인 것을 특징으로 하는 고체촬상장치.
  6. 제4항에 있어서, 상기 각각의 화소가 제1화소부와 제2화소부를 가지며; 상기 신호가 상기 제1화소부로 부터의 신호와 상기 제2화소부로 부터의 신호의 합인 것을 특징으로 하는 고체촬상장치.
KR1019930021849A 1992-10-21 1993-10-20 고체촬상장치와 그 구동방법 KR0130042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28329692 1992-10-21
JP92-283296 1992-10-21

Publications (2)

Publication Number Publication Date
KR940010710A KR940010710A (ko) 1994-05-26
KR0130042B1 true KR0130042B1 (ko) 1998-04-11

Family

ID=17663617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021849A KR0130042B1 (ko) 1992-10-21 1993-10-20 고체촬상장치와 그 구동방법

Country Status (4)

Country Link
US (1) US5396121A (ko)
EP (1) EP0594411B1 (ko)
KR (1) KR0130042B1 (ko)
DE (1) DE69322594T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625414A (en) * 1995-01-30 1997-04-29 Eastman Kodak Company Imaging device using asymmetrical timing for pixel summing
JP2865019B2 (ja) * 1995-05-31 1999-03-08 日本電気株式会社 電荷転送固体撮像装置の駆動方法
US6069658A (en) * 1996-03-25 2000-05-30 Sharp Kabushiki Kaisha Solid-state imaging device and method for driving the same
US6765699B1 (en) 2000-10-31 2004-07-20 Hewlett-Packard Development Company, L.P. Photosensor array with decreased scan time for decreased optical sampling rates
JP2009089075A (ja) * 2007-09-28 2009-04-23 Fujifilm Corp 撮像素子の駆動方法及び撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931056A (ja) * 1982-08-13 1984-02-18 Mitsubishi Electric Corp 固体撮像素子
JPS60119182A (ja) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp 固体撮像素子
JPS60183881A (ja) * 1984-03-01 1985-09-19 Mitsubishi Electric Corp 固体撮像素子
JPH0834564B2 (ja) * 1984-05-23 1996-03-29 株式会社日立製作所 固体撮像装置およびその駆動方法
US4604652A (en) * 1984-12-24 1986-08-05 Rca Corporation CCD imagers with pixels at least thirty microns long in the direction of charge transfer
US4803710A (en) * 1986-01-09 1989-02-07 General Electric Company Storage registers with charge packet accumulation capability, as for solid-state imagers
JPS62230270A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 固体撮像装置
US4752829A (en) * 1986-12-29 1988-06-21 Fairchild Weston Systems, Inc. Multipacket charge transfer image sensor and method
JPS63250980A (ja) * 1987-04-08 1988-10-18 Hitachi Ltd 固体撮像装置
JPH01125074A (ja) * 1987-11-10 1989-05-17 Fuji Photo Film Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
DE69322594D1 (de) 1999-01-28
DE69322594T2 (de) 1999-06-17
EP0594411A3 (en) 1995-01-25
US5396121A (en) 1995-03-07
KR940010710A (ko) 1994-05-26
EP0594411B1 (en) 1998-12-16
EP0594411A2 (en) 1994-04-27

Similar Documents

Publication Publication Date Title
US6069658A (en) Solid-state imaging device and method for driving the same
KR100388000B1 (ko) 고체촬상장치의구동방법
US5287192A (en) Solid-state imager for use with two different TV systems
US7289150B2 (en) Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area
KR0130042B1 (ko) 고체촬상장치와 그 구동방법
EP0869665B1 (en) Solid state image sensor
JP3483455B2 (ja) イメージセンサ及び画像読取装置
CA2199897A1 (en) Solid-state image sensing device, method for driving thereof and camera employing the same
JPH0834564B2 (ja) 固体撮像装置およびその駆動方法
JP2884929B2 (ja) 固体撮像素子
JP2908199B2 (ja) 固体撮像装置及びその駆動方法
JPH11234472A (ja) 密着型イメージセンサとその駆動方法及び光電変換装置と画像読取装置
JP4269431B2 (ja) 固体撮像装置およびその駆動方法並びに画像入力装置
JP3599514B2 (ja) 固体撮像装置
JP3395257B2 (ja) 固体撮像装置
JP3000958B2 (ja) 固体撮像装置の駆動方法
JPS63294081A (ja) 撮像装置
JPH11196336A (ja) Ｈｄｔｖ／ｓｄｔｖ共用カメラの駆動方法
JPH05300437A (ja) 固体撮像素子
JPH06165041A (ja) 固体撮像装置およびその駆動方法
JP2010004577A (ja) 固体撮像装置およびその駆動方法並びに画像入力装置
JPS6276977A (ja) 固体撮像装置の駆動方法
JPH0773348B2 (ja) 二次元ｃｃｄ撮像素子の駆動方法
JP2005311566A (ja) 電荷結合素子およびその駆動方法
JPH0773349B2 (ja) 二次元ｃｃｄ撮像素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee