CN115280474A - 结构体的制造方法及结构体 - Google Patents

结构体的制造方法及结构体 Download PDF

Info

Publication number
CN115280474A
CN115280474A CN202180021056.3A CN202180021056A CN115280474A CN 115280474 A CN115280474 A CN 115280474A CN 202180021056 A CN202180021056 A CN 202180021056A CN 115280474 A CN115280474 A CN 115280474A
Authority
CN
China
Prior art keywords
fine uneven
substrate
mask
manufacturing
uneven structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180021056.3A
Other languages
English (en)
Inventor
梅泽朋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN115280474A publication Critical patent/CN115280474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/508—Containers for the purpose of retaining a material to be analysed, e.g. test tubes rigid containers not provided for above
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00—Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/12—Specific details about manufacturing devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Hematology (AREA)
  • Clinical Laboratory Science (AREA)
  • Drying Of Semiconductors (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

本发明提供一种结构体的制造方法及结构体，在表面具备具有1μm以下平均周期的微细凹凸结构的基板的微细凹凸结构上，形成具有开口图案的掩模，从掩模侧蚀刻基板的表面，以形成与掩模的开口图案相对应的、具有大于微细凹凸结构的所述平均周期的开口的凹部且具有微细凹凸结构的凹凸差的2倍以上的深度的凹部，之后，通过去除掩模来制造结构体。

Description

结构体的制造方法及结构体
技术领域
本发明涉及一种结构体的制造方法及结构体。
背景技术
以往，研究了各种在基板的表面形成微细凹凸结构的方式。
例如，在日本专利第5797133号公报中公开了一种通过在基板的表面设置具有微细凹凸的勃姆石层，并将该勃姆石层作为掩模进行蚀刻，从而在基材的表面形成微细凹凸结构的方法。
并且，在日本特开2019-40039号公报中公开了一种通过在基板的表面不规则地附着铬(Cr)粒子，并将该不规则地附着的Cr粒子作为掩模进行蚀刻，从而在基板的表面形成微细凹凸结构的方法。
另一方面，已知一种通过利用在表面具有凹凸图案的铸模，将其凹凸图案转印到基板的表面，以在基板的表面形成基于树脂层的微细凹凸结构的压印法。在日本特开2019-153704号公报中，作为具有阶梯状凹部的压印铸模的制造方法，公开了一种重复多次光刻和蚀刻来制作表面具有凹凸结构的压印铸模的方法。
另外，在日本特开2009-128538号公报中公开了一种在基板表面形成微米级凹凸之后，在该凹凸的表面形成周期小于微米级的凹凸的微小凹凸部的方法。
发明内容
发明要解决的技术课题
利用日本专利第5797133号公报、日本特开2019-40039号公报及日本特开2019-153704号公报中所记载的方法，能够在各个基板的表面形成比微米级小的微细凹凸结构。并且，利用日本特开2009-128538号公报中记载的方法，能够制作形成不同的周期的2种凹凸结构的结构体。
本发明人等正在研究制作一种结构体，其在基板的表面形成凹部的情况下，并非在凹部，而在残留于凹部周围的基板的表面的至少一部分具备比凹部相对小的微细的凹凸结构。然而，日本专利第5797133号公报、日本特开2019-40039号公报及日本特开2019-153704号公報中，对这种结构体的制造方法进行了公开。并且，若利用日本特开2009-128538号公报中所记载的方法，不仅在残留于凹部的周围的基板的表面，当凹部有底部的情况下，在凹部的底面也形成有同样的微细凹凸结构。
本发明是鉴于上述情况而完成的，其目的在于提供一种在基板的表面形成凹部的情况下，并非在凹部，而在残留于凹部的周围的基板的表面的至少一部分具备比凹部相对小的微细凹凸结构的结构体的制造方法及结构体。
用于解决技术课题的手段
本发明的结构体的制造方法包括：掩模形成工序，在表面具备具有1μm以下平均周期的微细凹凸结构的基板的所述微细凹凸结构上，形成具有开口图案的掩模；
干式蚀刻工序，从掩模侧蚀刻基板的表面，以形成与掩模的开口图案相应的、具有大于微细凹凸结构的平均周期的开口的凹部且具有微细凹凸结构的凹凸差的2倍以上的深度的凹部；及
掩模去除工序，在干式蚀刻工序之后去除所述掩模。
在本发明的结构体的制造方法中，微细凹凸结构优选为不规则结构。
在本发明的结构体的制造方法中，在干式蚀刻工序中形成的凹部可以为贯通基板的贯通孔。
在本发明的结构体的制造方法中，在干式蚀刻工序中，可以再凹部的内壁面的至少一部分形成沿着凹部的深度方向的条纹状的槽。
在本发明的结构体的制造方法中，在干式蚀刻工序中使用的蚀刻气体可以包含氟系气体或氯系气体。
在本发明的结构体的制造方法中，在干式蚀刻工序中，可以交替使用蚀刻气体和蚀刻保护气体。
在本发明的结构体的制造方法中，掩模形成工序可以包括光致抗蚀剂的涂布工序、光致抗蚀剂的曝光工序及显影工序。
在本发明的结构体的制造方法中，掩模形成工序可以包括树脂层的涂布工序、及向树脂层转印图案的工序。
在本发明的结构体的制造方法中，掩模去除工序可以包括干式蚀刻工序或使用了硫酸双氧水混合液的清洗工序。
在本发明的结构体的制造方法中，该方法包括在基板的表面形成微细凹凸结构的微细凹凸结构形成工序，微细凹凸结构形成工序包括：在基板的表面形成包含铝的薄膜的工序；通过温水处理使包含铝的薄膜变化为包含氧化铝水合物的微细凹凸层的工序；从微细凹凸层侧蚀刻基板的表面的工序；及去除微细凹凸层的工序。
在本发明的结构体的制造方法中，基板优选为硅基板或硅化合物基板。
本发明的结构体是如下结构体，其具备：基板；及微细凹凸结构，在基板的表面的凹部、及仅在基板的表面，且在表面中的至少凹部的周缘形成的具有1μm以下平均周期，凹部的开口大于微细凹凸结构的平均周期。
在本发明的结构体中，微细凹凸结构优选为不规则结构。
发明效果
根据本发明的结构体的制造方法，能够获得一种在基板的表面形成凹部的情况下，在残留于凹部的周围的基板的表面的至少一部分上具备比凹部相对小的微细凹凸结构的结构体，而不是在凹部。
附图说明
图1是一实施方式的结构体的立体图。
图2是图1所示的结构体的II-II线切断端面图。
图3是设计变更例的结构体的立体图。
图4是表示一实施方式的制造方法的工序的图。
图5是表示掩模形成工序的一例的图。
图6是表示掩模形成工序的其他一例的图。
图7是表示凹部的内壁面的图。
图8是用于说明蚀刻工序的图。
图9是用于说明蚀刻工序的图。
图10是表示凹部的内壁面的图。
图11是表示具有微细凹凸结构的基板的制作工序的图。
图12是表示相对于包含氧化铝水合物的微细凹凸层进行穿透处理的工序的图。
图13是表示实施例的结构体的一部分的扫描型显微镜照片。
图14是放大图13所示的结构体的一部分的扫描型显微镜照片。
图15是进一步放大图14所示的结构体的一部分的扫描型显微镜照片。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，为了便于视觉辨认，各层的膜厚及它们的比率适当变更来描述，不一定反映了实际的膜厚及比率。在本说明书中，使用“～”表示的数值范围是指将记载于“～”前后的数值作为下限值及上限值而包含的范围。
本发明的结构体的制造方法包括：掩模形成工序，在表面具备具有1μm以下平均周期的微细凹凸结构的基板的微细凹凸结构上，形成具有开口图案的掩模；干式蚀刻工序，从掩模侧蚀刻基板的表面，以形成与掩模的开口图案相应的、具有大于微细凹凸结构的平均周期的开口且比微细凹凸结构的凹凸差的深2倍以上的凹部；及掩模去除工序，在干式蚀刻工序之后去除掩模。
首先，对根据本发明的结构体的制造方法的一实施方式获得的本发明的结构体的一例进行说明。图1是通过本发明的制造方法的一实施方式获得的本发明的结构体的一例的立体图。图2是表示图1所示的结构体1的一部分的切断端面的图。结构体1具备基板10、及形成于基板10的表面10a的凹部21。结构体1中，在基板10的表面10a形成有凹部21，因此会在凹部21周围的凸部22上残留基板10的表面10a。结构体1在作为凸部22残留的基板10的表面10a具备比凹部21相对小的微细凹凸结构30。微细凹凸结构是具有1μm以下平均周期的凹凸结构。在结构体1中，凹部21的开口大于微细凹凸结构30的平均周期，凹部21的深度d比微细凹凸结构30的凹凸差e深2倍以上。凹部21的深度d为，当凹部21有底部的情况下，从形成于凸部22的微细凹凸结构30的凸顶部至凹部21的底面21a的距离。另外，当凹部21为贯通孔的情况下，凹部21的深度d与基板10的厚度相等。如此，在基板10的表面10a上形成凹部21的情况下，结构体1仅在残留于凹部21周围的基板10的表面10a具备比凹部21相对小的微细凹凸结构30，而不是在凹部21上。
结构体1中的微细凹凸结构30是包括多个凹部31和多个凸部32，且凹部和凸部连续重复排列的结构。微细凹凸结构30可以是有规则地排列的结构，但也可以是如图2所示的不规则的结构。在此，“不规则的结构”是指，例如以凸部32的大小或形状不一样，或者邻接的凸部32之间的距离即排列间距不均匀的方式，凸部32的大小、形状及排列间距的至少1个为不规则的结构。微细凹凸结构30的平均周期为1μm以下。在此，微细凹凸结构30的平均周期是多个凸部32之间距离的平均。凸部32之间的距离是指，当着眼于1个凸部32的情况下，与位于最靠近其凸部32的凸部的距离，即其2个凸部的顶点之间的距离。另外，具体而言，在结构体表面的扫描型电子显微镜(Scanning Electron Microscope，SEM)图像中，测定任意10处凸部32之间的距离，将对所测定的距离进行平均的值作为微细凹凸结构30的平均周期。微细凹凸结构30的平均周期例如为数nm～1μm，但优选为10nm～800nm，更优选为10nm～400nm，进一步优选为10nm～200nm。并且，微细凹凸结构30的凹凸差e例如为数nm～1μm，但优选为10nm～800nm，更优选为100nm～500nm。
结构体1中的凹部21的大小大于微细凹凸结构30的平均周期。例如，能够将凹部21的大小设为数μm～数10μm，将微细凹凸结构30的平均周期设为数nm～数100nm。如此，凹部21的大小与微细凹凸结构30的平均周期可以相差1位数以上。当然，将凹部21的大小设为500nm而微细凹凸结构30的平均周期设为100nm，将凹部21的大小设为5μm而微细凹凸结构30的平均周期设为1μm等，大小在相同位数的范围内也可以不同。在此，凹部21的大小由开口的当量圆直径规定。在此，当量圆直径是指与开口的面积具有同等的面积的圆的直径。
另一方面，凹部21的深度d可以是微细凹凸结构30的凹凸差e的2倍以上，但优选为凹凸差e的5倍以上，更优选为10倍以上。凹部21的深度d作为一例为1μm～数mm。
另外，如图1所示的结构体1具备多个凹部21，但作为本发明的结构体，如图3所示的结构体2，凹部21可以仅为1个。并且，无需如图1所示的结构体1，在遍及残留于凹部21周围的基板10的表面10a的整个区域具备微细凹凸结构30，如图3所示，只要在残留于凹部21周围的基板10的表面10a的一部分上具备微细凹凸结构30即可。在图3所示的例子中，更具体而言，微细凹凸结构仅形成在凹部21的周缘上。另外，这里所说的凹部21的周缘是指，在围绕凹部21的开口且远离开口的边缘的方向上具有凹部21的大小的20％的宽度的区域。
本例中的结构体1能够适用为将凹部21作为被检体孔，且在生化分析或临床检查等中使用的微孔板。或者，结构体1也能够在制作多个凸部结构体二维排列而成的结构物时用作模具。在多个凹部21填充固化性组合物，且使填充到凹部21的固化性组合物与另行准备的被转印基板的表面接触，在该状态下使固化性组合物固化，之后，能够通过将结构体1从被转印基板剥离来制作排列多个凸部结构体而成的结构物。
具有1μm以下的平均周期的微细凹凸结构30能够具有憎水性能，如上述，向凹部21注入被检体液或固化性组合物等液体的情况下，在与凹部开口邻接的基板表面上液体被弹开，因此容易将液体注入到凹部21。
接着，参考图4对用于制造上述结构体1的本发明的制造方法的一实施方式进行说明。图4是示意地表示制造工序的图。在本实施方式的结构体的制造方法中，对在表面10a上具备具有1μm以下平均周期的微细凹凸结构30的基板10，依序实施掩模形成工序、干式蚀刻工序及掩模去除工序。
首先，如图4的ST1所示，准备在表面10a上具备具有1μm以下平均周期的微细凹凸结构30的基板10。关于准备具备有该微细凹凸结构30的基板10的工序将在后面叙述。
接着，如图4的ST2所示，在掩模形成工序中，在微细凹凸结构30上形成具有开口图案41的掩模42。
之后，如图4的ST3所示，在干式蚀刻工序中，使用在掩模形成工序中形成的掩模42，对基板10的表面10a进行使用了蚀刻气体G1的干式蚀刻。通过该干式蚀刻在基板10的表面10a上形成与掩模42的开口图案相对应的凹部21。在从具备基板10的微细凹凸结构30的表面侧蚀刻以形成凹部21的情况下，最初以基板表面的微细凹凸结构30的表面的凹凸形状逐渐后退的方式进行蚀刻。之后，随着蚀刻的进行，凹凸差逐渐降低，原来的微细凹凸结构30被蚀刻去除，进而在形成微细凹凸结构的凹凸差e的2倍深度的凹部时，在凹部的底面几乎不会残留凹凸结构，以获得在底面不存在微细凹凸结构的凹部。通过将凹部的深度设为凹凸差e的5倍以上，更优选为10倍以上，以获得底面的平坦度进一步提高的凹部。另外，这里的“没有微细凹凸结构30”是指，不存在以与形成于表面10a上的微细凹凸结构30同等的周期重复配置凹部和凸部的微细凹凸结构，允许在干式蚀刻工序中具备形成于底面21a的1个或多个独立的微小的凸部。
最后，如图4的ST4所示，在掩模去除工序中，通过向基板10喷涂剥离液60，来去除干式蚀刻工序之后残留的掩模42。
经过以上工序，能够获得图4的ST5所示的结构体1。
如上述，本实施方式的结构体的制造方法中，对表面10a具备1μm以下平均周期的微细凹凸结构30的基板10，实施上述的掩模形成工序、干式蚀刻工序及掩模去除工序。通过该制造方法，在基板10的表面10a形成凹部21的情况下，能够得到在残留于凹部21的周围的基板10的表面10a的至少一部分具备比凹部21相对小的微细凹凸结构30的结构体1，而不是在凹部21上。
以下，对各工序的详细内容进行说明。
对基板10的材质并无特别限定，例如能够使用硅或硅化合物。硅或硅化合物容易控制蚀刻选择比，因此优选。作为硅化合物，可以举出氧化硅及氮化硅等。具体而言，作为基板10，能够使用硅晶片及石英玻璃等。
＜掩模形成工序＞
掩模形成工序中的形成掩模42的方法及掩模材料并无特别限定，但优选掩模42由有机材料构成。若使用有机材料，则能够以简单的方法形成具有所期望的开口图案的掩模42。以下，对用有机材料形成掩模42的方法进行简单说明。
在一例的掩模形成工序中，包括光致抗蚀剂涂布工序、光致抗蚀剂曝光工序及光致抗蚀剂显影工序。如图5的ST21所示，在基板10的表面10a上涂布正型光致抗蚀剂40。如图5的ST22所示，在光致抗蚀剂40上配置曝光掩模47，并对形成光致抗蚀剂40的开口的部分40a照射光(例如激光L)而进行曝光。之后，通过显影光致抗蚀剂40，能够仅溶解光致抗蚀剂40中被曝光的部分40a以形成开口，从而能够形成具有开口图案41的掩模42(ST2)。
或者，在其他一例的掩模形成工序中，也可以包括树脂层的涂布工序及向凹凸图案树脂层转印的工序。如图6的ST23所示，在基板10的表面10a上涂布例如由光固化性树脂组合物构成的树脂层46。然后，如图6的ST24所示，使用具有与要形成的掩模42的开口图案41相对应的凹凸图案的压印用模具48，将该凹凸图案面按压到树脂层46，以将凹凸图案转印到树脂层46上。之后，如图6的ST25所示，通过对树脂层46照射紫外光49使树脂层46固化后，通过剥离压印用模具48，能够获得在基板10上具有开口图案41的掩模42。
＜干式蚀刻工序＞
在干式蚀刻工序中，优选反应性离子蚀刻。为了使相对于基板10的蚀刻速率大于相对于掩模42的蚀刻速率，优选使用相对于基板10的蚀刻效率良好的蚀刻气体G1。具体而言，例如在基板使用硅的情况下，可以举出氟系气体或氯系气体。作为氟系气体，例如能够使用三氟甲烷(CFH3)或六氟化硫(SF6)，作为氯系气体，例如能够使用氯(Cl2)。
对在表面10a具备微细凹凸结构30的基板10，利用干式蚀刻形成凹部21时，如图7所示，在凹部21的内壁面21b形成有与微细凹凸结构30的凹凸相对应的条纹状的槽24。图7是包含结构体1的1个凹部21的部分的剖视图。在凹部21的内壁面21b上形成有具有与微细凹凸结构30的凸部32的宽度或凸部32的间隔大致对应的宽度、且沿着凹部21的深度方向的条纹状的槽24。图7中由灰色阴影线表示的部分为相对于由白色表示的部分凹入的槽24。条纹状的槽24的宽度在深度方向的表层侧具有与凸部32的宽度或凸部32的间隔大致对应宽度，但是在深层侧宽度逐渐变窄。
简要地说，形成如图7的条纹状的槽24的原因在于，基于微细凹凸结构30的多个凸部32与掩模42相互作用。参考图8及图9对形成如图7的条纹状的槽24的原理进行说明。在图8及图9中，左图表示干式蚀刻工序前在基板的表面的微细凹凸结构30上形成有掩模42的状态，右图表示干式蚀刻工序后去除掩模的状态。在各图中，上图是从凸部32的上方观察结构体的平面图，下图是侧面图。
首先，图8的例子表示当在基板10上形成掩模42时，在与掩模42的开口部分的内壁面42a对应的边界B附近，微细凹凸结构30的多个凸部32的整体未被掩模42覆盖的情况。即，在图8左图中，掩模42的开口部分的内壁面42a以迂回形成为大致圆锥状的凸部32的裾部部分的方式形成。
如图8左图的上图所示，在掩模42的内壁面42a中，迂回凸部32的部分比邻接的凸部32之间的部分更向掩模42的内部侧凹陷。若在该状态下为了形成凹部21而进行蚀刻，则在边界B附近，凸部32的未设有掩模42的部分通过蚀刻沿深度方向被削去。另一方面，由掩模42保护的部分未被削去。因此，在边界B附近，与多个凸部32对应的部分向深度方向进行蚀刻，在凹部21的内壁面21b上形成有与凸部32的宽度大致对应的宽度、且沿着深度方向的条纹状的槽24。如此，在图8的例子中，掩模42的内壁面42a以迂回多个凸部32的方式形成，因此通过被掩模42覆盖的部分与存在未被掩模42覆盖的凸部32的部分的侵蚀速度之差，在凹部21的内壁面21b上形成槽24。
图9的例子表示在基板10上形成掩模42时，在与掩模42的开口部分的内壁面42a对应的边界B附近，微细凹凸结构30的多个凸部32的一半被掩模42覆盖的情况。即，如图9左图的边界B所示，掩模42的开口部分的内壁面42a在俯视观察时呈直线状。该情况下，圆锥状的凸部32的一部、在本例中为凸部32的一半被掩模42覆盖。另一方面，凸部32的残留部分成为不被掩模42覆盖的露出部分。在该状态下，若为了形成凹部21而进行蚀刻，则在边界B附近，与未被掩模42覆盖的凸部32的露出部分对应的部分首先从凸部32进行侵蚀，在凸部32被侵蚀后，开始有助于形成凹部21的深度方向的侵蚀。另一方面，未设有凸部32的部分，在蚀刻开始后，开始有助于形成凹部21的深度方向的侵蚀。如此，在边界B附近，未设有凸部32的部分与设有凸部32的部分相比，基于蚀刻的侵蚀进行更快。因此，侵蚀速度快的部分在凹部21的内壁面21b上成为具有与凸部32的间隔大致对应的宽度、且沿着深度方向的条纹状的槽24。如此，在图9的例子中，在与掩模42的内壁面42a对应的边界B附近，通过存在凸部32的部分与不存在凸部32的部分的侵蚀速度之差，在凹部21的内壁面21b上形成槽24。
如以上所示，在凹部21的内壁面21b上形成如图7的条纹状的槽24的原因在于，基于微细凹凸结构30的多个凸部32与掩模42的相互作用。
考虑到在与实际的掩模42的内壁面42a对应的边界B，混合存在如图8所示在微细凹凸结构30的凸部32上未形成掩模42的状态和如图9凸部32的一部分被掩模42覆盖的状态。在图8的例及图9的例中的任一个的情况下，基于微细凹凸结构30的多个凸部32与掩模42的相互作用，在凹部21的内壁面21b上形成沿着深度方向的多个条纹状的槽24。因此，在本制造工序中，如上述，形成于内壁面21b的条纹状的槽24的宽度及槽24的形成间隔根据微细凹凸结构30的凸部32的宽度及凸部32的间隔改变。
另外，作为形成纵横比高的凹部的方法，可以通过所谓博世工艺(bosh process)进行蚀刻，该蚀刻通常交替使用蚀刻气体和蚀刻保护气体。根据博世工艺，能够有效地形成纵横比高的凹部。另外，已知，在利用博世工艺蚀刻凹部时，在凹部的内壁面形成被称作扇形饰边(Scallops)的、沿与深度方向大致垂直地相交的方向延伸的条纹状的槽向深度方向重复的结构。
通过利用博世工艺，除了图7所示的深度方向的条纹状的槽24(以下，称为第1槽24。)以外，还能够形成与深度方向大致垂直地相交的条纹状的槽26(以下，称为第2槽26。)。即，如图10所示，由灰色阴影线表示的第1槽24与由右下斜线阴影表示的条纹状的第2槽26组合而成的栅格状凹凸形成于凹部21的内壁面21b。该情况下，在图10中，灰色阴影线与右下斜线阴影线重叠的部分中，第1槽24与第2槽26重叠，形成各自槽的深度相加而成的、成为更深的槽的部分，从而形成复杂形状的凹凸。
＜掩模去除工序＞
掩模去除优选包括干式蚀刻工序、或使用了硫酸H2SO4与过氧化氢H2O2的混合物即硫酸双氧水混合液、例如Kanto Chemical Co.,Inc.制SH-303的清洗工序。
用于去除掩模的干式蚀刻工序例如是在上述用于凹部形成的干式蚀刻工序之后，切换为相对于掩模的蚀刻性高的蚀刻气体来进行蚀刻的工序。关于基于干式蚀刻的掩模去除，能够从仅通过气体的切换来蚀刻基板的工序切换为掩模的去除工序，而作业效率高。
并且，若利用使用了硫酸双氧水混合液的清洗工序，则能够以高清洗力有效地去除在用于上述凹部形成的干式蚀刻工序后残留的掩模42。
＜准备具备微细凹凸结构的基板的工序＞
在上述制造方法中，作为准备具备微细凹凸结构30的基板的工序，也可以包括在表面平坦的被加工基板9的表面形成微细凹凸结构30的微细凹凸结构形成工序。微细凹凸结构形成工序，作为一例，包括：在基板的表面形成包含铝的薄膜的工序；通过温水处理使包含铝的薄膜变化为包含氧化铝水合物的微细凹凸层的工序；从微细凹凸层侧蚀刻被加工基板的表面的工序；及去除微细凹凸层的工序。以下参考图11对本例的步骤进行说明。
如图11的ST12所示，首先，在被加工基板9的表面上形成包含铝的薄膜50(以下，称为含Al薄膜50。)。
含Al薄膜50例如是由铝、氧化铝、氮化铝及铝合金中的任一个构成的薄膜，但只要是通过后工序的温水处理而变化成包含勃姆石等氧化铝水合物的微细凹凸层的材料即可。另外，“铝合金”是指包含硅(Si)、铁(Fe)、铜(Cu)、锰(Mn)、镁(Mg)、锌(Zn)、铬(Cr)、钛(Ti)及镍(Ni)等元素中的至少一种、且以铝为主要成本的化合物或固溶体。从形成凹凸结构的观点考虑，含Al薄膜50中，铝相对于所有金属元素的成分比优选为80摩尔％以上。
含Al薄膜50的厚度根据后工序中获得的微细凹凸层的所期望厚度设定即可。例如，含Al薄膜50的厚度为0.5～60nm，优选为2～40nm，尤其优选为5～20nm。
形成含Al薄膜50的方法并无特别限定。例如，能够利用电阻加热蒸镀法、电子光束蒸镀法及溅射法等一般的成膜方法。并且，作为向凹部21上形成含Al薄膜50的方法，可以使用电沉积浴。
接着，如图11的ST13所示，在温水处理工序中，对含Al薄膜50进行温水处理。例如，如图11的ST13所示，使用热板58将容器55中的纯水56加热成温水，并将形成有含Al薄膜50的被加工基板9整体浸渍其中。通过进行温水处理，如图11的ST14所示，能够使含Al薄膜50变化为包含氧化铝水合物的微细凹凸层52。该微细凹凸层52具有以不规则的形状及配置形成的多个凸部及多个凹部。凹凸结构层的凸部的大小、凸部之间的平均的距离(即凹凸的平均周期)能够通过含Al薄膜50的材料、形成厚度及温水处理条件来控制，但是其平均周期大概为1μm以下。
温水处理工序中的“温水处理”是指使温水作用于含有铝的薄膜的处理。温水处理例如有将形成有含有铝的薄膜50的层叠体浸渍在室温的水中后将水煮沸的方法、在维持成高温的温水中浸渍上述层叠体的方法、或者暴露在高温水蒸汽中的方法等。如已叙述，在本实施方式中，使用热板58将容器55中的纯水56加热成温水，并连同基板10浸渍其中。浸渍在温水中的时间及温水的温度根据所期望的凹凸结构适当设定。作为标准的时间为1分钟以上，尤其适合在3分钟以上且15分钟以下。温水的温度优选为60℃以上，尤其优选为比90℃更高的温度。存在温度越高，处理的时间越短就越好的倾向。例如，将厚度10nm的含有铝的薄膜在100℃的温水中煮沸3分钟时，可获得凸部之间的距离为50～300nm且凸部的高度为50～100nm的随机配置的凹凸结构。
另外，如图11的ST15所示，通过从微细凹凸层52侧对形成有包含氧化铝水合物的微细凹凸层52的被加工基板9的表面10a进行使用了蚀刻气体G2蚀刻，如ST1所示，能够在基板10的表面10a形成微细凹凸结构30。当从微细凹凸层52的表面实施蚀刻时，微细凹凸层52的表面的凹凸形状通过基于蚀刻的溶解侵蚀而逐渐后退，溶解侵蚀以反映了微细凹凸层52的凹凸的形态作用于基板10的表面10a。由此，在基板表面10a上形成反映了微细凹凸层52的形态的微细凹凸结构30。另外，微细凹凸层52的凹凸形状“被反映”是指，在与其凹凸形状的凸部或凹部分别一一对应的位置上具有凸部或凹部的、不需要所谓的转印成为的位置精度，与某些起伏具有类似性的程度的状态。
在该蚀刻工序中，例如优选利用反应性离子蚀刻、反应性离子光束蚀刻等。优选以基板10的蚀刻速率大于微细凹凸层52的蚀刻速率的条件实施蚀刻。作为相对于基板10的蚀刻效率良好的蚀刻气体G2，例如可以举出与蚀刻气体G1相同的氟系气体或氯系气体。
另外，优选在上述基板表面10a的蚀刻工序之前进行蚀刻微细凹凸层52的穿透处理，直到露出被加工基板9的表面的至少一部分为止。具体而言，如图12所示，在微细凹凸层52形成后(ST14)，蚀刻微细凹凸层52(ST40)，从而在微细凹凸层52的凹部的至少一部分中露出凹部21的底面21a(ST41)。在该穿透处理中，为了有效地蚀刻微细凹凸层52，使用相对于氧化铝水合物的蚀刻效率良好的蚀刻气体G3。作为蚀刻气体G3，例如使用包含氩(Ar)及三氟甲烷(CHF3)的气体。之后，为了在被加工基板9的表面形成微细凹凸结构30，如图12的ST42所示，通过从微细凹凸层52侧使用蚀刻气体G2，进行相对于被加工基板9的表面的蚀刻，从而获得在表面10a具有微细凹凸结构30的基板10(ST1)。通过进行穿透处理，能够大幅缩短被加工基板的蚀刻工序的时间，因此能够提高作为整个制造工序的制造效率。
掩模去除工序优选包括使用了硫酸双氧水混合液的清洗工序。若使用硫酸双氧水混合液，则能够有效地去除蚀刻工序后残留的微细凹凸层52。
另外，表面具有微细凹凸结构的基板的制作方法并不限定于上述。也可以通过使Cr等微粒不规则地附着于平板状的被加工基板上，并将粒子作为掩模蚀刻基板表面，来制作表面具有微细凹凸结构的基板。并且，可以在被加工基板的表面上形成树脂层，并将具有凹凸图案的铸模的凹凸图案按压到树脂层上而使凹凸图案转印到树脂层，从而在基板的表面上形成基于树脂层的掩模，并且将该树脂层作为掩模来蚀刻被加工基板的表面，从而制作表面上具有微细凹凸结构的基板。但是，如上述，根据形成包含氧化铝水合物的微细凹凸结构的方法，能够简单地制作1μm以下的不规则的微细凹凸，因此能够有效地制作具有微细凹凸结构的基板。
上述如图1所示的结构体1中，凹部21是有底的凹部，但是本发明的结构体中凹部可以是贯通孔。即，在本发明的制造方法中，在形成凹部的干式蚀刻工序中，可以进行蚀刻直到凹部贯通为止。基板具有多个贯通孔其基板的表面具有微细凹凸结构的结构体，例如能够用作将入射光作为平行光射出的光学部件。用作这种光学部件的情况下，通过基于表面的微细凹凸结构的防反射功能，能够防止入射到除了贯通孔以外的部分的光的反射。并且，通过在贯通孔的内壁面上具备将沿着深度方向的条纹状的槽、沿着与深度方向交叉的方向的条纹状的槽、或者沿着深度方向的条纹状的槽和沿着与深度方向交叉的方向的条纹状的槽组合而成的栅格状槽，由此，能够抑制在入射到贯通孔的光中入射到内壁面的斜光成分的内壁面上的反射，从而能够提高平行光化的精度。
并且，具有贯通孔的结构体中，通过在贯通孔中固定捕捉物质，且使含有被检物质的被检体液从一个开口向另一开口循环，从而作为用于使被检物质与捕捉物质结合并检测生化反应的生化芯片使用。通过在多个贯通孔中分别固定不同的捕捉物质，也能够作为用于同时检测多项的生化芯片使用。另外，该情况下，如图7或图10所示，若在凹部的内壁面具备多个槽，则能够提高捕捉物质的附着性，获得提高检测灵敏度的效果。
实施例
通过上述说明的结构体的制造方法的一实施例制作了结构部件。具体的制造方法如下。
作为被加工基板使用硅晶片，首先，制作了表面具有微细凹凸结构的基板。具体而言，首先，在被加工基板的表面上通过溅射法成膜形成了铝薄膜。铝薄膜的厚度设为10nm。之后，作为温水处理，在沸腾的纯水中连同基板浸渍3分钟，使铝薄膜变化为包含氧化铝水合物的微细凹凸层。之后，从微细凹凸层的表面使用Ar气体和CHF3气体的混合气体进行穿透处理，使用SF6气体和CHF3气体的混合气体进行反应性离子蚀刻，以在被加工基板的表面形成了微细凹凸结构。如此，获得了表面具有微细凹凸结构的基板。
之后，在表面具有微细凹凸结构的基板的微细凹凸结构上涂布光致抗蚀剂，在光致抗蚀剂上配置具有规定开口的曝光掩模来进行光致抗蚀剂的激光曝光。另外，通过进行显影处理，形成了具有开口图案的掩模。之后，使用该掩模，进行作为蚀刻气体使用了SF6气体和CHF3气体的混合气体的反应性离子蚀刻，在基板的表面形成了凹部。
最后，进行硫酸双氧水混合液清洗，去除了掩模。
图12是表示如上制作的结构体的一部分的SEM图像。如图12所示，结构体在基板的表面具有多个凹部。凹部的开口设为一个边20μm的正方形，将凹部的深度设为10μm。
图13是放大了图12中的1个凹部的内壁面部分的SEM图像，图14是进一步放大了图13的内壁面的上部的SEM图像。从图13及14可知，在基板的表面上形成有微细凹凸结构。并且，图13中的被观察到深色的部分为凹部的底面，在该底面上未形成有如在基板的表面上形成的微细凹凸结构。并且，可知在凹部的壁面形成有根据表面微细凹凸结构形成的条纹状的槽。
如此，根据上述结构体的制造方法的一实施例，能够制作如下结构体：该结构体具备仅在具备相对大的凹部的基板的表面、且表面中至少凹部的周缘上形成的具有1μm以下的平均周期的微细凹凸结构，而在凹部的底面不具备微细凹凸结构。
2020年3月25日申请的日本专利申请2020-055019号的所有公开内容通过参考而被并入本说明书中。
本说明书中记载的所有文献、专利申请和技术标准通过参考结合于本说明书中，其程度与每个单独的文献、专利申请或技术标准通过参考具体且单独地描述的情况相同。

Claims (13)

1.一种结构体的制造方法，其包括：
掩模形成工序，在表面具备微细凹凸结构的基板的所述微细凹凸结构上形成具有开口图案的掩模，所述微细凹凸结构具有1μm以下的平均周期；
干式蚀刻工序，从所述掩模侧蚀刻所述基板的表面，以形成与所述掩模的所述开口图案相对应的凹部，该凹部具有大于所述微细凹凸结构的所述平均周期的开口且具有所述微细凹凸结构的凹凸差的2倍以上的深度；及
掩模去除工序，在所述干式蚀刻工序之后去除所述掩模。
2.根据权利要求1所述的结构体的制造方法，其中，
所述微细凹凸结构为不规则结构。
3.根据权利要求1或2所述的结构体的制造方法，其中，
在所述干式蚀刻工序中形成的所述凹部是贯通所述基板的贯通孔。
4.根据权利要求1至3中任一项所述的结构体的制造方法，其中，
在所述干式蚀刻工序中，在所述凹部的内壁面的至少一部分形成有沿着所述凹部的深度方向的条纹状的槽。
5.根据权利要求1至4中任一项所述的结构体的制造方法，其中，
在所述干式蚀刻工序中使用的蚀刻气体包含氟系气体或氯系气体。
6.根据权利要求1至5中任一项所述的结构体的制造方法，其中，
在所述干式蚀刻工序中，交替使用蚀刻气体和蚀刻保护气体。
7.根据权利要求1至6中任一项所述的结构体的制造方法，其中，
所述掩模形成工序包括：光致抗蚀剂的涂布工序、所述光致抗蚀剂的曝光工序及显影工序。
8.根据权利要求1至6中任一项所述的结构体的制造方法，其中，
所述掩模形成工序包括：树脂层的涂布工序及向所述树脂层转印图案的图案转印工序。
9.根据权利要求1至8中任一项所述的结构体的制造方法，其中，
所述掩模去除工序包括：干式蚀刻工序或使用了硫酸双氧水混合液的清洗工序。
10.根据权利要求1至9中任一项所述的结构体的制造方法，其包括：在基板的表面形成所述微细凹凸结构的微细凹凸结构形成工序，
所述微细凹凸结构形成工序包括：
在所述基板的表面形成包含铝的薄膜的工序；
通过温水处理使所述包含铝的薄膜变化为包含氧化铝水合物的微细凹凸层的工序；
从所述微细凹凸层侧蚀刻所述基板的表面的工序；及
去除所述微细凹凸层的工序。
11.根据权利要求1至10中任一项所述的结构体的制造方法，其中，
所述基板为硅基板或硅化合物基板。
12.一种结构体，其具备：
基板；
凹部，形成于所述基板的表面；及
具有1μm以下的平均周期的微细凹凸结构，该微细凹凸结构仅在所述基板的表面且所述表面中的至少所述凹部的周缘形成，
所述凹部的开口大于所述微细凹凸结构的平均周期。
13.根据权利要求12所述的结构体，其中，
所述微细凹凸结构为不规则结构。
CN202180021056.3A 2020-03-25 2021-02-10 结构体的制造方法及结构体 Pending CN115280474A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-055019 2020-03-25
JP2020055019 2020-03-25
PCT/JP2021/005058 WO2021192696A1 (ja) 2020-03-25 2021-02-10 構造体の製造方法及び構造体

Publications (1)

Publication Number Publication Date
CN115280474A true CN115280474A (zh) 2022-11-01

Family

ID=77890040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180021056.3A Pending CN115280474A (zh) 2020-03-25 2021-02-10 结构体的制造方法及结构体

Country Status (4)

Country Link
US (1) US20220415663A1 (zh)
JP (1) JP7371225B2 (zh)
CN (1) CN115280474A (zh)
WO (1) WO2021192696A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005528A (ja) * 2005-06-23 2007-01-11 Toyota Motor Corp トレンチ構造を有する半導体装置およびその製造方法
JP2009206339A (ja) 2008-02-28 2009-09-10 Hoya Corp インプリントモールド用マスクブランク及びインプリントモールドの製造方法
JP6002427B2 (ja) 2012-04-19 2016-10-05 旭化成株式会社 Ｌｅｄ用基板及びその製造方法
JP6234753B2 (ja) * 2013-09-17 2017-11-22 富士フイルム株式会社 透明微細凹凸構造体の製造方法
JP6489483B2 (ja) * 2016-03-09 2019-03-27 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
JP7255965B2 (ja) * 2017-08-24 2023-04-11 日機装株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2021192696A1 (ja) 2021-09-30
US20220415663A1 (en) 2022-12-29
JPWO2021192696A1 (zh) 2021-09-30
JP7371225B2 (ja) 2023-10-30

Similar Documents

Publication Publication Date Title
Kanamori et al. 100 nm period silicon antireflection structures fabricated using a porous alumina membrane mask
CN104205370B (zh) 光学基板、半导体发光元件以及半导体发光元件的制造方法
EP1602749A1 (en) Metal photo-etching product and production method therefor
TW201003782A (en) Method for manufacturing multistep substrate
JP5078058B2 (ja) モールド及びモールドの作製方法
KR20200046484A (ko) 증착용 금속 마스크의 제조 방법
JP6234753B2 (ja) 透明微細凹凸構造体の製造方法
TW591256B (en) Light coupling-element, method to realize a polarization-independence and method to reduce the drop-size on the light coupling-element with surface-grids
US7124994B2 (en) Silicon micro-mold
CN115280474A (zh) 结构体的制造方法及结构体
CN110382161B (zh) 用于制造工程用掩膜的方法
TWI812718B (zh) 附凹凸結構之基體之製造方法
US11960205B2 (en) Method for manufacturing a horology component
US20220415664A1 (en) Structure manufacturing method
JP2006206950A (ja) 金属構造体及びその製造方法
JP2005076068A (ja) 電鋳法による薄膜部材の製造方法
CN115244430B (zh) 光学部件
JP2007320246A (ja) モールド及びモールドの作製方法
CN1175320C (zh) 适用于生成亚微米级宽金属线图案的制法
JP2000087016A5 (zh)
JP2953614B2 (ja) 高解像度アルミニウム・アブレーション・マスク
JP2010285662A (ja) 微細構造体とその製造方法
CN113416924A (zh) 遮罩、遮罩的制造方法及用于制造遮罩的母模
TWI835797B (zh) 圖案原盤、圖案原盤的製造方法、模的製造方法以及基體的製造方法
JP2010061968A (ja) 燃料電池で用いるガス流路部材とその製造方法および燃料電池

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination