CN115206887A - 厚度可控的晶圆级硅基超薄柔性电子器件制备方法 - Google Patents
厚度可控的晶圆级硅基超薄柔性电子器件制备方法 Download PDFInfo
- Publication number
- CN115206887A CN115206887A CN202110381198.2A CN202110381198A CN115206887A CN 115206887 A CN115206887 A CN 115206887A CN 202110381198 A CN202110381198 A CN 202110381198A CN 115206887 A CN115206887 A CN 115206887A
- Authority
- CN
- China
- Prior art keywords
- sio
- silicon
- thickness
- substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 168
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 168
- 239000010703 silicon Substances 0.000 title claims abstract description 168
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 83
- 239000002131 composite material Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000003486 chemical etching Methods 0.000 claims abstract description 11
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000000227 grinding Methods 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000007547 defect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，该制备方法包括步骤：制备Si/SiO2/Si复合结构衬底，并调节控制顶层硅层的厚度；在Si/SiO2/Si复合结构衬底上制备柔性电子器件层；利用化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层。本发明通过控制Si/SiO2/Si复合结构中顶层硅层的厚度来控制柔性电子器件的总厚度，并利用腐蚀液体对Si与SiO2不同的腐蚀速率实现底层硅层的完全去除，从而制备出厚度可控、背面无微缺陷的硅基超薄柔性晶圆；采用普通硅片进行加工，成本较低，且兼容标准COMS工艺，适合硅基超薄柔性电子器件的大规模批量制备；采用化学腐蚀方法去除底层硅层，可有效避免常规机械减薄工艺产生的微缺陷残留，有效提升了硅基超薄柔性电子器件的可靠性。
Description
技术领域
本发明涉及柔性电子芯片制造技术领域，尤其是涉及一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法。
背景技术
柔性电子是一种新兴的电子技术，以其独特的柔性、延展性，在信息、能源、医疗、国防等领域具有广泛的应用前景。硅基柔性电子可满足高性能柔性电子系统要求，硅基柔性芯片技术是实现高性能柔性电子芯片与微系统技术的关键。
然而，现有硅基柔性电子芯片制造过程多采用机械减薄的方法直接将硅晶圆或单个芯片减薄到25μm及以下，制备成品率不高，且随着减薄厚度降低成品率进一步降低；同时减薄过程中会在芯片背面引入微缺陷，使得芯片工作过程中出现失效。这种方法制备硅基柔性芯片的成品率较低，且存在可靠性问题，不利于硅基柔性芯片的大规模制备。
因此，目前亟需一种能有效提升硅基柔性芯片成品率和可靠性的薄柔性电子器件制备方法。
发明内容
鉴于以上所述技术的缺点，本发明的目的在于提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备工艺，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，包括步骤：
制备Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度；
在所述Si/SiO2/Si复合结构衬底上制备柔性电子器件层；
利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层。
可选地，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
提供第一硅片，并对所述第一硅片的表面进行氧化，得到SiO2/Si结构；
提供第二硅片，并沿着所述SiO2/Si结构中的氧化硅层将所述第二硅片与所述SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
对所述第二硅片进行研磨与抛光，控制所述第二硅片的厚度。
可选地，所述第二硅片的厚度为1μm-20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm-20μm。
可选地，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
提供第一硅片，并对所述第一硅片的表面进行氧化，得到第一SiO2/Si结构；
提供第二硅片，并对所述第二硅片的表面进行氧化，得到第二SiO2/Si结构；
沿着所述第一SiO2/Si结构中的氧化硅层与所述第二SiO2/Si结构中的氧化硅层，将所述第一SiO2/Si结构与所述第二SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
对所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层进行研磨与抛光，控制其厚度。
可选地，所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层的厚度为1μm-20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm-20μm。
可选地，所述Si/SiO2/Si复合结构衬底中氧化硅层的厚度为1μm-3μm。
可选地，硅片的键合工艺包括键合与退火，退火温度为700℃～1300℃。
可选地，所述柔性电子器件层中的器件至少包括BJT、CMOS及JFET中的一种。
可选地，利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层的步骤包括：
对所述Si/SiO2/Si复合结构衬底中的底层硅层进行研磨；
对所述Si/SiO2/Si复合结构衬底中的底层硅层进行化学腐蚀。
可选地，化学腐蚀去除的厚度大于等于10μm。
如上所述，本发明的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，具有以下有益效果：
通过调节控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度来控制制备的硅基超薄柔性电子器件的厚度，相比直接采用SOI晶圆，成本更低，且硅基超薄柔性电子器件的厚度可自主控制，可适用更多类型的电子器件需求；在Si/SiO2/Si复合结构衬底上直接制备柔性电子器件层，完全兼容标准硅基半导体工艺，满足硅基柔性电子器件的大规模制备需求；同时，结合化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层，可保证整个柔性硅晶圆的均匀性，同时避免了单纯机械研磨产生的微缺陷导致硅基柔性电子器件可靠性降低的问题。
附图说明
图1显示为本发明中厚度可控的晶圆级硅基超薄柔性电子器件制备方法的步骤示意图。
图2-图5显示为本发明中厚度可控的晶圆级硅基超薄柔性电子器件制备方法的工艺流程图。
附图标记说明
1-顶层硅层，2-氧化硅层，3-底层硅层。
具体实施方式
发明人研究发现：现有硅基柔性电子芯片在制造过程多采用机械减薄的方法直接将硅晶圆或单个芯片减薄到25μm或更薄，成品率本就不高，且随着减薄厚度降低成品率进一步降低；同时，减薄过程中会在芯片背面引入微缺陷，使得芯片工作过程中出现失效。
因此，这种方法制备硅基柔性芯片的成品率较低，且存在可靠性问题，不利于硅基柔性芯片的大规模制备；基于此，本发明提出一种晶圆级硅基超薄柔性电子器件的制备方法：以Si/SiO2/Si复合结构作为衬底，在该衬底上形成电子器件结构，通过控制Si/SiO2/Si复合结构中顶层硅层的厚度来控制最终制备得到的电子器件的厚度；利用化学腐蚀工艺去除Si/SiO2/Si复合结构中的底层硅层，对电子器件进行减薄处理，以保证整个柔性硅晶圆的均匀性，并能避免单纯机械研磨产生的微缺陷导致电子器件可靠性降低的问题。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所涵盖的范围内。
如图1所示，本发明提供一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其包括步骤：
S1、制备Si/SiO2/Si复合结构衬底，并调节控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度；
S2、在Si/SiO2/Si复合结构衬底上制备柔性电子器件层；
S3、利用化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层。
详细地，如图2-图3所示，制备Si/SiO2/Si复合结构衬底的步骤S1包括：取两片硅片，并对至少一片硅片进行表面氧化处理；如图2所示，对两片硅片进行键合，键合时氧化硅层位于中间，得到Si/SiO2/Si复合结构衬底，键合得到的Si/SiO2/Si复合结构衬底包括从上至下依次排列的顶层硅层1、氧化硅层2及底层硅层3，氧化硅层2的厚度为1μm-3μm；如图3所示，对Si/SiO2/Si复合结构衬底中的顶层硅层1进行研磨与抛光，对其进行减薄处理，顶层硅层1的厚度控制在1μm-20μm，顶层硅层1的具体厚度可根据后续需要制备的柔性电子器件要求设定。
其中，两片硅片的键合工艺包括键合与退火，退火温度为700℃～1300℃。
在本发明的一可选实施例中，制备Si/SiO2/Si复合结构衬底时只对一片硅片的表面进行氧化处理，制备Si/SiO2/Si复合结构衬底，并调节控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤S1进一步包括：
S11、提供第一硅片，并对第一硅片的表面进行氧化，得到SiO2/Si结构；
S12、提供第二硅片，并沿着SiO2/Si结构中的氧化硅层将第二硅片与SiO2/Si结构键合在一起，得到Si/SiO2/Si复合结构衬底；
S13、对第二硅片进行研磨与抛光，控制第二硅片的厚度，第二硅片的厚度为1μm-20μm，第二硅片即为Si/SiO2/Si复合结构衬底中的顶层硅层1。
在本发明的另一可选实施例中，制备Si/SiO2/Si复合结构衬底时同时对两片硅片的表面进行氧化处理，制备Si/SiO2/Si复合结构衬底，并调节控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤S1进一步包括：
S1a、提供第一硅片，并对第一硅片的表面进行氧化，得到第一SiO2/Si结构；
S1b、提供第二硅片，并对第二硅片的表面进行氧化，得到第二SiO2/Si结构；
S1c、沿着第一SiO2/Si结构中的氧化硅层与第二SiO2/Si结构中的氧化硅层，将第一SiO2/Si结构与第二SiO2/Si结构键合在一起，得到Si/SiO2/Si复合结构衬底；
S1d、对第一SiO2/Si结构中的硅层或者第二SiO2/Si结构中的硅层进行研磨与抛光，控制其厚度，第一SiO2/Si结构中的硅层或者第二SiO2/Si结构中的硅层的厚度为1μm-20μm，第一SiO2/Si结构中的硅层与第二SiO2/Si结构中的硅层中一个即为Si/SiO2/Si复合结构衬底中的顶层硅层1。
详细地，如图4所示，在步骤S2中，采用硅基标准工艺，在Si/SiO2/Si复合结构衬底上制备柔性电子器件层，柔性电子器件层中的器件包括BJT、CMOS及JFET等当下主流硅基器件中的一种或多种。
在本发明的一可选实施例中，如图4所示，采用标准CMOS工艺，在Si/SiO2/Si复合结构衬底上制备了一个标准反相器，即在顶层硅层1上制备反相器。
详细地，如图5所示，利用化学腐蚀工艺去除Si/SiO2/Si复合结构衬底中的底层硅层的步骤S3进一步包括：
S31、对Si/SiO2/Si复合结构衬底中的底层硅层3进行机械研磨；
S32、对Si/SiO2/Si复合结构衬底中的底层硅层3进行化学腐蚀，化学腐蚀去除的厚度大于等于10μm，得到减薄的硅基柔性电子器件。
在本发明的一可选实施例中，机械研磨工艺完成后，剩余的硅片总厚度为100μm(包括含器件层的顶层硅层1、氧化层2和剩余的底层硅层3)，然后再用化学腐蚀工艺去除剩余的底层硅层3。在本发明的其它实施例中，为了提升效率，一般要求机械研磨后剩余硅片的总厚度不高于200μm。
最终，制备得到如图5所示的硅基柔性电子器件，其包括氧化硅层2及氧化硅层2上含有器件层的顶层硅层1。
综上所述，在本发明提供的厚度可控的晶圆级硅基超薄柔性电子器件制备方法中，通过控制Si/SiO2/Si复合结构衬底中顶层硅层的厚度来控制制备的硅基超薄柔性电子器件的厚度，相比直接采用SOI晶圆，成本更低，且硅基超薄柔性电子器件的厚度可自主控制，可适用更多类型的电子器件需求；在Si/SiO2/Si复合结构衬底上直接制备柔性电子器件层，完全兼容标准硅基半导体工艺，满足硅基柔性电子器件的大规模制备需求；同时，结合化学腐蚀方法去除Si/SiO2/Si复合结构衬底中的底层硅层，可保证整个柔性硅晶圆的均匀性，同时避免了单纯机械研磨产生的微缺陷导致硅基柔性电子器件可靠性降低的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，包括步骤：
制备Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度；
在所述Si/SiO2/Si复合结构衬底上制备柔性电子器件层；
利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层。
2.根据权利要求1所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
提供第一硅片，并对所述第一硅片的表面进行氧化，得到SiO2/Si结构；
提供第二硅片，并沿着所述SiO2/Si结构中的氧化硅层将所述第二硅片与所述SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
对所述第二硅片进行研磨与抛光，控制所述第二硅片的厚度。
3.根据权利要求2所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，所述第二硅片的厚度为1μm-20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm-20μm。
4.根据权利要求1所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，制备所述Si/SiO2/Si复合结构衬底，并调节控制所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度的步骤包括：
提供第一硅片，并对所述第一硅片的表面进行氧化，得到第一SiO2/Si结构；
提供第二硅片，并对所述第二硅片的表面进行氧化，得到第二SiO2/Si结构；
沿着所述第一SiO2/Si结构中的氧化硅层与所述第二SiO2/Si结构中的氧化硅层，将所述第一SiO2/Si结构与所述第二SiO2/Si结构键合在一起，得到所述Si/SiO2/Si复合结构衬底；
对所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层进行研磨与抛光，控制其厚度。
5.根据权利要求4所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，所述第一SiO2/Si结构中的硅层或者所述第二SiO2/Si结构中的硅层的厚度为1μm-20μm，即所述Si/SiO2/Si复合结构衬底中顶层硅层的厚度为1μm-20μm。
6.根据权利要求2或4所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，所述Si/SiO2/Si复合结构衬底中氧化硅层的厚度为1μm-3μm。
7.根据权利要求2或4所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，硅片的键合工艺包括键合与退火，退火温度为700℃～1300℃。
8.根据权利要求1所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，所述柔性电子器件层中的器件至少包括BJT、CMOS及JFET中的一种。
9.根据权利要求1或8所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，利用化学腐蚀工艺去除所述Si/SiO2/Si复合结构衬底中的底层硅层的步骤包括：
对所述Si/SiO2/Si复合结构衬底中的底层硅层进行研磨；
对所述Si/SiO2/Si复合结构衬底中的底层硅层进行化学腐蚀。
10.根据权利要求9所述的厚度可控的晶圆级硅基超薄柔性电子器件制备方法，其特征在于，化学腐蚀去除的厚度大于等于10μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110381198.2A CN115206887A (zh) | 2021-04-09 | 2021-04-09 | 厚度可控的晶圆级硅基超薄柔性电子器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110381198.2A CN115206887A (zh) | 2021-04-09 | 2021-04-09 | 厚度可控的晶圆级硅基超薄柔性电子器件制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115206887A true CN115206887A (zh) | 2022-10-18 |
Family
ID=83571244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110381198.2A Pending CN115206887A (zh) | 2021-04-09 | 2021-04-09 | 厚度可控的晶圆级硅基超薄柔性电子器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115206887A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489958A (zh) * | 2013-08-27 | 2014-01-01 | 湖南红太阳光电科技有限公司 | 一种柔性硅基砷化镓电池的制备方法 |
| CN108962918A (zh) * | 2018-06-20 | 2018-12-07 | 中国电子科技集团公司第二十四研究所 | 一种基于soi cmos的电子器件、制备方法以及剥离方法 |
| CN111243966A (zh) * | 2020-01-14 | 2020-06-05 | 联合微电子中心有限责任公司 | 一种柔性传感器制造工艺及柔性传感器 |
-
2021
- 2021-04-09 CN CN202110381198.2A patent/CN115206887A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489958A (zh) * | 2013-08-27 | 2014-01-01 | 湖南红太阳光电科技有限公司 | 一种柔性硅基砷化镓电池的制备方法 |
| CN108962918A (zh) * | 2018-06-20 | 2018-12-07 | 中国电子科技集团公司第二十四研究所 | 一种基于soi cmos的电子器件、制备方法以及剥离方法 |
| CN111243966A (zh) * | 2020-01-14 | 2020-06-05 | 联合微电子中心有限责任公司 | 一种柔性传感器制造工艺及柔性传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11791307B2 (en) | DBI to SI bonding for simplified handle wafer | |
| US9818615B2 (en) | Systems and methods for bidirectional device fabrication | |
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| US11637016B2 (en) | Systems and methods for bidirectional device fabrication | |
| CN103832970A (zh) | 一种低温晶圆键合方法 | |
| CN113903656A (zh) | 一种碳化硅晶圆加工工艺 | |
| CN110085510B (zh) | 一种多层单晶硅薄膜的制备方法 | |
| CN103579103A (zh) | 三维叠层封装方法以及影像传感器的制作方法 | |
| CN113053919B (zh) | 一种多层绝缘体上硅晶圆及其制造方法 | |
| CN115206887A (zh) | 厚度可控的晶圆级硅基超薄柔性电子器件制备方法 | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| JPH01140652A (ja) | 立体型半導体装置 | |
| CN109712961A (zh) | 三维集成电路及其制造方法 | |
| CN102485639B (zh) | 基于金诱导非晶硅结晶的低温键合方法 | |
| US7297613B1 (en) | Method of fabricating and integrating high quality decoupling capacitors | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| CN113113306A (zh) | 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺 | |
| CN103137538A (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN115360086A (zh) | 一种批量生产SiC薄片的分割剥离工艺 | |
| JP2981673B2 (ja) | 半導体基板の製造方法 | |
| TW201009927A (en) | Method for manufacturing a semiconductor device, and a semiconductor device | |
| CN106449433A (zh) | 一种降低开关二极管结电容的键合结构及其制造方法 | |
| McCutcheon et al. | Advanced processes and materials for temporary wafer bonding | |
| CN117672813A (zh) | 一种硅片的制备方法及硅片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |