CN115172168A - 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 - Google Patents
一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 Download PDFInfo
- Publication number
- CN115172168A CN115172168A CN202210810604.7A CN202210810604A CN115172168A CN 115172168 A CN115172168 A CN 115172168A CN 202210810604 A CN202210810604 A CN 202210810604A CN 115172168 A CN115172168 A CN 115172168A
- Authority
- CN
- China
- Prior art keywords
- layer
- threshold
- semiconductor
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002135 nanosheet Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000003491 array Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000003475 lamination Methods 0.000 claims description 12
- 229910017107 AlOx Inorganic materials 0.000 claims description 3
- 229910015711 MoOx Inorganic materials 0.000 claims description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 229910018557 Si O Inorganic materials 0.000 abstract description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000002090 nanochannel Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 244000208734 Pisonia aculeata Species 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 241000849798 Nita Species 0.000 description 1
- 235000003976 Ruta Nutrition 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000002055 nanoplate Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000005806 ruta Nutrition 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种多阈值堆叠纳米片GAA‑FET器件阵列的制备方法，其中，器件环绕式栅极中的高k介质层的形成过程为：首先界面氧化后沉积覆盖无极性高k介质层，然后沉积覆盖第一类极性高k介质层，进行退火，然后通过刻蚀工艺在部分器件阵列中去除，以便后继形成第一类器件阈值；再沉积覆盖第二类极性高k介质，进行退火，然后再通过刻蚀工艺在部分器件阵列中去除，形成第二类器件阈值，并以此通过不同覆盖区域组合获得更多的器件阈值。本发明在GAA‑FET器件阵列集成制造中通过不同极性叠层高k介质层覆盖来改变界面氧化层中Si‑O极性强度，以此来实现不同器件阈值的制造方法。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法。
背景技术
随着晶体管特征尺寸的不断微缩，传统的MOSFET器件经历了由平面结构到三维结构的转变，提升器件性能的同时降低短沟道效应带来的影响。目前主流的三维结构晶体管是FinFET。但是FinFET在5nm以下技术代面临巨大的挑战，而在最新发布的InternationalRoadmap for Devices and Systems(IRDS)中，纳米片环栅晶体管(Nanosheet-GAAFET)是3nm节点之后可以有效替代FinFET的关键器件，并且可以显著抑制短沟效应，提升器件的电流驱动性能。
目前，GAA stacked nanosheet FET的研究进展受到了学术界和产业界的广泛关注。不断更新的制备流程和关键工艺，以及优化后的器件结构是新型CMOS器件的热门研究方向。
GAA stacked nanosheet FET是在FinFET和Nanowire-FET的基础上发展而来的一种具有环栅结构和水平纳米片(NS)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比FinFET器件结构更好的栅控能力，可以有效抑制器件的短沟道效应；在电流驱动方面，Nanosheet-GAAFET具有有效栅可调和垂直水平方向的堆叠设计也可显著增强器件的电流驱动性能。
但是，目前常规堆叠纳米片GAA-FET的HKMG制造工艺中，由于受到狭小栅长、纳米片上下间距以及纳米片宽度、Pitch等众多因素影响，传统的多层HKMG薄膜在堆叠纳米片沟道上出现难以填充或者填充不均匀现象，导致器件阈值难以精确调控，特别是在GAA-FET中通过常规方法，由于堆叠纳米片之间空间限制导致通过HKMG中功函数金属层(WFL)或其他金属栅膜层的厚度变化来分别实现CMOS(NMOS/PMOS)的多阈值集成将面临极大挑战。
发明内容
针对上述技术问题，本发明提出了一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法，在一种在GAA-FET器件阵列集成制造中通过不同极性叠层HK覆盖、退火来改变IL中Si-O极性强度，随后去除覆盖层，以此来实现不同的器件阈值。
本发明采用了如下技术方案：
一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法，其特征在于：包括如下步骤：
提供衬底；
在所述衬底上外延生长由第一半导体/第二半导体交替层叠的超晶格叠层；
刻蚀所述超晶格叠层，形成多个鳍片；
在所述鳍片上形成假栅，并对鳍片进行刻蚀；
对所述鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片；
选择外延生长工艺形成源漏区；
介质沉积与平坦化露出假栅；
实现纳米片的沟道释放，其中所述纳米片形成的叠层构成为多个导电沟道；
形成环绕式栅极，环绕于纳米堆栈部周围；其中，器件环绕式栅极中的高k介质层的形成过程为：首先界面氧化后沉积覆盖无极性高k介质层，然后沉积覆盖第一类极性高k介质层，进行退火，然后通过刻蚀工艺在部分器件阵列中去除，以便后继形成第一类器件阈值；再沉积覆盖第二类极性高k介质，进行退火，然后再通过刻蚀工艺在部分器件阵列中去除，形成第二类器件阈值，并以此通过不同覆盖区域组合获得更多的器件阈值。
本发明的技术方案在不增加多层HKMG的整体厚度，保证GAA-FET器件阵列器件中多阈值的有效调控。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明在衬底上生长超晶格叠层示意图。
图2为本发明在超晶格叠层上形成第一侧墙示意图。
图3为本发明刻蚀超晶格叠层形成鳍片示意图。
图4为本发明去除第一侧墙、形成浅槽隔离区沿垂直鳍线方向的纵向剖面示意图。
图5为本发明在鳍片上形成假栅沿垂直鳍线方向的纵向剖面示意图。
图6为本发明在器件中定义的X-X、Y-Y方向。
图7为沿X-X线的剖面示意图，在假栅两侧形成第二侧墙、进行源漏刻蚀。
图8为本发明从外向内刻蚀掉部分第一半导体层、进一步沉积第二侧墙、刻蚀外层第二侧墙沿X-X线的剖面示意图。
图9为本发明沉积源漏区、掺杂源漏区、沉积隔离层的剖面示意图。
图10为本发明沉积去掉假栅、纳米沟道释放、沉积界面氧化层沿X-X线的剖面示意图。
图11为多阈值高K介质层的形成示意图。
图12为本发明形成金属栅、沉积形成介质CMP层的剖面示意图。
图13为本发明形成接触孔光刻与刻蚀并最终形成的多阈值堆叠纳米片GAA-FET器件阵列的剖面示意图。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在本实施例中，提供一种用于制造半导体器件阵列的方法，为显示方便，下面图示以一个器件的制造方法示意器件阵列的制造方法。结合图1-13为本发明的FET器件阵列的制备工艺示意图，制备FET器件阵列工艺包括：
如图1所述，提供衬底101，可为体硅(bulk silicon)。
衬底101是适合于形成一个或多个IC器件的半导体晶圆的部分，当采用体硅衬底，在体硅衬底中通过注入杂质，扩散，退火后形成高掺杂阱区，达到所需阱深。其中对P型FET，上述高掺杂阱区为N阱，注入的杂质为n型杂质离子，比如磷(P)离子；其中对N型FET，上述高掺杂阱区为p阱，注入的杂质为p型杂质离子，比如硼(B)离子。超晶格叠层外延过程中分别调控SiGe厚度和Si厚度，并调控Ge含量形成多组分的SiGe导电沟道。
去除体硅衬底表面的二氧化硅(SiO2)，并在体硅衬底上外延生长出多个周期的第一半导体201’/第二半导体202’的超晶格结构的叠层；超晶格结构中的每一层半导体厚度均在30纳米以下，最终生产出的厚度会直接决定纳米片通道的高度以及静电性能。
其中对P型FET，上述第一半导体201’/第二半导体202’超晶格为Si/SiGe叠层，对于N型FET，上述第一半导体201’/第二半导体202’超晶格为SiGe/Si叠层。
如图2所述，采用自对准的侧墙转移(SIT)工艺形成纳米尺度第一侧墙301器件阵列，第一侧墙301为氮化硅(SiNX),具体形成过程为：在超晶格叠层上覆盖一层牺牲层302，牺牲层具体可为多晶硅(PolySi，p-si)或非晶硅(a-si)，刻蚀掉部分牺牲层，积淀氮化硅(SiNx)层，再采用各向异性刻蚀，刻蚀掉剩余的牺牲层，使其仅保留在超晶格叠层上多道周期性氮化硅(SiNx)第一侧墙(spacers)301，所述氮化硅(SiNx)第一侧墙301在光刻中起到硬掩膜(Hard Mask)的作用。
通过刻蚀工艺把外延生长的超晶格叠层做成多个周期分布的鳍片。以第一侧墙301为掩膜进行刻蚀，形成带有超晶格叠层结构的鳍片。所述鳍片上部为超晶格叠层形成的导电通道区，下部为衬底，形成如图3所示的鳍片。该鳍片不仅包括超晶格叠层结构，还包括深入到衬底的单晶硅结构。所述刻蚀工艺为干法刻蚀或湿法刻蚀，在一个实施例中可采用反应离子刻蚀(RIE)。鳍片将用以形成一或多个n型场效晶体管以及/或p型场效晶体管的水平纳米片。尽管图3示出了一个鳍片，应能理解可使用任何合适数量与形态的鳍片。鳍片的高度大约10nm-400nm，宽度大约为1-100nm。
如图4所示，在相邻的两个鳍之间形成浅槽隔离(shallow trench isolation,STI)区103。首先介电绝缘材料进行沉积，然后进行平坦化，例如用CMP工艺，然后进行介电绝缘材料选择性回刻，露出三维的鳍片结构，由此邻近于鳍片以形成浅沟槽隔离区103。浅沟槽隔离区103其上表面一般和鳍片中超晶格叠层结构与衬底单晶硅的界面齐平，也可高于或低于该界面水平线。浅沟槽隔离区103可由合适的介电材料所形成，如二氧化硅(SiO2)、氮化硅(SiNx)等。浅沟槽隔离区103的作用是隔开相邻鳍片上的晶体管。浅沟槽隔离区103区使得超晶格叠层的最底层的第一半导体层201’露出。
如图5所示，在露出的鳍片上、与鳍线相垂直的方向(即Y-Y方向)上形成假栅叠层(dummy gate)。假栅叠层为多层结构，包括栅绝缘介质(未示出)、假栅层106和硬掩膜层108。可采用热氧化、化学气相沉积、溅射(sputtering)等工艺形成假栅叠层结构。假栅叠层结构横跨鳍上部的超晶格叠层，多个假栅沿着鳍线方向周期性分布的。假栅层106所使用的材料可以是多晶硅(PolySi，p-si)或非晶硅(a-si)。硬掩膜层108所使用的材料可以是氧化物、碳化物、碳化物、有机物等。
如图6中定义方向，图6中设置了X-X、Y-Y两条虚线，X-X线为沿鳍线方向、鳍片的中心线，Y-Y线为垂直鳍线方向、鳍片的中心线，后续的附图均是以X-X、Y-Y两条线的剖面示意图。
图7所示，在假栅叠层两侧、沿鳍线方向(即X-X方向)分别设置氮化硅(SiNx)第二侧墙107，两侧的第二侧墙107厚度相同。然后，采用假栅层106、硬掩膜108、第二侧墙107作为掩膜，通过刻蚀工艺对鳍片进行源漏刻蚀。
然后，如图8所示，进行pull-back刻蚀，对第一半导体层201’从源漏区向中心方向刻蚀掉部分。然后在鳍片外周沉积氮化硅(SiNx)第三侧墙107’,对第三侧墙进行刻蚀，刻蚀至在竖直方向与第二半导体层202’平齐。前述pull-back刻蚀造成的第一半导体层201’比第一半导体层201’缺失的部分，被第三侧墙107’的氮化硅(SiNx)填平。
如图9所示，对于P型FET，源漏区材料为硼(B)掺杂SiGe(SiGe:B)，对于N型FET，源漏区材料为磷(P)掺杂硅(Si)(Si:P)，并最终形成源漏区110。
然后，在假栅极和源漏区110上表面沉积隔离层111，防止后续步骤中的假栅层106与源漏区110之间的互连短路，并对隔离层111进行化学机械抛光，使其平坦化，去除硬掩膜层108，露出假栅层106。
然后，如图10所示，通过选择性刻蚀或腐蚀工艺，将前述的多晶硅(PolySi，p-si)或非晶硅(a-si)形成的假栅层106刻蚀或腐蚀掉，即去掉假栅层106。
随后，选择性刻蚀超晶格叠层中的牺牲层，进行纳米片(nanosheet)沟道释放。对鳍片露出的导电通道区部分进行处理，移除每层第一半导体层201’，第一半导体层201’即为牺牲层，对第二半导体形成的纳米片202进行释放。纳米片202宽度范围为1-100nm，厚度范围为1-30nm，各纳米片202之间的间隔范围为3-30nm。
一种实施例，对于P型和N型FET，牺牲层均为GeSi层，选择性移除GeSi层，保留Si层，形成Si水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。
另外一种实施例，对于P型和N型FET，分别进行沟道释放。
对于P型FET，牺牲层为Si层，选择性移除Si层，保留SiGe层，形成SiGe水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于SiGe以较快的速率选择性地刻蚀Si的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。
对于N型FET，牺牲层为SiGe层，选择性移除SiGe层，保留Si层，形成Si水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。第二半导体纳米层片202叠层，形成了纳米堆栈部。
接着，如图11所示，沉积或生长界面氧化层(IL，未示出)，然后沉积高k介质层，覆盖使得高K介质层环绕纳米堆栈部表面。具体如下：首先沉积无极性高k介质层115-1，无极性高k介质层115-1在IL层中不形成偶极子调控，形成标准阈值；然后从中选择部分器件继续沉积第一极性高k介质层115-2，然后进行退火工艺，再通过刻蚀工艺去除第一极性高K介质层115-2，如此在IL层中形成强偶极子(dipole)调控，并形成第一类低阈值，在一个实施例中第一类低阈值为最低阈值；然后再从上述部分被沉积第一极性高k介质层115-2的器件中选择部分器件继续沉积第二极性高k介质层115-3，然后进行退火工艺，再通过刻蚀工艺去除第二极性高k介质层115-3，第二极性高K介质层115-3在IL层中形成次中dipole调控，并形成第一类低阈值，在一个实施例中第二类低阈值为次低阈值。
通过不同极性叠层HK覆盖、退火来改变IL中Si-O极性强度，随后去除覆盖层，以此来实现不同器件阈值。高k介质层可具有高于约6.0的介电常数，在一个实施例中，在NMOS中第一类极性高k介质层可采用为LaOx、MgOx、ScOx、YOx、NdOx的一种或几种的组合，第二类极性高k介质层可采用为AlOx、MnOx、ZrOx、TiOx、MoOx的一种或几种的组合；而在PMOS中第一类极性高k介质层与第二类极性高k介质层与NMOS中情况相反。退火温度范围为200℃～1000℃。
第一类和第二类极性高k介质材料交换，第一类调控阈值相比未极性覆盖的标准阈值为最大阈值(绝对值)，第二类调控阈值为次大阈值(绝对值)的制造方法。
接着，在假栅106所形成的空间、高k介质层外沉积金属栅，形成多层高k/金属栅结构。金属栅包含覆盖层、阻挡层、功函数层、填充层多层结构。可通过选择光刻和腐蚀形成不同有效功函数的膜层结构，以调控器件阈值。一般利用化学气相沉积、物理气相沉积等工艺形成含金属栅。所述金属栅材料为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、Cr、Au、Cu、Ag、HfRu或RuOx的一种或几种的组合。如图11中所示出，金属栅极填充了假栅层106去除后的空间。其后进行对多层高k/金属栅结构进行化学机械抛光，使其平坦化，并去除暴露于假栅空间之外位介质层表面的多余多层高K/金属栅材料，形成高k介质层、金属栅113，其中二者填充在原第一半导体层201’的空间形成了环栅结构。
接着在顶部进行ILD-1介质沉积，形成介质CMP层112，在介质CMP层112进行接触孔光刻与刻蚀，沉积孔硅化物114，引出接触电极。
后继完成多层后道互连和钝化保护工艺。
上述即为制备完整的半导体器件的工艺流程，形成了如图11所示的FET器件。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本发明的技术方案在不增加多层HKMG的整体厚度，保证GAA-FET器件阵列器件中多阈值的有效调控。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。
Claims (10)
1.一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法，其特征在于：包括如下步骤：
提供衬底；
在所述衬底上外延生长由第一半导体/第二半导体交替层叠的超晶格叠层；
刻蚀所述超晶格叠层，形成多个鳍片；
在所述鳍片上形成假栅，并对鳍片进行刻蚀；
对所述鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片；
选择外延生长工艺形成源漏区；
介质沉积与平坦化露出假栅；
实现纳米片的沟道释放，其中所述纳米片形成的叠层构成为多个导电沟道；
形成环绕式栅极，环绕于纳米堆栈部周围；其中，器件环绕式栅极中的高k介质层的形成过程为：首先界面氧化后沉积覆盖无极性高k介质层，然后沉积覆盖第一类极性高k介质层，进行退火，然后通过刻蚀工艺在部分器件阵列中去除，以便后继形成第一类器件阈值；再沉积覆盖第二类极性高k介质，进行退火，然后再通过刻蚀工艺在部分器件阵列中去除，形成第二类器件阈值，并以此通过不同覆盖区域组合获得更多的器件阈值。
2.根据权利要求1所述的方法，其特征在于：所述形成多个鳍片步骤具体为：在所述超晶格叠层上设置第一侧墙；以所述第一侧墙为掩膜刻蚀所述超晶格叠层，形成所述多个鳍片。
3.根据权利要求2所述的方法，其特征在于：还包括形成浅沟槽隔离区，具体为：在相邻鳍片之间生成浅沟隔离区，使得所述多个导电沟道位于浅沟隔离区之上。
4.根据权利要求3所述的方法，其特征在于：还包括形成源漏区，具体为：刻蚀掉相邻假栅之间的鳍片结构以形成源极、漏极生长空间；在所述生长空间外延生长源漏区，并在源漏区上淀积隔离层。
5.根据权利要求4所述的方法，其特征在于：形成所述环绕式栅极步骤具体为：形成源漏区后，选择腐蚀去掉假栅，在实现纳米片沟道释放后，在原假栅位置积淀栅极。
6.根据权利要求1所述的方法，其特征在于：第一类器件阈值相比最终未极性覆盖的器件阈值为最小阈值，第二类器件阈值为次小阈值。
7.根据权利要求1所述的方法，其特征在于：所述第一半导体为SiGe，所述第二半导体为Si，或者所述第一半导体为Si，所述第二半导体为SiGe。
8.根据权利要求1所述的方法，其特征在于：所述环绕式栅极由外到内依次包括界面氧化层、高K介质层和金属栅。
9.根据权利要求1所述的方法，其特征在于：在NMOS中，第一类极性高k介质为LaOx、MgOx、ScOx、YOx或NdOx的一种或几种的组合，第二类极性高k介质为AlOx、MnOx、ZrOx、TiOx、MoOx的一种或几种的组合；对于PMOS中，第一类极性高k介质为AlOx、MnOx、ZrOx、TiOx或MoOx的一种或几种的组合，第二类极性高k介质为LaOx、MgOx、ScOx、YOx或NdOx的一种或几种的组合。
10.根据权利要求1所述的方法，其特征在于：退火温度范围为200℃～1000℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210810604.7A CN115172168A (zh) | 2022-07-11 | 2022-07-11 | 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210810604.7A CN115172168A (zh) | 2022-07-11 | 2022-07-11 | 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115172168A true CN115172168A (zh) | 2022-10-11 |
Family
ID=83492633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210810604.7A Pending CN115172168A (zh) | 2022-07-11 | 2022-07-11 | 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172168A (zh) |
-
2022
- 2022-07-11 CN CN202210810604.7A patent/CN115172168A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI777634B (zh) | 半導體裝置及其形成方法 | |
| US20190067115A1 (en) | Gate cut method for replacement metal gate | |
| US11855162B2 (en) | Contacts for semiconductor devices and methods of forming the same | |
| US11942523B2 (en) | Semiconductor devices and methods of forming the same | |
| CN113178491A (zh) | 一种负电容场效应晶体管及其制备方法、一种半导体器件 | |
| KR20220050019A (ko) | 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법 | |
| CN116845108A (zh) | 一种半导体器件及其制备方法 | |
| CN116825844A (zh) | 一种半导体器件及其制备方法 | |
| CN114927555A (zh) | 一种半导体器件及其制备方法 | |
| CN114927422A (zh) | 一种半导体器件制备方法 | |
| CN115831752A (zh) | 一种半导体器件及其制备方法 | |
| TWI793630B (zh) | 半導體裝置及方法 | |
| TWI770789B (zh) | 電晶體、半導體裝置及形成方法 | |
| US11842933B2 (en) | Semiconductor device and method | |
| CN115172168A (zh) | 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法 | |
| CN113206090A (zh) | 一种cfet结构、其制备方法以及应用其的半导体器件 | |
| CN113178488B (zh) | 一种半导体器件的制备方法及半导体器件 | |
| CN115274448A (zh) | 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法 | |
| CN114927556A (zh) | 一种半导体器件及其制备方法 | |
| CN115172441A (zh) | 一种空气内侧墙纳米片环栅晶体管及其制造方法 | |
| CN115064576A (zh) | 一种半导体器件及其制备方法 | |
| TWI807817B (zh) | 半導體裝置及其形成方法 | |
| TWI816113B (zh) | 半導體裝置及其方法 | |
| US12002717B2 (en) | Semiconductor device and method | |
| CN115295416A (zh) | 一种抑制沟道漏电的堆叠纳米片gaa-fet中的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |