CN115274448A - 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法 - Google Patents

一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法 Download PDF

Info

Publication number
CN115274448A
CN115274448A CN202210810614.0A CN202210810614A CN115274448A CN 115274448 A CN115274448 A CN 115274448A CN 202210810614 A CN202210810614 A CN 202210810614A CN 115274448 A CN115274448 A CN 115274448A
Authority
CN
China
Prior art keywords
gaa
fet devices
group
nanosheet
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210810614.0A
Other languages
English (en)
Inventor
殷华湘
姚佳欣
张青竹
魏延钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Ic Technology Innovation Center Beijing Co ltd
Institute of Microelectronics of CAS
Original Assignee
North Ic Technology Innovation Center Beijing Co ltd
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Ic Technology Innovation Center Beijing Co ltd, Institute of Microelectronics of CAS filed Critical North Ic Technology Innovation Center Beijing Co ltd
Priority to CN202210810614.0A priority Critical patent/CN115274448A/zh
Publication of CN115274448A publication Critical patent/CN115274448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种多阈值堆叠纳米片GAA‑FET器件阵列及其制备方法，其中，多阈值堆叠纳米片GAA‑FET器件阵列包括两组或多组GAA‑FET器件，每组GAA‑FET器件包括：所述GAA‑FET器件阵列中每组所述GAA‑FET器件中的纳米片堆栈部总高度相同，其中第一组GAA‑FET器件中纳米片厚度大于第二GAA‑FET器件单元中纳米片厚度，第一组GAA‑FET器件中环绕式栅极中的金属栅厚度小于第二组GAA‑FET器件中环绕式栅极中的金属栅厚度，以此在后继工艺中获得不同的器件阈值。本发明的技术方案通过不同纳米片沟道厚度与上下间距以实现不同厚度金属栅薄膜填充，可以精确控制器件多阈值。

Description

一种多阈值堆叠纳米片GAA-FET器件阵列及其制备方法
技术领域
本发明涉及半导体领域，尤其涉及一种多阈值堆叠纳米片GAA-FET器件阵列及其制备方法。
背景技术
随着晶体管特征尺寸的不断微缩，传统的MOSFET器件经历了由平面结构到三维结构的转变，提升器件性能的同时降低短沟道效应带来的影响。目前主流的三维结构晶体管是FinFET。但是FinFET在5nm以下技术代面临巨大的挑战，而在最新发布的InternationalRoadmap for Devices and Systems(IRDS)中，纳米片环栅晶体管(Nanosheet-GAAFET)是3nm节点之后可以有效替代FinFET的关键器件，并且可以显著抑制短沟效应，提升器件的电流驱动性能。
目前，GAA stacked nanosheet FET的研究进展受到了学术界和产业界的广泛关注。不断更新的制备流程和关键工艺，以及优化后的器件结构是新型CMOS器件的热门研究方向。
GAA stacked nanosheet FET是在FinFET和Nanowire-FET的基础上发展而来的一种具有环栅结构和水平纳米片(NS)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比FinFET器件结构更好的栅控能力，可以有效抑制器件的短沟道效应；在电流驱动方面，Nanosheet-GAAFET具有有效栅可调和垂直水平方向的堆叠设计也可显著增强器件的电流驱动性能。
但是，目前常规堆叠纳米片GAA-FET的HKMG制造工艺中，由于受到狭小栅长、纳米片上下间距以及纳米片宽度、Pitch等众多因素影响，传统的多层HKMG薄膜在堆叠纳米片沟道上出现难以填充或者填充不均匀现象，导致器件阈值难以精确调控，特别是在GAA-FET中通过常规方法，由于堆叠纳米片之间空间限制导致通过HKMG中功函数金属层(WFL)或其他金属栅膜层的厚度变化来分别实现CMOS(NMOS/PMOS)的多阈值集成将面临极大挑战。
发明内容
针对上述技术问题，本发明提出了一种多阈值堆叠纳米片GAA-FET器件阵列及其制备方法，调控不同纳米片沟道厚度与上下间距以实现不同厚度金属栅薄膜填充以精确控制器件GAA-FET的多阈值实现。
本发明采用了如下技术方案：
一种多阈值堆叠纳米片GAA-FET器件阵列，其包括两个或多个GAA-FET器件单元，每个GAA-FET器件单元包括：
一种多阈值堆叠纳米片GAA-FET器件阵列，其特征在于：
其包括两组或多组GAA-FET器件，每组GAA-FET器件包括：
衬底；
纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：多个纳米片形成的叠层，所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；
环绕式栅极，其环绕于所述纳米堆栈部周围；
所述GAA-FET器件阵列中各组所述GAA-FET器件中的纳米片堆栈部总高度相同，其中第一组GAA-FET器件中的纳米片厚度大于第二组GAA-FET器件中纳米片厚度，第一组GAA-FET器件中环绕式栅极中的金属栅厚度小于第二组GAA-FET器件中环绕式栅极中的金属栅厚度。
本发明还公开了一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法，包括如下步骤：
提供衬底；
在所述衬底上外延生长多个由第一半导体/第二半导体交替层叠的超晶格叠层；
刻蚀所述超晶格叠层，形成多个鳍片；
在所述鳍片上形成假栅，并对鳍片进行刻蚀；
对所述鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片；
实现纳米片的沟道释放，其中所述纳米片形成的叠层构成为多个导电沟道；
在纳米片的沟道中填充高保形保护膜；通过选择性刻蚀工艺，清理掉部分纳米片堆栈部中纳米片的沟道中的高保形保护膜后，继续刻蚀纳米片；
去除剩余的纳米片的沟道中填充高保形保护膜；
形成环绕式栅极，环绕于纳米堆栈部周围。
本发明的技术方案通过不同纳米片沟道厚度与上下间距以实现不同厚度金属栅薄膜填充，可以精确控制器件多阈值。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明在衬底上生长超晶格叠层示意图。
图2为本发明在超晶格叠层上形成第一侧墙示意图。
图3为本发明刻蚀超晶格叠层形成鳍片示意图。
图4为本发明去除第一侧墙、形成浅槽隔离区沿垂直鳍线方向的纵向剖面示意图。
图5为本发明在鳍片上形成假栅沿垂直鳍线方向的纵向剖面示意图。
图6为本发明在器件中定义的X-X、Y-Y方向。
图7为沿X-X线的剖面示意图，在假栅两侧形成第二侧墙、进行源漏刻蚀。
图8为本发明从外向内刻蚀掉部分第一半导体层、进一步沉积第二侧墙、刻蚀外层第二侧墙沿X-X线的剖面示意图。
图9为本发明沉积源漏区、掺杂源漏区、沉积隔离层的剖面示意图。
图10为本发明沉积去掉假栅、纳米沟道释放沿X-X线的剖面示意图。
图11为器件单元阵列示意图。
图12为本发明填充高保形保护膜、选择性刻蚀高保形保护膜的示意图。
图13为本发明进行纳米片trimming、刻蚀剩余的高保形保护膜的示意图。
图14为本发明沉积高K介质层示意图。
图15为本发明沉积不同厚度的金属功函数层的示意图。
图16-17为本发明沉积金属栅示意图。
图18为本发明沉积形成介质CMP层的剖面示意图。
图19为本发明形成接触孔光刻与刻蚀并最终形成的多阈值堆叠纳米片GAA-FET器件阵列的剖面示意图。
具体实施方式
以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
在本实施例中，提供一种用于制造半导体器件的方法。结合图1-11为本发明的FET器件的制备工艺示意图，制备FET器件工艺包括：
如图1所述，提供衬底101，可为体硅(bulk silicon)。
衬底101是适合于形成一个或多个IC器件的半导体晶圆的部分，当采用体硅衬底，在体硅衬底中通过注入杂质，扩散，退火后形成高掺杂阱区，达到所需阱深。其中对P型FET，上述高掺杂阱区为N阱，注入的杂质为n型杂质离子，比如磷(P)离子；其中对N型FET，上述高掺杂阱区为p阱，注入的杂质为p型杂质离子，比如硼(B)离子。
去除体硅衬底表面的二氧化硅(SiO2)，并在体硅衬底上外延生长出多个周期的第一半导体201’/第二半导体202’的超晶格结构的叠层；超晶格叠层外延过程中分别调控SiGe厚度和Si厚度，并调控Ge含量形成多组分的Si/SiGe叠层。超晶格结构中的每一层半导体厚度均在30纳米以下，最终生产出的厚度会直接决定纳米片通道的高度以及静电性能。
其中一种方式是对P型FET和N型FET，上述一半导体201’/第二半导体202’超晶格均为Si/SiGe叠层。另外一种方式对P型FET，上述第一半导体201’/第二半导体202’超晶格为Si/SiGe叠层，对于N型FET，上述第一半导体201’/第二半导体202’超晶格为SiGe/Si叠层。
如图2所述，采用自对准的侧墙转移(SIT)工艺形成纳米尺度第一侧墙301器件阵列，第一侧墙301为氮化硅(SiNX),具体形成过程为：在超晶格叠层上覆盖一层牺牲层302，牺牲层具体可为多晶硅(PolySi，p-si)或非晶硅(a-si)，刻蚀掉部分牺牲层，积淀氮化硅(SiNx)层，再采用各向异性刻蚀，刻蚀掉剩余的牺牲层，使其仅保留在超晶格叠层上多道周期性氮化硅(SiNx)第一侧墙(spacers)301，所述氮化硅(SiNx)第一侧墙301在光刻中起到硬掩膜(Hard Mask)的作用。
通过刻蚀工艺把外延生长的超晶格叠层做成多个周期分布的鳍片。以第一侧墙301为掩膜进行刻蚀，形成带有超晶格叠层结构的鳍片。所述鳍片上部为超晶格叠层形成的导电通道区，下部为衬底，形成如图3所示的鳍片。该鳍片不仅包括超晶格叠层结构，还包括深入到衬底的单晶硅结构。所述刻蚀工艺为干法刻蚀或湿法刻蚀，在一个实施例中可采用反应离子刻蚀(RIE)。鳍片将用以形成一或多个n型场效晶体管以及/或p型场效晶体管的水平纳米片。尽管图3示出了一个鳍片，应能理解可使用任何合适数量与形态的鳍片。鳍片的高度大约10nm-400nm，宽度大约为1-100nm。
如图4所示，在相邻的两个鳍之间形成浅槽隔离(shallow trench isolation,STI)区103。首先介电绝缘材料进行沉积，然后进行平坦化，例如用CMP工艺，然后进行介电绝缘材料选择性回刻，露出三维的鳍片结构，由此邻近于鳍片以形成浅沟槽隔离区103。浅沟槽隔离区103其上表面一般和鳍片中超晶格叠层结构与衬底单晶硅的界面齐平，也可高于或低于该界面水平线。浅沟槽隔离区103可由合适的介电材料所形成，如二氧化硅(SiO2)、氮化硅(SiNx)等。浅沟槽隔离区103的作用是隔开相邻鳍片上的晶体管。浅沟槽隔离区103区使得超晶格叠层的最底层的第一半导体层201’露出。
如图5所示，在露出的鳍片上、与鳍线相垂直的方向(即Y-Y方向)上形成假栅叠层(dummy gate)。假栅叠层为多层结构，包括栅绝缘介质(未示出)、假栅层106和硬掩膜层108。可采用热氧化、化学气相沉积、溅射(sputtering)等工艺形成假栅叠层结构。假栅叠层结构横跨鳍上部的超晶格叠层，多个假栅沿着鳍线方向周期性分布的。假栅层106所使用的材料可以是多晶硅(PolySi，p-si)或非晶硅(a-si)。硬掩膜层108所使用的材料可以是氧化物、碳化物、碳化物、有机物等。
如图6中定义方向，图6中设置了X-X、Y-Y两条虚线，X-X线为沿鳍线方向、鳍片的中心线，Y-Y线为垂直鳍线方向、鳍片的中心线，后续的附图均是以X-X、Y-Y两条线的剖面示意图。
图7所示，在假栅叠层两侧、沿鳍线方向(即X-X方向)分别设置氮化硅(SiNx)第二侧墙107，两侧的第二侧墙107厚度相同。然后，采用假栅层106、硬掩膜108、第二侧墙107作为掩膜，通过刻蚀工艺对鳍片进行源漏刻蚀。
然后，如图8所示，进行pull-back刻蚀，对第一半导体层201’从源漏区向中心方向刻蚀掉部分。然后在鳍片外周沉积氮化硅(SiNx)第三侧墙107’,对第三侧墙进行刻蚀，刻蚀至在竖直方向与第二半导体层202’平齐。前述pull-back刻蚀造成的第一半导体层201’比第一半导体层201’缺失的部分，被第三侧墙107’的氮化硅(SiNx)填平。
如图9所示，对于P型FET，源漏区材料为硼(B)掺杂SiGe(SiGe:B)，对于N型FET，源漏区材料为磷(P)掺杂硅(Si)(Si:P)，并最终形成源漏区110。
然后，在假栅极和源漏区110上表面沉积隔离层111，防止后续步骤中的假栅层106与源漏区110之间的互连短路，并对隔离层111进行化学机械抛光，使其平坦化，去除硬掩膜层108，露出假栅层106。
然后，如图10所示，通过选择性刻蚀或腐蚀工艺，将前述的多晶硅(PolySi，p-si)或非晶硅(a-si)形成的假栅层106刻蚀或腐蚀掉，即去掉假栅层106。
随后，选择性刻蚀超晶格叠层中的牺牲层，进行纳米片(nanosheet)沟道释放。对鳍片露出的导电通道区部分进行处理，移除每层第一半导体层201’，第一半导体层201’即为牺牲层，对第二半导体形成的纳米片202进行释放。纳米片202宽度范围为1-100nm，厚度范围为1-30nm，各纳米片202之间的间隔范围为3-30nm。
一种实施例，对于P型和N型FET，牺牲层均为GeSi层，选择性移除GeSi层，保留Si层，形成Si水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。
另外一种实施例，对于P型和N型FET，分别进行沟道释放。
对于P型FET，牺牲层为Si层，选择性移除Si层，保留SiGe层，形成SiGe水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于SiGe以较快的速率选择性地刻蚀Si的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。
对于N型FET，牺牲层为SiGe层，选择性移除SiGe层，保留Si层，形成Si水平叠层纳米堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米沟道释放，从而形成纳米片导电沟道。第二半导体纳米层片202叠层，形成了纳米堆栈部。
为了实现多阈值堆叠纳米片GAA-FET器件阵列，从图11开始，针对不同的GAA-FET器件单元分别进行沟道厚度处理。图11中示出了两个GAA-FET器件单元，本发明不对GAA-FET器件单元数量进行限制，本领域技术人员可以根据需要设置多个GAA-FET器件单元。
纳米片沟道释放完毕后，对A、B两个GAA-FET器件单元进行高保形保护薄膜117填充，高保形保护薄膜117分别填充到纳米片导电沟道之间，然后通过选择性光刻和选择性腐蚀工艺，去掉GAA-FET器件单元B中的高保形保护薄膜117，保留GAA-FET器件单元A中的高保形保护薄膜117，如图12所示。GAA-FET器件单元A中的高保形保护薄膜117再后续步骤中对起纳米导电沟道起到硬掩模的保护功能。高保形保护薄膜117包括氧化物、氮化物、碳化物、有机物、非/多晶硅等，包括不局限于SiO2，SiNOx，SiCOx，Si3N4，SiNx，a-C，a-Si，p-Si，polymer，SOG，光刻胶等一种材料或组合，具体可采用CVD、ALD、旋涂、蒸发、PVD等工艺生长高保形保护薄膜117。
接着如图13进行选择性Trimming(高精度微缩腐蚀)纳米片沟道厚度的步骤。通过Trimming工艺，GAA-FET器件单元B中的纳米片厚度被进一步刻蚀变薄，同时纳米片导电沟道之间的距离变大。纳米片Trimming厚度范围为0.1nm～10nm。而GAA-FET器件单元A中因为高保形保护薄膜117的保护作用，纳米片厚度及纳米片导电沟道之间的距离保持不变。
下面分别在GAA-FET器件单元A与B中形成不同厚度的多层高K/金属栅结构。形成多层高K/金属栅结构的工艺方法包括不限于膜层的顺次沉积、选择光刻和腐蚀工艺过程。沉积的方法包括ALD、CVD、PVD等方式。
一种实施例方法如下：
首先，如图14所示，在GAA-FET器件单元B中沉积或生长界面氧化层(IL，未示出)，然后沉积高k介质层115，使得高k介质层115环绕纳米堆栈部表面。高k介质层115首先沉积包裹堆叠纳米片沟道，堆叠纳米片上下之间的空间距离不影响高k介质层115在A、B单元中厚度。高k介质层可具有高于约6.0的介电常数，所述高k介质层材料可采用为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3的一种或几种的组合。接着，如图15所示，在GAA-FET器件单元B中假栅106所形成的空间、高K介质层115-1外沉积金属栅，形成多层高K/金属栅结构。金属栅包含覆盖层、阻挡层、功函数层、填充层多层结构。可通过选择光刻和腐蚀形成不同有效功函数的膜层结构，以调控器件阈值。一般利用原子层沉积、化学气相沉积、物理气相沉积等工艺形成含金属栅。所述金属栅材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx的一种或几种的组合。如图11中所示出，金属栅极填充了假栅层106去除后的空间。金属栅结构的形成方法有多种，一种实施实例为：首先沉积覆盖层TiN和阻挡层TaN，然后沉积功函数层。对于NMOS器件为TiAlC，PMOS器件为TiN，此时在GAA-FET器件单元B中的厚度为TB。然后再沉积填充层W。
然后通过选择性光刻和选择性腐蚀工艺，去掉GAA-FET器件单元A中的高保形保护薄膜117，接着在在GAA-FET器件单元B中形成高保形保护薄膜117。
接着按照上述方法在GAA-FET器件单元A中依次形成多层高K/金属栅结构。功函数层此时在GAA-FET器件单元A中的厚度为TA。TB大于TA，其差值等于或接近前面纳米片的Trimming厚度。
因而受A、B单元中堆叠纳米片上下空间距离限制不同，分别在A、B单元中金属栅中形成不同的金属功函数层113-a、金属功函数层113-b。金属功函数层113-b厚度比金属功函数层113-a要大，从而影响GAA-FET器件单元A、B的阈值电压不同，实现了多阈值堆叠纳米片GAA-FET器件阵列的制备。金属栅功函数层厚度变化为0.1nm～10nm，填充层变化幅度为0.2nm～20nm。
另外一种实施例方法如下：
首先通过选择性光刻和选择性腐蚀工艺，去掉GAA-FET器件单元A中的高保形保护薄膜117，此时A、B单元的纳米沟道至此完成释放，此时，A、B单元中纳米片厚度及纳米片导电沟道之间的距离产生了差异，如图13所示。
接着，如图15所示，在GAA-FET器件单元B中沉积或生长界面氧化层(IL，未示出)，然后沉积高k介质层115，使得高k介质层115环绕纳米堆栈部表面。高k介质层115首先沉积包裹堆叠纳米片沟道，堆叠纳米片上下之间的空间距离不影响高k介质层115在A、B单元中厚度。高k介质层可具有高于约6.0的介电常数，所述高k介质层材料可采用为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3的一种或几种的组合。
接着，在GAA-FET器件单元A、B中假栅106所形成的空间、高K介质层115外沉积金属栅，形成多层高K/金属栅结构。金属栅包含覆盖层、阻挡层、功函数层、填充层多层结构。形成金属栅过程中，分别在器件单元A和B中包括不限于选择光刻和腐蚀，形成不同厚度的有效功函数膜层结构，以调控器件阈值。所述金属栅材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx的一种或几种的组合。一种实施实例为：首先沉积覆盖层TiN和阻挡层TaN，然后沉积较厚的功函数层，厚度为TB。对于NMOS器件为TiAlC，PMOS器件为TiN。然后通过选择光刻与腐蚀，在器件A中将功函数层厚度减少到TA，其差值等于或接近前面纳米片的Trimming厚度。然后再沉积填充层W。
因为受A、B单元中堆叠纳米片上下空间距离限制不同，分别在A、B单元中金属栅中形成不同的金属功函数层113-a、金属功函数层113-b。金属功函数层113-b厚度比金属功函数层113-a要大，从而影响GAA-FET器件单元A、B的阈值电压不同，实现了多阈值堆叠纳米片GAA-FET器件阵列的制备。金属栅功函数层厚度变化为0.1nm～10nm，填充层变化幅度为0.2nm～20nm。
接下来，如图16-17所示，其后进行对多层高K/金属栅结构进行化学机械抛光，使其平坦化，并去除暴露于假栅空间之外位介质层表面的多余多层高K/金属栅材料，形成高K介质层115、金属栅113，其中二者填充在原第一半导体层201’的空间形成了环栅结构。
如图18-19所示，接着在顶部进行ILD介质沉积，形成介质CMP层112，在介质CMP层112进行接触孔光刻与刻蚀，沉积孔硅化物114，引出接触电极。
后继完成多层后道互连和钝化保护工艺。
上述即为制备完整的多阈值堆叠纳米片GAA-FET器件阵列的工艺流程，形成了如图19所示的FET器件。
至此，提供了一种多阈值堆叠纳米片GAA-FET器件阵列，如图19所述，多阈值堆叠纳米片GAA-FET器件阵列，包括：其包括两个或多个GAA-FET器件单元，本实施例中示出了两个单元A、B，本发明不对GAA-FET器件单元数量进行限制，本领域技术人员可以根据需要设置多个GAA-FET器件单元。
每个GAA-FET器件单元包括：衬底101；纳米片堆栈部，其设置在所述衬底101上；其中，所述纳米片堆栈部包括：多个纳米片202形成的叠层，所述纳米片202由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道。
环绕式栅极，其环绕于所述纳米堆栈部周围。
GAA-FET器件单元A、B的纳米片堆栈部的总高度相同，但是GAA-FET器件单元A中的纳米片厚度大于GAA-FET器件单元B中的纳米片厚度，而GAA-FET器件单元A中的金属栅厚度小于GAA-FET器件单元B中的金属栅厚度，具体为GAA-FET器件单元A中金属栅中的金属功函数层113-a的厚度小于GAA-FET器件单元B中的金属栅中的金属功函数层113-B的厚度，从而影响GAA-FET器件单元A、B的阈值电压不同，实现了多阈值堆叠纳米片GAA-FET器件阵列的制备。金属栅填充厚度变化为0.2nm～20nm。A、B单元中纳米片厚度差异范围为0.1nm～10nm。
其中每个GAA-FET器件单元中具体包括衬底101，衬底101上由第二半导体形成的纳米片202堆叠形成的堆栈部。纳米片202宽度范围为1-100nm，厚度范围为1-30nm，所述多个纳米片202间距范围为3-30nm。
对于P型FET，为Si或SiGe水平纳米片堆栈的器件，注入元素分别为和B、In、Al或Ga；对于N型FET，为Si水平纳米片堆栈的器件，离子注入元素为P、As或Sb。
环绕式栅极，其环绕于纳米堆栈部周围；环绕式栅极由内及外具体包括界面氧化层(未标出)、高K介质层115和金属栅113。高K介质层环绕纳米堆栈部表面，高K介质层可具有高于约6.0的介电常数，所述高k介质层材料可采用HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3的一种或几种的组合。。
金属栅113位于高K介电质层115内，金属栅113可为多层结构，金属栅113可采用所述金属栅材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx的一种或几种的组合。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本发明的技术方案通过不同纳米片沟道厚度与上下间距以实现不同厚度金属栅薄膜填充，可以精确控制器件多阈值。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (18)

1.一种多阈值堆叠纳米片GAA-FET器件阵列，其特征在于：
其包括两组或多组GAA-FET器件，每组GAA-FET器件包括：
衬底；
纳米片堆栈部，其设置在所述衬底上；其中，所述纳米片堆栈部包括：多个纳米片形成的叠层，所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；
环绕式栅极，其环绕于所述纳米堆栈部周围；
所述GAA-FET器件阵列中各组所述GAA-FET器件中的纳米片堆栈部总高度相同，其中第一组GAA-FET器件中的纳米片厚度大于第二组GAA-FET器件中纳米片厚度，第一组GAA-FET器件中环绕式栅极中的金属栅厚度小于第二组GAA-FET器件中环绕式栅极中的金属栅厚度。
2.根据权利要求1所述的GAA-FET器件阵列，其特征在于：所述半导体材料为Si或者SiGe。
3.根据权利要求1所述的GAA-FET器件阵列，其特征在于：所述环绕式栅极由外到内依次包括界面氧化层、高K介质层和金属栅。
4.根据权利要求3所述的GAA-FET器件阵列，其特征在于：第一组GAA-FET器件中环绕式栅极中的金属栅中的金属功函数层厚度小于第二组GAA-FET器件中环绕式栅极中的金属栅中的金属功函数层厚度。
5.根据权利要求1所述的GAA-FET器件阵列，其特征在于：所述纳米片宽度范围为1-100nm，厚度范围为1-30nm，多个纳米片之间的间隔范围为3-30nm。
6.根据权利要求1所述的GAA-FET器件阵列，其特征在于：第一组GAA-FET器件中纳米片厚度比第二组GAA-FET器件中纳米片厚度大0.1nm～10nm，而第一组GAA-FET器件中环绕式栅极中的金属栅厚度比第二组GAA-FET器件中环绕式栅极中的金属栅厚度小0.2nm～20nm。
7.根据权利要求1所述的GAA-FET器件阵列，其特征在于：第一组GAA-FET器件为PMOSFET；第二组为NMOS FET；或者第一组GAA-FET器件为NMOS FET；第二组为PMOS FET。
8.根据权利要求1所述的GAA-FET器件阵列，其特征在于：所述导电沟道长度范围为5-500nm。
9.根据权利要求3所述的GAA-FET器件阵列，其特征在于：所述高k介质层材料为HfO2、HfSiOx、HfON、HfSiON、HfAlOx、HfLaOx、Al2O3、ZrO2、ZrSiOx、Ta2O5或La2O3的一种或几种的组合。
10.根据权利要求3所述的GAA-FET器件阵列，其特征在于：所述金属栅材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、Ti、Al、W、Co、Cr、Au、Cu、Ag、HfRu或RuOx的一种或几种的组合。
11.一种多阈值堆叠纳米片GAA-FET器件阵列的制备方法，其特征在于：包括如下步骤：
提供衬底；
在所述衬底上外延生长多个由第一半导体/第二半导体交替层叠的超晶格叠层；
刻蚀所述超晶格叠层，形成多个鳍片；
在所述鳍片上形成假栅，并对鳍片进行刻蚀；
对所述鳍片上的第一半导体、第二半导体的超晶格叠层进行选择性刻蚀形成纳米片堆栈部，从外向内刻蚀掉部分超晶格叠层中第一半导体形成的纳米片；
实现纳米片的沟道释放，其中所述纳米片形成的叠层构成为多个导电沟道；
在纳米片的沟道中填充高保形保护膜；通过选择性刻蚀工艺，清理掉部分器件阵列纳米片堆栈部中纳米片的沟道中的高保形保护膜后，继续刻蚀纳米片；
去除剩余器件阵列的纳米片的沟道中填充高保形保护膜；
形成环绕式栅极，环绕于纳米堆栈部周围。
12.根据权利要求11所述的方法，其特征在于：所述形成多个鳍片步骤具体为：在所述超晶格叠层上设置第一侧墙；以所述第一侧墙为掩膜刻蚀所述超晶格叠层，形成所述多个鳍片。
13.根据权利要求12所述的方法，其特征在于：还包括形成浅沟槽隔离区，具体为：在相邻鳍片之间生成浅沟隔离区，使得所述多个导电沟道位于浅沟隔离区之上。
14.根据权利要求13所述的方法，其特征在于：还包括形成源漏区，具体为：刻蚀掉相邻假栅之间的鳍片结构以形成源极、漏极生长空间；在所述生长空间外延生长源漏区，并在源漏区上淀积隔离层。
15.根据权利要求14所述的方法，其特征在于：形成所述环绕式栅极步骤具体为：形成源漏区后，选择腐蚀去掉假栅，在实现纳米片沟道释放后，在原假栅位置积淀栅极。
16.根据权利要求11所述的方法，其特征在于：高保形保护薄膜为氧化物、氮化物、碳化物、有机物、非/多晶硅中的一种或几种的组合。
17.根据权利要求11所述的方法，其特征在于：刻蚀纳米片厚度为0.1nm～10nm。
18.根据权利要求11所述的方法，其特征在于：所述环绕式栅极由外到内依次包括界面氧化层、高k介质层和金属栅。
CN202210810614.0A 2022-07-11 2022-07-11 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法 Pending CN115274448A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210810614.0A CN115274448A (zh) 2022-07-11 2022-07-11 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210810614.0A CN115274448A (zh) 2022-07-11 2022-07-11 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法

Publications (1)

Publication Number Publication Date
CN115274448A true CN115274448A (zh) 2022-11-01

Family

ID=83765267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210810614.0A Pending CN115274448A (zh) 2022-07-11 2022-07-11 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法

Country Status (1)

Country Link
CN (1) CN115274448A (zh)

Similar Documents

Publication Publication Date Title
TWI777634B (zh) 半導體裝置及其形成方法
US20190067115A1 (en) Gate cut method for replacement metal gate
CN113053822A (zh) 半导体器件及方法
TW202201789A (zh) 電晶體、半導體裝置及形成方法
KR20220109274A (ko) 트랜지스터 게이트 구조물 및 이의 형성 방법
CN114927555A (zh) 一种半导体器件及其制备方法
TWI831110B (zh) 半導體裝置及其製造方法
CN114975275A (zh) 半导体器件和方法
TW202238733A (zh) 半導體元件及其製造方法
US20230378001A1 (en) Semiconductor device and method
CN113178488A (zh) 一种半导体器件的制备方法及半导体器件
US20240128364A1 (en) Semiconductor device and formation method thereof
CN113053885A (zh) 半导体器件和方法
CN116845108A (zh) 一种半导体器件及其制备方法
US20230377999A1 (en) Formation method of shallow trench isolation
CN114927422A (zh) 一种半导体器件制备方法
CN115831752A (zh) 一种半导体器件及其制备方法
US12074061B2 (en) Field effect transistor with multi-metal gate via and method
US20220238521A1 (en) Semiconductor Device and Method
CN115274448A (zh) 一种多阈值堆叠纳米片gaa-fet器件阵列及其制备方法
CN115172168A (zh) 一种多阈值堆叠纳米片gaa-fet器件阵列的制备方法
TWI808733B (zh) 半導體裝置及其形成方法
US20240321958A1 (en) Semiconductor Devices and Methods of Designing and Forming the Same
CN114927556A (zh) 一种半导体器件及其制备方法
CN115172441A (zh) 一种空气内侧墙纳米片环栅晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination