CN115097675B - 一种阵列基板及其制作方法、液晶显示面板、显示装置 - Google Patents

一种阵列基板及其制作方法、液晶显示面板、显示装置 Download PDF

Info

Publication number
CN115097675B
CN115097675B CN202210869444.3A CN202210869444A CN115097675B CN 115097675 B CN115097675 B CN 115097675B CN 202210869444 A CN202210869444 A CN 202210869444A CN 115097675 B CN115097675 B CN 115097675B
Authority
CN
China
Prior art keywords
insulating
array substrate
insulating layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210869444.3A
Other languages
English (en)
Other versions
CN115097675A (zh
Inventor
高吉磊
汪涛
张伟
杨越
王喜鹏
李超
刘颀
许本志
张良维
张永刚
周鑫
张星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210869444.3A priority Critical patent/CN115097675B/zh
Publication of CN115097675A publication Critical patent/CN115097675A/zh
Application granted granted Critical
Publication of CN115097675B publication Critical patent/CN115097675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明公开了一种阵列基板及其制作方法、液晶显示面板、显示装置，该阵列基板包括：多条数据线和多条扫描线，以及电极层，所述电极层覆盖所述多条数据线，所述多条数据线和所述多条扫描线交叉限定形成多个像素区域；第一绝缘层，位于所述多条数据线所在膜层和所述电极层之间，所述第一绝缘层包括与所述数据线重叠的第一绝缘部，覆盖所述像素区域的第二绝缘部，所述第二绝缘部与所述第一绝缘部连接的位置具有凹陷部，且所述第一绝缘部的高度的大于所述第二绝缘部的高度，所述第二绝缘部远离所述第一绝缘部的位置的高度大于所述凹陷部的高度。

Description

一种阵列基板及其制作方法、液晶显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、液晶显示面板、显示装置。
背景技术
在显示技术领域中，通过提升液晶显示面板的透过率，可以提供液晶显示面板的亮度，降低产品功耗。
相关技术中，在制作阵列基板中的像素时，在源漏极与公共电极间形成具有坡度的绝缘层，在液晶显示面板的对盒工艺中，若对位精度不够高，将使绝缘层的坡面大部分位于像素的开口区中，从而使得像素的开口区中部分区域的电场强度不一致(随坡面而变化)，这将使液晶层中液晶分子的转动角度不一致，进而降低了液晶显示面板的透过率，影响显示效果。
鉴于此，如何提高液晶显示面板的透过率，成为一个亟待解决的技术问题。
发明内容
本发明实施例提供一种阵列基板及其制作方法、液晶显示面板、显示装置，用以解决现有技术中存在的上述技术问题。
第一方面，为解决上述技术问题，本发明实施例提供一种阵列基板，包括：
多条数据线和多条扫描线，以及电极层，所述电极层覆盖所述多条数据线，所述多条数据线和所述多条扫描线交叉限定形成多个像素区域；
第一绝缘层，位于所述多条数据线所在膜层和所述电极层之间，所述第一绝缘层包括与所述数据线重叠的第一绝缘部，覆盖所述像素区域的第二绝缘部，所述第二绝缘部与所述第一绝缘部连接的位置具有凹陷部，且所述第一绝缘部的高度的大于所述第二绝缘部的高度，所述第二绝缘部远离所述第一绝缘部的位置的高度大于所述凹陷部的高度。
一种可能的实施方式，所述凹陷部，包括：
底部，和从所述第一绝缘部延伸到所述底部的第一侧壁，以及从所述第二绝缘部延伸到所述底部的第二侧壁；所述第一侧壁的坡度远大于所述第二侧壁的坡度。
一种可能的实施方式，所述第一侧壁的坡度范围为[10°，60°]。
一种可能的实施方式，所述底部与所述第二绝缘部的最高点的高度差为0～0.3um。
一种可能的实施方式，所述第一绝缘部的高度至少为所述凹陷部表面最低点的高度的2倍。
一种可能的实施方式，所述第一绝缘部的高度至少为所述第二绝缘部的高度的1.5倍。
一种可能的实施方式，还包括：
有源层，位于所述数据线远离所述电极层的一侧，所述数据线与所述有源层的图案至少部分重叠。
一种可能的实施方式，还包括：
第二绝缘层，位于所述多条数据线所在膜层与所述第一绝缘层之间。
一种可能的实施方式，所述电极层为公共电极层。
一种可能的实施方式，还包括：
多个双畴电极，所述双畴电极位于所述像素区域内。
一种可能的实施方式，所述双畴电极，包括：
沿所述多条数据线排列方向排列的多个弯折的条状电极；
沿所述多条数据线排列方向延伸的主干电极，所述主干电极与所述条状电极弯折的部分相交，所述主干电极将所述双畴电极分为两个畴区。
一种可能的实施方式，所述条状电极的弯折角为钝角。
第二方面，本发明实施例提供了一种阵列基板的制备方法，包括：
提供一衬底基板；
在所述衬底基板的一侧形成多条数据线和多条扫描线，所述多条数据线和所述多条扫描线交叉限定形成多个像素区域；
在所述多条数据线远离所述衬底基板的一侧，形成第一绝缘层；所述第一绝缘层包括与所述数据线重叠的第一绝缘部，覆盖所述像素区域的第二绝缘部，所述第二绝缘部与所述第一绝缘部连接的位置具有凹陷部，且所述第一绝缘部的高度的大于所述第二绝缘部的高度，所述第二绝缘部远离所述第一绝缘部的位置的高度大于所述凹陷部的高度；
在所述第一绝缘层远离所述衬底基板的一侧形成电极层。
一种可能的实施方式，在所述数据线远离所述衬底基板的一侧，形成第一绝缘层，包括：
在所述数据线远离所述衬底基板的一侧，沉积原始绝缘层；
用半色调掩膜板至少部分覆盖所述原始绝缘层，并对覆盖所述半色调掩膜板的原始绝缘层进行曝光，获得曝光后的原始绝缘层；其中，所述半色调掩膜板包括至少部分覆盖所述数据线的全遮光区，覆盖所述像素区域的半遮光区，在所述半遮光区中靠近所述全遮光区位置设置有全曝光槽；所述中间绝缘层具有覆盖所述数据线的第一中间绝缘部和覆盖所述像素区域的第二中间绝缘部，所述第二中间绝缘部中与所述全曝光槽对应的位置具有深槽；
去除所述半色调掩膜版；
对所述中间绝缘层进行加热，使第二中间绝缘部的材料流入并填充所述深槽；
对填充所述深槽后的中间绝缘层进行固化，获得所述第一绝缘层。
一种可能的实施方式，所述全遮光区与所述全曝光槽的相邻边缘之间的距离为2um。
一种可能的实施方式，所述全曝光槽的宽度为3um。
第三方面，本发明实施例提供一种液晶显示面板，包括：
对向基板；
如第一方面所述的阵列基板，与所述对向基板相对设置；
液晶层，位于所述对向基板和所述阵列基板之间。
第四方面，本发明实施例提供一种显示装置，包括如第二方面所述的液晶显示面板。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为图1中AA’方向的截面图；
图3为本发明实施例提供的半色调掩膜板在图1中AA’方向的截面图；
图4为本发明实施例提供的凹陷部的结构示意图；
图5为本发明实施例提供的凹陷部的底部与第二绝缘部的最高点的高度差的示意图；
图6为本发明实施例提供的另一种阵列基板的结构示意图；
图7为本发明实施例提供的另一种阵列基板的结构示意图；
图8为本发明实施例提供的另一种阵列基板的结构示意图；
图9为本发明实施例提供的一双畴结构的结构示意图；
图10为本发明实施例提供的条状电极的弯折角示意图；
图11为本发明实施例提供的另一种阵列基板的结构示意图；
图12为本发明实施例提供的图9中BB’方向的截面图；
图13为本发明实施例提供的阵列基板的制备方法的流程图；
图14为本发明实施例提供的形成第一绝缘层的示意图；
图15为本发明实施例提供的一种半色调掩膜板中全曝光槽的位置示意图；
图16为相关技术中使用半色调掩膜技术形成第一绝缘层的实物图；
图17为本发明实施例提供的采用本发明提供的方法形成第一绝缘层的实物图。
附图标记：
数据线1、扫描线2、电极层3、第一绝缘层4、第一绝缘部41、第二绝缘部42、凹陷部421、底部4211、第一侧壁4212、第二侧壁4213、有源层5、第二绝缘层6、公共电极31、双畴结构311、连接线312、条状电极3111、连接电极3112、主干电极313；全遮光区A1、半遮光区A2、全曝光槽T。
具体实施方式
本发明实施例提供一种阵列基板及其制作方法、液晶显示面板、显示装置，用以解决相关技术中存在的上述技术问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。
需要说明的是，在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
下面结合附图，对本发明实施例提供的一种阵列基板及其制作方法、液晶显示面板、显示装置进行具体说明。
请参见图1和图2，图1为本发明实施例提供的一种阵列基板的结构示意图，图2为图1中AA’方向的截面图，该阵列基板包括：
多条数据线1和多条扫描线2，以及电极层3，电极层3覆盖多条数据线1，多条数据线1和多条扫描线2交叉限定形成多个像素区域S’；
第一绝缘层4，位于多条数据线1所在膜层和电极层3之间，第一绝缘层4包括与数据线1重叠的第一绝缘部41，覆盖像素区域的第二绝缘部42，第二绝缘部42与第一绝缘部41连接的位置具有凹陷部421，且第一绝缘部41的高度d1的大于第二绝缘部42的高度d2，第二绝缘部42远离第一绝缘部41的位置的高度d2大于凹陷部421的高度d3。第一绝缘部41的高度d1、第二绝缘部42的高度d2、凹陷部421的高度d3选用的是同一参考平面，如图2中选择的是数据线1所在膜层的底面作为参考平面，也可以选择衬底基板作为参考平面，具体不做限制。
第一绝缘层4可以为有机层，第一绝缘层4主要用于隔离电极层3所属膜层对应电场与多条数据线1所在膜层的电场。
需要说明的是，在图2中最底层(横线填充的层)为衬底基板，衬底基板与数据线1之间的膜层为器件层，器件层中设置有与数据线1、扫描线2连接的薄膜晶体管。
在制作第一绝缘层4时，会先沉积一层具有相同厚度的原始绝缘层，再用半色调掩膜板至少部分覆盖原始绝缘层，请见图3为本发明实施例提供的半色调掩膜板在图1中AA’方向的截面图，此半色调掩膜版包括至少部分覆盖数据线1的全遮光区A1，覆盖像素区域的半遮光区A2，在半遮光区A2中靠近全遮光区A1位置设置有全曝光槽T，之后对覆盖了上述半色调掩膜版的原始绝缘层进行曝光，便能在半遮光区A2形成厚度更薄的原始绝缘层，在全曝光槽T对应的区域形成深槽，最后对曝光后的原始绝缘层进行加热，就会曝光后的原始绝缘层呈半固态，进而使深槽两侧的材料流入深槽，并逐渐填充深槽，直至无法流动，此时对填充深槽后的原始绝缘层进行固化，就能得到本方案中的第一绝缘层4。
理想状态下是深槽被填平(也可称之为流平)，但受工艺等影响，实际深槽并不能被完全填平，在深槽及其周围的位置会形成第一绝缘的凹陷部421，此凹陷部421是由第一绝缘部41的最高位置与第二绝缘部42的最高位置之间的部分构成，由于第一绝缘部41、第二绝缘部42的高度不同，并经流平形成，因此上述凹陷部421凹陷的深度相对第二绝缘部42略低，可以近似视为与第二绝缘部42的高度相同，故上述凹陷部421不同于传统意义上的凹陷。
需要理解的是，上述第一绝缘部41的最高位置、第二绝缘部42的最高位置并非绝对意义上的最高位置，而是指在一定高度上限范围内的高度位置都可以称之为最高位置，这是由于在阵列基板中覆盖数据线1的第一绝缘部41的宽度实际非常小，覆盖像素区域的第二绝缘部42的正投影面积也较小，在形成第一绝缘层4的过程中材料流动可能会引发位置相对高的材料流动，因此实际通过电子显微镜拍色出的图像中第一绝缘部41可能只有一个最高点。
在本发明提供的实施例中，由于第一绝缘层4中与数据线1重叠的第一绝缘部41的高度最大，位于像素区域内的第二绝缘部42的高度次大，第二绝缘部42中凹陷部421的高度最小，使得凹陷部421中连接第一绝缘层4的坡面的坡度可以更大，且凹陷部421中连接第二绝缘部42的坡面的坡度可以做到极小，从而使凹陷部421中连接第一绝缘层4的坡面的长度减小，陷部中连接第二绝缘部42的坡面与第二绝缘部42的高度差极小，这就相当于变相增加了第二绝缘部42的面积，使第一绝缘层4中与像素区域对应的平坦区的面积增加，进而增加了对应像素的光透过率，这样即便本发明提供的阵列基板与对向基板对位精度不高，仍能保持较好的透过率，从而降低了阵列基板在黑画面下的亮度。
请参见图4为本发明实施例提供的凹陷部421的结构示意图。该凹陷部421，包括：
底部4211，和从第一绝缘部41延伸到底部4211的第一侧壁4212，以及从第二绝缘部42延伸到底部4211的第二侧壁4213；第一侧壁4211的坡度θ1大于第二侧壁4212的坡度θ2。
在本发明提供的实施例中，通过将凹陷部421设置为具有分别与第一绝缘部41、第二绝缘部42连接的第一侧壁4212、第二侧壁4213，并使第一侧壁4211的坡度θ1远大于第二侧壁4212的坡度θ2，可以使第一侧壁4212的长度更短，让凹陷部421的高度与第二绝缘部42的高度近乎相同，从而增加第一绝缘层4中与像素区域对应的平坦区的面积，提高光透过率。
在一些实施例中，第一侧壁4212的坡度范围为[10°，60°]。例如，第一侧壁4212的坡度θ1可以为20°，相应的第二侧壁4212的坡度θ2可以为2°。
请参见图5为本发明实施例提供的凹陷部的底部与第二绝缘部的最高点的高度差的示意图，凹陷部421的底部4211与第二绝缘部42的最高点的高度差d4为0～0.3um。
通过将凹陷部421的底部4211与第二绝缘部42的最高点的高度差设置为0～0.3um内，可以让凹陷部421的底部4211及第二侧壁4212与第二绝缘部42的高度近似相同，从而提高第一绝缘层4中与像素区域对应的平坦区的面积，提高光透过率。
需要理解的是，底部4211与第二绝缘部42的高度差是指在厚度方向上，底部4211的最低点与第二绝缘部42的最高点之间的距离。本发明提供的实施例中凹陷部421的底部4211、第一侧壁4212、第二侧壁4213均位于凹陷部421的表面。
在一些实施例中，第一绝缘部41的高度d1至少为凹陷部421表面最低点的高度d3的2倍。
通过将第一绝缘部41的高度d1设置为凹陷部421表面最低点的高度d3的至少2倍，可以使凹陷部421中连接第一绝缘部41的侧壁具有较高的坡度。
在一些实施例中，第一绝缘部41的高度d1至少为第二绝缘部42的高度d2的1.5倍。
通过将第一绝缘部41的高度d1设置为第二绝缘部42的高度d2的至少1.5倍，有利于快速形成凹陷部421。
请参见图6为本发明实施例提供的另一种阵列基板的结构示意图。该阵列基板还包括：
有源层5，位于数据线1远离电极层3的一侧，数据线1与有源层5的图案至少部分重叠。
通过在数据线1远离电极层3的一侧设置有源层，可以使用一道Mask工艺同时形成数据线1和有源层中的图案，从而节约工艺。
请参见图7为本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板还包括：
第二绝缘层6，位于多条数据线1所在膜层与第一绝缘层4之间。
第二绝缘层6的材料可以为无机绝缘层，可选的，第二绝缘层6包括氮化硅，通过在多条数据线1所在膜层与第一绝缘层4之间设置第二绝缘层6，可以防止在刻蚀过程中损伤数据线1，从而对数据线1形成保护，继续参见图7，可选的，在数据线1靠近衬底基板一侧设置的有源层5宽度可以相同，也可以是数据线1的宽度小于有源层5的宽度，主要是由于有源层5和数据线1刻蚀工艺的不同导致，这里宽度指的是沿着扫描线2延伸方向上的宽度。
请参见图8为本发明实施例提供的另一种阵列基板的结构示意图，电极层3包括：
沿扫描线2延伸方向X排列的多个公共电极31。
公共电极31包括：
沿数据线1延伸方向Y排列的多个双畴结构311，双畴结构311位于像素区域内；
多条连接线312，在数据线1延伸方向上，连接线312连接于相邻两个双畴结构之间。
双畴结构311中具有多个沿数据线1排列方向排列的呈弯折的条状电极，这些条状电极的弯折部分共同将像素区域分为两个畴区。阵列基板中还包括像素电极，与上述双畴结构311相对应，像素电极设置在双畴结构311靠近衬底基板的一侧，同一像素区域对应的像素电极与双畴结构311可以形成驱动液晶分子转动的水平电场。
通过在公共电极31中设置双畴结构311，可以改善色偏。
请参见图9为本发明实施例提供的一双畴结构的结构示意图。该双畴结构311包括：
沿多条数据线1排列方向X排列的多个弯折的条状电极3111；
连接多个弯折的条状电极3111同一端的连接电极3112；
沿多条数据线1排列方向X延伸的主干电极3113，主干电极3113与条状电极3111弯折的部分相交，主干电极3113将双畴结构311分为两个畴区，可选的，主干电极3113和条状电极3111、连接电极3112同层同材料。
请参见图10为本发明实施例提供的条状电极的弯折角示意图，条状电极3111的弯折角β为钝角。
通过将条状电极3111的弯折角β设置为钝角，可以使条状电极3111的弯折部分的电场与液晶分子配向的夹角增大，从而提升对液晶分子的扭转力矩，进而提高光透过率。
请参见图11为本发明实施例提供的另一种阵列基板的结构示意图。该阵列基板的电极层3采用的是如图9中所示的双畴结构3111作为公共电极31的组成部分。图11中还包括与扫描线2延伸方向相同的公共电极线L，公共电极线L与扫描线2同层、同材料，公共电极线2与双层结构3111交叠，并通过连接孔(图11中用黑色方块示意)电连接公共电极线2和双畴结构3111，公共电极31中的连接线312与对应的扫描线2交叠，至少扫描线2与连接线312交叠区域X’对应的部分的宽度大于其余未交叠部分的宽度，这样可以减小扫描线2与连接线312之间的寄生电容。
请参见图12为本发明实施例提供的图11中BB’方向的截面图；图11中扫描线2与薄膜晶体管TFT交叠，扫描线2中与薄膜晶体管TFT交叠的部分复用作薄膜晶体管TFT的栅极Gate，薄膜晶体管TFT的漏极D由通过图12中过孔H中与公共电极31同层形成的连接部分与像素电极P电连接，即漏极D和像素电极P之间的连接是通过过孔H中与公共电极31同层沉积的连接部分实现的，继续参考图11，此处为了有更充足的位置实现薄膜晶体管TFT的漏级D和像素电极P之间的连接，此时在公共电极31中与漏极D对应的位置设置了避让区域，即图11的双畴结构311中示意的凹陷区域，薄膜晶体管TFT的源极(S)与数据线1电连接，薄膜晶体管TFT的有源层(Active)与栅极(Gate)之间设置有栅绝缘层(GI)，继续参考图12，可选的，在衬底基板AG上先沉积像素电极层，然后再沉积栅线层(即扫描线2所在膜层)，图案化形成扫描线2和像素电极后，在扫描线2下设置有像素电极层，二者可直接接触，本案中，相对于公共电极31而言，像素电极P更靠近衬底基板AG，此时公共电极31设置成开缝状，对应一个由数据线1和扫描线2限定的像素区域S’，公共电极31中的双畴结构311设置成两个畴区，可选的，也可以是公共电极31设置在衬底基板AG和像素电极P之间，此时像素电极P开缝设计，在此不做限定。
在一些实施例中，电极层3与对向基板的黑矩阵无交叠。
通过在沿多条数据线1排列方向上，设置连接多个弯折的条状电极3111弯折的部分设置主干电极3113，可以增加双畴电极311中两个畴区交界位置的液晶分子的扭转力，从而提高光透过率。
需要说明的是，为了便于观察，图9中未示出电极层3，图10中示出电极层3。
基于同一发明构思，本发明实施例提供一种阵列基板的制备方法，请参见图13为本发明实施例提供的阵列基板的制备方法的流程图，该制备方法包括：
步骤S10：提供一衬底基板；
步骤S11：在衬底基板的一侧形成多条数据线和多条扫描线，多条数据线和多条扫描线交叉限定形成多个像素区域；
步骤S12：在多条数据线远离衬底基板的一侧，形成第一绝缘层；第一绝缘层包括与数据线重叠的第一绝缘部，覆盖像素区域的第二绝缘部，第二绝缘部与第一绝缘部连接的位置具有凹陷部，且第一绝缘部的高度的大于第二绝缘部的高度，第二绝缘部远离第一绝缘部的位置的高度大于凹陷部的高度；
步骤S13：在第一绝缘层远离衬底基板的一侧形成电极层。
通过上述方法形成的阵列基板请参见前述阵列基板中的方案，在此不再赘述。
在一些实施例中，在数据线远离衬底基板的一侧，形成第一绝缘层，包括：
在数据线远离衬底基板的一侧，沉积原始绝缘层；用半色调掩膜板至少部分覆盖原始绝缘层，并对覆盖半色调掩膜板的原始绝缘层进行曝光，获得曝光后的原始绝缘层；其中，半色调掩膜板包括至少部分覆盖数据线的全遮光区，覆盖像素区域的半遮光区，在半遮光区中靠近全遮光区位置设置有全曝光槽；中间绝缘层具有覆盖数据线的第一中间绝缘部和覆盖像素区域的第二中间绝缘部，第二中间绝缘部中与全曝光槽对应的位置具有深槽；去除半色调掩膜版；对中间绝缘层进行加热，使第二中间绝缘部的材料流入并填充深槽；对填充深槽后的中间绝缘层进行固化，获得第一绝缘层。
请参见图14为本发明实施例提供的形成第一绝缘层的示意图，以形成的阵列基板中包含第二绝缘层为例。
步骤S20：沉积原始绝缘层。
在衬底基板AG的一侧形成数据线1后，在数据线1远离衬底基板AG的一侧形成第二绝缘层6，之后再在第二绝缘层6远离衬底基板的一侧表面沉积原始绝缘层(如一层有机层)。
步骤S21：采用半色调掩膜板对原始绝缘层曝光。
此半色调掩膜板包括至少部分覆盖数据线的全遮光区A1，覆盖像素区域的半遮光区A2，在半遮光区A2中靠近全遮光区A1位置设置有全曝光槽T。
例如，半色调掩膜板中全遮光区A1的遮光率为100％，半遮光区A2的遮光率为50％～90％，全曝光槽的遮光率为0。
可选地，全遮光区A1全覆盖数据线。
请参见图15为本发明实施例提供的一种半色调掩膜板中全曝光槽的位置示意图。
全曝光槽T的宽度为d5，全曝光槽T与全遮光区A1的相邻边缘之间的距离为d6，例如，可以将全曝光槽T的宽度d5设置为3um，全曝光槽T与全遮光区A1之间的距离d6设置为2um。
在一些实施例中，对于不同厚度的原始绝缘层，可以设置全曝光槽的宽度与原始绝缘层的厚度正相关，如原始绝缘层的厚度越厚，全曝光槽的宽度越宽，这样利于后续对第一绝缘层中与全曝光槽相对应的位置形成的凹槽进行流平。
步骤S22：完成曝光。
对覆盖了上述半色调掩膜版的原始绝缘层曝光完成后，便能在半遮光区A2形成厚度更薄的原始绝缘层，在全曝光槽T对应的区域形成一个较长的深槽，该深槽可以贯穿曝光后的原始绝缘层。
步骤S23：加热、流平。
由于原始绝缘层在高温时具有较强的流动性，因此对具有深槽的原始绝缘层中深槽附近的区域(如图15中深槽两侧d6范围内的区域以及深槽，以图15中d5为3um、d6为2um，加热的区域即为7um)进行加热，就会曝光后的原始绝缘层呈半固态，进而使深槽两侧的材料流入深槽，并逐渐填充深槽，直至无法流动，此时对填充深槽后的原始绝缘层进行固化，这样就能得到本发明中的第一绝缘层4。
受工艺的影响，深槽并不能被完全流平，而是在深槽及其周围的位置会形成第一绝缘的凹陷部，此凹陷部是由第一绝缘部的最高位置与第二绝缘部的最高位置之间的部分构成，由于第一绝缘部、第二绝缘部的高度不同，并经流平形成，因此上述凹陷部凹陷的深度相对第二绝缘部略低，可以近似视为与第二绝缘部的高度相同。
请参见图16和图17，图16为相关技术中使用半色调掩膜技术形成第一绝缘层的实物图，图17为本发明实施例提供的采用本发明提供的方法形成第一绝缘层的实物图。
从图16中可以看出，第一绝缘层中未曝光的部分到平坦区的部分之间具有一个坡度θ11为10.95°的坡面，该坡面正投影于衬底基板的长度L’为7.8843um，平坦区的厚度d12为1.0424um；从图15中可以看出，第二绝缘部42靠近第一绝缘部42(第一绝缘层中未曝光的部分)中具有凹陷部421，该凹陷部421是由在第二绝缘部42中设置的凹槽经流平后形成的，凹陷部421中连接第一绝缘部的第一侧壁4212的坡度θ1为20.94°，第一侧壁4212正投影于衬底基板的长度L为5.8084um，凹陷部421的底部4211的高度d3为0.9752um，第二绝缘部42中远离第一绝缘部41的部分的高度d2为1.2566um，底部4211与第二绝缘部42中远离第一绝缘部41的部分的高度差为0.2814um，二者的高度十分接近，可以近似视为相同，这相当于增大了第二绝缘部中的平坦区。
在一些实施例中，还可以提高加热的温度，是凹陷部对应区域的材料能充分流动，从而减小凹陷部与第二绝缘部的高度差。
在形成上述第一绝缘层后，便可以在第一绝缘层远离衬底基板的一侧表面形成电极层。
在一些实施例中，形成数据线前，还可以在衬底基板的一侧表面形成与像素区域对应的像素电极，该像素电极可以为双畴电极。具体双畴电极的结构组成可以参见前述阵列基板中的描述。
基于同一发明构思，本发明实施例提供一种液晶显示面板，该液晶显示面板包括：
对向基板；
如上所述的阵列基板，与所述对向基板相对设置；
液晶层，位于所述对向基板和所述阵列基板之间。
在一些实施例中，所述对向基板，包括：
黑矩阵，所述黑矩阵具有与所述阵列基板的多个像素区域一一对应的多个开口。
基于同一发明构思，本发明实施例提供一种显示装置，包括如上所述的液晶显示面板。
该显示装置可以为液晶显示器，液晶显示屏，液晶电视等显示装置，也可为手机、平板电脑、笔记本等移动设备。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种阵列基板，其特征在于，包括：
多条数据线和多条扫描线，以及电极层，所述电极层覆盖所述数据线，所述多条数据线和所述多条扫描线交叉限定形成多个像素区域；其中，所述电极层包括公共电极；
第一绝缘层，位于所述多条数据线所在膜层和所述电极层之间，所述第一绝缘层包括与所述数据线重叠的第一绝缘部，覆盖所述像素区域的第二绝缘部，所述第二绝缘部与所述第一绝缘部连接的位置具有凹陷部，所述第二绝缘部中除所述凹陷部之外的区域平坦，且所述第一绝缘部的高度的大于所述第二绝缘部的高度，所述第二绝缘部远离所述第一绝缘部的位置的高度大于所述凹陷部的高度。
2.如权利要求1所述的阵列基板，其特征在于，所述凹陷部，包括：
底部，和从所述第一绝缘部延伸到所述底部的第一侧壁，以及从所述第二绝缘部延伸到所述底部的第二侧壁；所述第一侧壁的坡度远大于所述第二侧壁的坡度。
3.如权利要求2所述的阵列基板，其特征在于，所述第一侧壁的坡度范围为[10°，60°]。
4.如权利要求2所述的阵列基板，其特征在于，所述底部与所述第二绝缘部的最高点的高度差为0~0.3um。
5.如权利要求2所述的阵列基板，其特征在于，所述第一绝缘部的高度至少为所述凹陷部表面最低点的高度的2倍。
6.如权利要求1-5任一项所述的阵列基板，其特征在于，所述第一绝缘部的高度至少为所述第二绝缘部的高度的1.5倍。
7.如权利要求1-5任一项所述的阵列基板，其特征在于，还包括：
有源层，位于所述数据线远离所述电极层的一侧，所述数据线与所述有源层的图案至少部分重叠。
8.如权利要求1-5任一项所述的阵列基板，其特征在于，还包括：
第二绝缘层，位于所述多条数据线所在膜层与所述第一绝缘层之间。
9.如权利要求1-5任一项所述的阵列基板，其特征在于，所述电极层，包括：
沿所述扫描线延伸方向排列的多个公共电极。
10.如权利要求9所述的阵列基板，其特征在于，所述公共电极，包括：
沿所述数据线延伸方向排列的多个双畴结构，所述双畴结构位于所述像素区域内；
多条连接线，在所述数据线延伸方向上，所述连接线连接于相邻两个双畴结构之间。
11.如权利要求10所述的阵列基板，其特征在于，所述双畴结构，包括：
沿所述多条数据线排列方向排列的多个弯折的条状电极；
沿所述多条数据线排列方向延伸的主干电极，所述主干电极与所述条状电极弯折的部分相交，所述主干电极将双畴电极分为两个畴区。
12.如权利要求11所述的阵列基板，其特征在于，所述条状电极的弯折角为钝角。
13.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板的一侧形成多条数据线和多条扫描线，所述多条数据线和所述多条扫描线交叉限定形成多个像素区域；
在所述多条数据线远离所述衬底基板的一侧，形成第一绝缘层；所述第一绝缘层包括与所述数据线重叠的第一绝缘部，覆盖所述像素区域的第二绝缘部，所述第二绝缘部与所述第一绝缘部连接的位置具有凹陷部，所述第二绝缘部中除所述凹陷部之外的区域平坦，且所述第一绝缘部的高度的大于所述第二绝缘部的高度，所述第二绝缘部远离所述第一绝缘部的位置的高度大于所述凹陷部的高度；
在所述第一绝缘层远离所述衬底基板的一侧形成电极层；其中，所述电极层包括公共电极。
14.如权利要求13所述的制备方法，其特征在于，在所述数据线远离所述衬底基板的一侧，形成第一绝缘层，包括：
在所述数据线远离所述衬底基板的一侧，沉积原始绝缘层；
用半色调掩膜板至少部分覆盖所述原始绝缘层，并对覆盖所述半色调掩膜板的原始绝缘层进行曝光，获得曝光后的原始绝缘层；其中，所述半色调掩膜板包括至少部分覆盖所述数据线的全遮光区，覆盖所述像素区域的半遮光区，在所述半遮光区中靠近所述全遮光区位置设置有全曝光槽；中间绝缘层具有覆盖所述数据线的第一中间绝缘部和覆盖所述像素区域的第二中间绝缘部，所述第二中间绝缘部中与所述全曝光槽对应的位置具有深槽；
去除所述半色调掩膜板；
对所述中间绝缘层进行加热，使第二中间绝缘部的材料流入并填充所述深槽；
对填充所述深槽后的中间绝缘层进行固化，获得所述第一绝缘层。
15.如权利要求14所述的制备方法，其特征在于，所述全遮光区与所述全曝光槽的相邻边缘之间的距离为2um。
16.如权利要求14所述的制备方法，其特征在于，所述全曝光槽的宽度为3um。
17.一种液晶显示面板，其特征在于，包括：
对向基板；
如权利要求1-12任一项所述的阵列基板，与所述对向基板相对设置；
液晶层，位于所述对向基板和所述阵列基板之间。
18.如权利要求17所述的液晶显示面板，其特征在于，所述对向基板，包括：
黑矩阵，所述黑矩阵具有与所述阵列基板的多个像素区域一一对应的多个开口。
19.一种显示装置，其特征在于，包括如权利要求17或18所述的液晶显示面板。
CN202210869444.3A 2022-07-21 2022-07-21 一种阵列基板及其制作方法、液晶显示面板、显示装置 Active CN115097675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210869444.3A CN115097675B (zh) 2022-07-21 2022-07-21 一种阵列基板及其制作方法、液晶显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210869444.3A CN115097675B (zh) 2022-07-21 2022-07-21 一种阵列基板及其制作方法、液晶显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN115097675A CN115097675A (zh) 2022-09-23
CN115097675B true CN115097675B (zh) 2024-04-16

Family

ID=83298314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210869444.3A Active CN115097675B (zh) 2022-07-21 2022-07-21 一种阵列基板及其制作方法、液晶显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN115097675B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073715A (ja) * 1996-08-30 1998-03-17 Casio Comput Co Ltd カラーフイルタの製造方法
JPH116913A (ja) * 1997-06-13 1999-01-12 Toray Ind Inc カラーフィルタ及びその製造方法
JP2000091581A (ja) * 1998-09-07 2000-03-31 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2000241831A (ja) * 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP2003015140A (ja) * 2001-06-27 2003-01-15 Seiko Epson Corp 電気光学装置および電子機器
JP2003131263A (ja) * 2002-08-08 2003-05-08 Seiko Epson Corp 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP2007057569A (ja) * 2005-08-22 2007-03-08 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
JP2007279095A (ja) * 2006-04-03 2007-10-25 Epson Imaging Devices Corp 反射部を有する液晶表示装置
KR20080076428A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
CN101887892A (zh) * 2010-06-07 2010-11-17 友达光电股份有限公司 像素结构及具有此种像素结构的显示面板
JP2013020055A (ja) * 2011-07-11 2013-01-31 Seiko Epson Corp 電気光学装置および電子機器
JP2014010229A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 液晶表示装置
CN104793413A (zh) * 2015-04-29 2015-07-22 昆山龙腾光电有限公司 液晶显示装置及其制作方法
WO2015109986A1 (zh) * 2014-01-21 2015-07-30 深圳市华星光电技术有限公司 显示面板
CN208705628U (zh) * 2018-09-30 2019-04-05 惠科股份有限公司 阵列基板、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103901687A (zh) * 2014-02-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107132687B (zh) * 2017-07-07 2020-03-10 京东方科技集团股份有限公司 一种阵列基板及制备方法、液晶显示面板、显示装置
CN111090203B (zh) * 2020-03-22 2020-07-14 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073715A (ja) * 1996-08-30 1998-03-17 Casio Comput Co Ltd カラーフイルタの製造方法
JPH116913A (ja) * 1997-06-13 1999-01-12 Toray Ind Inc カラーフィルタ及びその製造方法
JP2000091581A (ja) * 1998-09-07 2000-03-31 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2000241831A (ja) * 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP2003015140A (ja) * 2001-06-27 2003-01-15 Seiko Epson Corp 電気光学装置および電子機器
JP2003131263A (ja) * 2002-08-08 2003-05-08 Seiko Epson Corp 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP2007057569A (ja) * 2005-08-22 2007-03-08 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
JP2007279095A (ja) * 2006-04-03 2007-10-25 Epson Imaging Devices Corp 反射部を有する液晶表示装置
KR20080076428A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
CN101887892A (zh) * 2010-06-07 2010-11-17 友达光电股份有限公司 像素结构及具有此种像素结构的显示面板
JP2013020055A (ja) * 2011-07-11 2013-01-31 Seiko Epson Corp 電気光学装置および電子機器
JP2014010229A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 液晶表示装置
WO2015109986A1 (zh) * 2014-01-21 2015-07-30 深圳市华星光电技术有限公司 显示面板
CN104793413A (zh) * 2015-04-29 2015-07-22 昆山龙腾光电有限公司 液晶显示装置及其制作方法
CN208705628U (zh) * 2018-09-30 2019-04-05 惠科股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN115097675A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US6424397B1 (en) Method of forming wide-viewing angle liquid crystal display
US8570475B2 (en) Array substrate, liquid crystal panel and liquid crystal display
TWI591406B (zh) 曝光裝置與生產主動陣列顯示裝置的方法
CN107479287B (zh) 阵列基板及其制作方法
CN107132710B (zh) 一种阵列基板及其制备方法、显示面板
TWI494677B (zh) 液晶顯示器的陣列基板及其製造方法
CN105068373A (zh) Tft基板结构的制作方法
CN1354383A (zh) 液晶显示器
CN1667477A (zh) 板内切换模式液晶显示器件及其制造方法
US20220100022A1 (en) Display panel and display device
JP2004347941A (ja) 液晶表示装置
US11914253B2 (en) Array substrate and manufacturing method thereof, display panel
CN107203076A (zh) 显示面板
EP3657241B1 (en) Array substrate and manufacturing method thereof, and display device
CN107870490B (zh) 显示装置
US20050259201A1 (en) Liquid crystal display cell structure and manufacture process of a liquid crystal display
TWI539218B (zh) 液晶顯示裝置
WO2015021720A1 (zh) 一种阵列基板及其制备方法及显示装置
WO2019062320A1 (zh) 阵列基板及其制备方法、显示装置
CN115097675B (zh) 一种阵列基板及其制作方法、液晶显示面板、显示装置
US8269310B2 (en) Storage capacitor having an increased aperture ratio and method of manufacturing the same
CN112433414A (zh) 显示面板和显示装置
TWI744034B (zh) 顯示面板
US7961284B2 (en) Liquid crystal display and method for manufacturing the same
KR20190005148A (ko) 디스플레이 기판, 디스플레이 장치, 및 디스플레이 기판을 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant