CN1150599C - 半导体工艺中顶层光刻成像的改善 - Google Patents

半导体工艺中顶层光刻成像的改善 Download PDF

Info

Publication number
CN1150599C
CN1150599C CNB001067125A CN00106712A CN1150599C CN 1150599 C CN1150599 C CN 1150599C CN B001067125 A CNB001067125 A CN B001067125A CN 00106712 A CN00106712 A CN 00106712A CN 1150599 C CN1150599 C CN 1150599C
Authority
CN
China
Prior art keywords
layer
silicon
described method
top layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001067125A
Other languages
English (en)
Other versions
CN1274170A (zh
Inventor
S・布特
S·布特
施勒德
U·P·施勒德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infenion Tech North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infenion Tech North America Corp filed Critical Infenion Tech North America Corp
Publication of CN1274170A publication Critical patent/CN1274170A/zh
Application granted granted Critical
Publication of CN1150599C publication Critical patent/CN1150599C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/151—Matting or other surface reflectivity altering material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种腐蚀表面(12)的方法包括以下步骤：在表面上形成底层(14)而顶层(16)形成在底层上；在顶层刻图形以暴露出底层的某些部分；在底层的暴露部分形成含硅层(22)；除去顶层，暴露出底层未被硅层覆盖的部分；腐蚀底层未被硅层覆盖的部分，暴露出表面。

Description

半导体工艺中顶层光刻成像的改善
技术领域
此项发明是关于半导体器件制造的，特别是改善顶层的光刻成像，在这里有硅作为其底层以改善成像质量。
背景技术
半导体器件的制造工艺过程典型地都包括光刻工艺，以便在器件表面的图形区形成保护层，保护层最好使用抗蚀剂材料。在随后的腐蚀期间受保护的区域被保留，未保护的区域则视需要而被腐蚀掉。为在顶层成像，在半导体器件表面上对薄的成像层曝光和显影而形成图形。曝光和显影薄成像层所产生的图形经腐蚀过程而转移到底层上，此处的顶层起腐蚀掩模的作用。留在表面上的顶层或成像层抵御着腐蚀过程防止受保护区被腐蚀。
在第一步腐蚀后去掉抗蚀剂层或薄成像层。底层剩下的部分就可用作掩模来腐蚀其下的叠层或衬底。下一步的腐蚀使底层的图形转移到其下的各叠层或衬底上。由于在底层腐蚀过程中顶层还存在，在顶层上就会出现“草皮结构”。草皮结构是在腐蚀底层时硅的副产物再沉积在顶层上的结果。草皮结构典型地会使图形由顶层向底层的转移恶化。
顶层成像技术也深受薄成像层覆盖质量不良之害。在通常的制造工艺中，顶层有两个功能。一是提供要转移的图形，二是提供抗蚀性能以在腐蚀底层暴露出来的区域时保护底层受保护的区域。这些功能要在顶层成像质量与抗蚀性间取得平衡。
发明内容
因此，本发明的目的是提供一种方法用底层来转移图形。本发明的另一个目的是提供一种方法来改善覆盖质量，使用性能优良的光致抗蚀剂作顶层来使底层被硅化(silyated)的部分而非顶层作为腐蚀掩模。
一种腐蚀表面的方法包括以下步骤：在表面上形成底层而在底层上形成顶层；在顶层刻图形以使底层的部分表面暴露出来；在底层暴露的部分形成含硅层；除去顶层，暴露出底层未被硅层覆盖的部分；腐蚀底层未被硅层覆盖的部分以暴露出表面。
腐蚀半导体器件衬底的方法包括以下步骤：在衬底上形成底层而在底层上形成顶层；在顶层刻图形以暴露底层的部分表面；在底层暴露的部分形成含硅层；除去顶层，暴露出底层未被硅层覆盖的部分；对底层进行掩模开口腐蚀而使被硅层确定的图形转移到衬底上；按照底层的图形腐蚀衬底。
腐蚀半导体器件衬底的另一种方法包括以下步骤：在衬底上形成由抗反射的抗蚀剂材料构成的底层，在底层上形成顶层，而顶层包括抗蚀剂材料；在顶层刻图形，即对顶层的抗蚀剂材料曝光和显影以使底层的某些部分暴露出来；在底层暴露的部分注入硅离子使之硅化而在其上形成硅化层；除去顶层，暴露出底层未被硅化层覆盖的部分；用腐蚀气体对底层进行掩模开口腐蚀而使被硅化层确定的图形转移到衬底上；按照底层的图形腐蚀衬底。
在替换的方法中，顶层可包括光致抗蚀剂层。刻图形的工序可包括使光致抗蚀剂曝光、显影而使底层的某些部分暴露出来的步骤。刻图形的工序最好包括淀积厚为1000至3000埃顶层的步骤。形成含硅层的工序可包括向底层暴露的部分离子注入含硅材料的步骤。离子注入可包括调节离子的透入深度使之小于顶层厚度的步骤。离子注入还可包括调节离子的入射角以使底层暴露的部分硅化的步骤。形成含硅层的工序可包括用硅靶准直溅射含硅层或将含硅反应物化学键合到底层暴露部分的步骤。注入硅离子可包括调节离子的透入深度使之小于顶层厚度和/或调节离子的入射角而使底层暴露的部分硅化的步骤。硅化工序可包括用硅靶准直溅射含硅层和/或将含硅反应物化学键合到底层暴露部分的步骤。
本发明的种种目的、特点和优点从下面对示例的详细描述，结合着附图来读，将变得更加明显。
参照下列附图详细描述本发明的优选示例。
附图说明
图1是按照本发明的半导体器件结构的剖面图，在衬底/叠层上加有底层，在底层上形成成像层或顶层。
图2是表示按照本发明对成像层刻图形的图1的半导体器件结构的剖面图。
图3是表示按照本发明使底层暴露的部分硅化的图2的半导体器件结构的剖面图。
图4是表示按照本发明剥去成像层后底层硅化的部分的图3的半导体器件结构的剖面图。
图5是表示按照本发明用底层硅化的部分作为开口腐蚀的掩模的图4的半导体器件结构的剖面图。
图6是表示按照本发明腐蚀的衬底/叠层的图5的半导体器件结构的剖面图。
具体实施方式
此项发明是关于半导体器件制造的，特别是改善顶层的光刻成像，在这里有硅作为其底层以改善成像质量。本发明包含改善半导体器件成像的方法。顶层或成像层最好包括性能优良的光致抗蚀剂。对顶层曝光和显影。将硅加至顶层显影后的光致抗蚀剂表面，这样就把抗腐蚀保护层直接转移到顶层下面的底层上。这里将要进一步详述的是，可有许多方法将硅加至底层上。然后按照本发明剥去顶层，留下的像或图形用作掩模腐蚀穿过底层而进入衬底或叠层。
现在参照各个图作一详细说明，图中的参考标号在所有这几个图中都表示相似或相同的单元，先从图1开始。半导体器件结构10包含衬底/叠层12。衬底/叠层12可包括硅衬底、绝缘体衬底上的硅、砷化镓衬底等。在这里需提供掩模以进行掺杂或腐蚀。此后为简便起见将把衬底/叠层12称为叠层12。叠层12可包括介电叠层，它包含有硬掩模层，在形成半导体存储芯片(如动态随机存储器DRAM芯片或嵌入式DRAM芯片)的深沟槽时用作掩模。叠层12也可用在其他工艺中。底层14淀积在叠层12上。底层14最好包括抗反射涂层材料，如BARL，AR3，DUV30(都是Shipley公司的商品)或MUV抗蚀材料。其他材料也可用作底层14。
在底层14上淀积薄成像层或顶层16，其厚度可在1000至3000埃之间。按照工艺窗口的不同，成像层16的厚度比常规成像层减薄有利于改善成像质量。换言之，成像层16越薄成像越精确。常规的抗蚀材料如DUV可用作成像层16，然而所用的成像层材料最好加以优化以获得优良的成像和涂覆质量。虽然无须修改成像层16的化学性质，但修改有助于优化成像和涂覆质量。成像层16可包括负性和正性抗蚀剂。将成像层16设计得具有最佳成像性能是有利的。按照本发明，抗蚀性能不再是主导因素，因为如下面所述成像层16不用作腐蚀掩模。
参照图2，在成像层16制作图形。将成像层16的表面18通过光刻掩模(未示出)在例如紫外光(例如DUV)下曝光。曝光后，成像层16用显影剂例如碱性水溶液显影。显影剂除去某些部分的成像层16直至露出底层14从而在成像层中形成孔20。通过孔20暴露出的底层14做进一步的加工。
参照图3，在底层14上显影掉成像层16的暴露的区域中使底层14暴露于硅或进行硅化。硅化可用几种方法来实现。对底层14暴露的部分进行硅化的一种方法是用硅材料作离子注入。在优选示例中使用低能量，如能量在10keV至100keV间，和高剂量，如1×1015至1×1017硅离子/cm3。最好对注入进行调节使得形成的硅化层22的透入深度小于成像层16的厚度。这样，底层14只通过孔20进行硅化。优选地形成硅化层22的离子注入入射角很陡。这个角度最好在0°至30°间。如果使用离子注入，也可实现较深的硅化深度。这就使得在后面的工序中用作掩模的底层14更接近于叠层12，因而减小了在叠层12上形成的器件结构临界尺寸(CD)的横向损失。
在另一个示例中，使用硅靶的准直溅射对底层14的暴露部分进行硅化。还有一个示例是用含硅的反应物化学键合到底层14上。有利的是本发明提供的硅化区22在成像层16的沟槽或孔的底部。这样，就可相对于沟槽底部的区域22选择性地除去成像层16顶部的硅化层22。而且，如上所述，在通常的上表面成像(TSI)中，由于腐蚀下面各层而有硅形成在抗蚀剂表面上(所谓的“草皮结构”)。在成像层16上硅的形成使成像质量恶化。本发明由于在除去了成像层16后才腐蚀底层14因而避免了由硅的“草皮结构”而引起的恶化。
参照图4，剥去成像层16而在底层14的表面24上留下有图形的硅化层22。成像层16的去除可在紫外光中泛曝光然后在碱性水溶液中显影掉剩余部分来达到。除去成像层16的其他方法可以是化学机械抛光(CMP)，等离子体刻蚀或相当的腐蚀工艺。最好包括光致抗蚀剂材料的成像层16在腐蚀底层14前先被除去是有利的。这样，在腐蚀底层14时就没有机会在成像层上形成本领域工艺中熟知的硅淀积--“草皮结构”。在通常的上表面成像(TSI)中，当产生“草皮结构”的光致抗蚀剂被用作掩模来腐蚀其下面的底层时，成像质量恶化。然而按照本发明优选为光致抗蚀剂材料的成像层16在腐蚀底层14时不用作腐蚀掩模，且在腐蚀底层14前先被除去。因此，消除“草皮结构”是本发明的一个特点。
参照图5，进行掩模开口腐蚀而在底层14上腐蚀出硅化层22的图形。掩模开口腐蚀包括将表面24暴露在腐蚀气体中。腐蚀气体可包括例如氧和/或氩。底层14表面24上的硅化层22抗御着腐蚀环境。底层14未被硅化层22保护的区域被除去。硅化层22确定的图形则被转移到底层14上。硅化层22的厚度最好调节在4000至10000埃之间。较厚的硅化层22在腐蚀叠层12时有利于改善成像质量。
参照图6，掩模开口腐蚀后，腐蚀叠层12而在其上形成图形。底层14剩下的部分26用作掩模来腐蚀叠层12暴露的部分。由于底层14最好包括ARC或MUV，其良好的抗蚀性能保护了叠层12未暴露的部分。选择腐蚀工艺或其他方法可用来除去底层14的剩余部分。
描述了改善半导体器件工艺中顶层光刻成像质量的优选示例(只是加以说明而未加限制)，注意到熟悉本领域工艺的人按照上面的教导完全能够对本发明作出修改或变通。因此应了解，对本发明所揭示的特殊示例所作的改变都属于所附权利要求所概括的此发明的范畴和精神。按专利法的要求描述了此项发明的细节，在所附的权利要求中所要保护的内容都作了陈述。

Claims (22)

1.一种腐蚀半导体表面的方法，包括以下步骤：
在半导体材料的表面上形成底层和在底层上形成顶层；
在顶层刻图形以使底层的部分表面暴露出来；
在底层暴露的部分形成含硅层；
除去顶层，暴露出底层未被硅层覆盖的部分；
腐蚀底层未被硅层覆盖的部分以露出表面。
2.权利要求1所述的方法，其中顶层包括光致抗蚀剂层，刻图形工序包括将光致抗蚀剂曝光并显影以使底层的部分表面暴露出来的步骤。
3.权利要求1所述的方法，其中刻图形工序包括淀积厚为1000至3000埃顶层的步骤。
4.权利要求1所述的方法，其中形成含硅层的工序包括对底层暴露的部分离子注入含硅材料的步骤。
5.权利要求4所述的方法，其中离子注入工序包括调节离子的透入深度使之小于顶层厚度的步骤。
6.权利要求4所述的方法，其中离子注入工序包括调节离子的入射角以使底层的暴露部分硅化的步骤。
7.权利要求1所述的方法，其中形成含硅层的工序包括用硅靶准直溅射含硅层的步骤。
8.权利要求1所述的方法，其中形成含硅层的工序包括在底层暴露的部分化学键合含硅反应物的步骤。
9.一种腐蚀半导体器件衬底的方法，包括以下步骤：
在衬底上形成底层和在底层上形成顶层；
在顶层刻图形以暴露底层的部分表面；
在底层暴露的部分形成含硅层；
除去顶层，暴露出底层未被硅层覆盖的部分；
掩模开口腐蚀底层而使被硅层确定的图形转移到衬底上；
按照底层的图形腐蚀衬底。
10.权利要求9所述的方法，其中顶层包括光致抗蚀剂层，刻图形的工序包括将光致抗蚀剂曝光并显影以使底层的部分表面暴露出来的步骤。
11.权利要求9所述的方法，其中刻图形工序包括淀积厚为约1000至3000埃顶层的步骤。
12.权利要求9所述的方法，其中形成含硅层的工序包括对底层暴露的部分离子注入含硅材料的步骤。
13.权利要求12所述的方法，其中离子注入工序包括调节离子的透入深度使之小于顶层厚度的步骤。
14.权利要求12所述的方法，其中离子注入工序包括调节离子的入射角以使底层的暴露部分硅化的步骤。
15.权利要求9所述的方法，其中形成含硅层的工序包括用硅靶准直溅射含硅层的步骤。
16.权利要求9所述的方法，其中形成含硅层的工序包括在底层暴露的部分化学键合含硅反应物的步骤。
17.一种腐蚀半导体器件衬底的方法，包括以下步骤：
在衬底上形成由抗反射的抗蚀剂材料构成的底层，在底层上形成顶层，而顶层包括抗蚀剂材料；
在顶层刻图形，即对顶层的抗蚀剂材料曝光和显影以使底层的部分表面暴露出来；
在底层暴露的部分注入硅离子使之硅化而在其上形成硅化层；
除去顶层，暴露出底层未被硅化层覆盖的部分；
用腐蚀剂气体对底层进行掩模开口腐蚀而使被硅化层确定的图形转移到衬底上；
按照底层的图形腐蚀衬底。
18.权利要求17所述的方法，其中刻图形工序包括淀积厚为约1000至3000埃的顶层的步骤。
19.权利要求17所述的方法，其中注入硅离子包括调节离子的透入深度使之小于顶层厚度的步骤。
20.权利要求19所述的方法，还包括调节离子的入射角使底层的暴露部分硅化的步骤。
21.权利要求17所述的方法，其中硅化工序包括用硅靶准直溅射含硅层的步骤。
22.权利要求17所述的方法，其中形成含硅层的工序包括在底层暴露的部分化学键合含硅反应物的步骤。
CNB001067125A 1999-04-12 2000-04-12 半导体工艺中顶层光刻成像的改善 Expired - Fee Related CN1150599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/290319 1999-04-12
US09/290,319 US6316168B1 (en) 1999-04-12 1999-04-12 Top layer imaging lithography for semiconductor processing

Publications (2)

Publication Number Publication Date
CN1274170A CN1274170A (zh) 2000-11-22
CN1150599C true CN1150599C (zh) 2004-05-19

Family

ID=23115463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001067125A Expired - Fee Related CN1150599C (zh) 1999-04-12 2000-04-12 半导体工艺中顶层光刻成像的改善

Country Status (6)

Country Link
US (1) US6316168B1 (zh)
EP (1) EP1047118A3 (zh)
JP (1) JP2000315684A (zh)
KR (1) KR100662945B1 (zh)
CN (1) CN1150599C (zh)
TW (1) TW541591B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911061B2 (en) 2002-09-05 2005-06-28 Nuclear Filter Technology In-line HEPA filter
US7253113B2 (en) * 2003-11-13 2007-08-07 Macronix International Co., Ltd. Methods for using a silylation technique to reduce cell pitch in semiconductor devices
KR100598103B1 (ko) * 2004-05-27 2006-07-10 삼성전자주식회사 패턴 형성 방법
CN100468642C (zh) * 2004-11-30 2009-03-11 飞思卡尔半导体公司 形成光刻胶图案的方法
KR20080023814A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US20080160459A1 (en) * 2006-12-28 2008-07-03 Benjamin Szu-Min Lin Method of forming a pattern
KR100881513B1 (ko) * 2007-05-18 2009-02-05 주식회사 동부하이텍 반도체 미세패턴 형성 방법
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US8186051B2 (en) 2008-03-28 2012-05-29 Intel Corporation Method for fabricating package substrate and die spacer layers having a ceramic backbone
US10522349B2 (en) * 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-reflective coating by ion implantation for lithography patterning
US11114299B2 (en) * 2019-07-05 2021-09-07 Applied Materials, Inc. Techniques for reducing tip to tip shorting and critical dimension variation during nanoscale patterning

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
US4661712A (en) * 1985-05-28 1987-04-28 Varian Associates, Inc. Apparatus for scanning a high current ion beam with a constant angle of incidence
JPS6452142A (en) * 1987-08-24 1989-02-28 Nippon Telegraph & Telephone Pattern forming process and silylating apparatus
JPH0246463A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 半導体装置の製造方法
JPH05205989A (ja) * 1992-01-28 1993-08-13 Hitachi Ltd リソグラフィ法及び半導体装置の製造方法
JPH05251323A (ja) * 1992-03-04 1993-09-28 Fujitsu Ltd パターン形成方法
US5576359A (en) * 1993-07-20 1996-11-19 Wako Pure Chemical Industries, Ltd. Deep ultraviolet absorbent composition
JP2803999B2 (ja) * 1993-11-10 1998-09-24 現代電子産業株式会社 半導体装置の微細パターン製造法
KR0174316B1 (ko) * 1994-07-05 1999-04-01 모리시다 요이치 미세패턴 형성방법
JP2953562B2 (ja) * 1994-07-18 1999-09-27 東京応化工業株式会社 リソグラフィー用下地材及びそれを用いた多層レジスト材料
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed
KR19990008362A (ko) * 1996-03-06 1999-01-25 얀 드'해머,헤르베르트 볼만 리프트-오프 이미징 프로파일을 얻기 위한 방법
US5858621A (en) * 1997-01-22 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer silylation process using anti-reflective-coatings (ARC) for making distortion-free submicrometer photoresist patterns
US5922516A (en) * 1997-06-04 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer silylation process
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US5940697A (en) * 1997-09-30 1999-08-17 Samsung Electronics Co., Ltd. T-gate MESFET process using dielectric film lift-off technique

Also Published As

Publication number Publication date
TW541591B (en) 2003-07-11
JP2000315684A (ja) 2000-11-14
US6316168B1 (en) 2001-11-13
EP1047118A2 (en) 2000-10-25
KR20000071655A (ko) 2000-11-25
EP1047118A3 (en) 2001-07-18
KR100662945B1 (ko) 2006-12-28
CN1274170A (zh) 2000-11-22

Similar Documents

Publication Publication Date Title
US4533624A (en) Method of forming a low temperature multilayer photoresist lift-off pattern
KR100232187B1 (ko) 반사방지막 식각방법
CN1150599C (zh) 半导体工艺中顶层光刻成像的改善
EP1475461A1 (en) Methods for etching an aluminum-containing layer
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
KR100415088B1 (ko) 반도체장치의 제조방법
US5700739A (en) Method of multi-step reactive ion etch for patterning adjoining semiconductor metallization layers
CN101593725A (zh) 接触孔的形成方法
CN1098532C (zh) 抗反射膜材料以及利用所述材料制造半导体器件的方法
CN101399185B (zh) 保护金属层、形成焊盘、金属布线层及微反射镜面的方法
KR100290910B1 (ko) 반도체소자의 배선 형성방법
KR100324595B1 (ko) 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법
KR960011812B1 (ko) 반도체 소자의 3층 레지스트 패턴 형성방법
KR100252916B1 (ko) 알루미늄 합금막의 부식방지방법
KR100370166B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR0144140B1 (ko) 금속배선방법
KR100663015B1 (ko) 금속배선 및 그 형성 방법
KR100291189B1 (ko) 반도체 장치 제조 방법
KR100248340B1 (ko) 반도체제조방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR100300860B1 (ko) 반도체 소자의 알루미늄 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1032852

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160309

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: American California

Patentee before: Infenion Tech. North America Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20160412

CF01 Termination of patent right due to non-payment of annual fee