CN115051688A - 脉冲产生电路和交错脉冲产生电路 - Google Patents
脉冲产生电路和交错脉冲产生电路 Download PDFInfo
- Publication number
- CN115051688A CN115051688A CN202110256942.6A CN202110256942A CN115051688A CN 115051688 A CN115051688 A CN 115051688A CN 202110256942 A CN202110256942 A CN 202110256942A CN 115051688 A CN115051688 A CN 115051688A
- Authority
- CN
- China
- Prior art keywords
- signal
- selection
- oscillation
- pulse
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Abstract
本申请实施例提供一种脉冲产生电路和交错脉冲产生电路,其中,脉冲产生电路,包括:振荡模块,接收控制信号,且根据控制信号生成第一振荡信号;周期调整模块,接收第一振荡信号以及倍率选择信号,并输出第二振荡信号,第二振荡信号的周期为第一振荡信号基于倍率选择信号调整后的周期;脉冲转换模块,接收第二振荡信号,并输出脉冲信号,脉冲信号的脉冲基于第二振荡信号的上升沿或下降沿产生,且脉冲信号的脉冲周期与第二振荡信号的振荡周期相同;本申请实施例以产生周期可调整的脉冲信号,且电路版图的面积小,电路的功耗小。
Description
技术领域
本申请涉及半导体电路设计领域,特别涉及一种脉冲产生电路和交错脉冲产生电路。
背景技术
在半导体电路设计中,经常会用到等间距交错(Stagger)信号,等间距交错信号指每间隔固定延迟产生的信号。
对于同步信号而言,通常借助时钟信号来产生等间距交错信号;对于异步信号而言,通过插入延时单元(delay cell)来产生所需的等间距交错信号,信号之间的延迟可以根据需求插入相应的延时单元实现。其中,采用同步信号产生等间距交错信号的方式,等间距交错信号之间的延迟是时钟周期的整数倍,等间距交错信号之间延迟大小的可控性差;采用异步信号产生等间距交错信号的方式,虽然信号之间的延迟可控性好,但会明显增大形成的电路版图的面积和电路的功耗。
然而申请人发现,通过脉冲信号的周期来调整等间距交错信号的信号延迟可以减小电路版图的面积和电路的功耗,且信号之间的延迟无需为时钟周期的整数倍,如何产生周期可变的脉冲信号,是优化等间距交错信号产生方式的前提条件。
发明内容
本申请实施例提供一种脉冲产生电路和交错脉冲产生电路,以产生周期可调整的脉冲信号,且电路版图的面积小,电路的功耗小。
为解决上述技术问题,本申请实施例提供了一种脉冲产生电路,包括:振荡模块,接收控制信号,且根据控制信号生成第一振荡信号;周期调整模块,接收第一振荡信号以及倍率选择信号,并输出第二振荡信号,第二振荡信号的周期为第一振荡信号基于倍率选择信号调整后的周期;脉冲转换模块,接收第二振荡信号,并输出脉冲信号,脉冲信号的脉冲基于第二振荡信号的上升沿或下降沿产生,且脉冲信号的脉冲周期与第二振荡信号的振荡周期相同。
与相关技术相比,根据控制信号产生第一振荡信号,即控制信号在处于有效电平时,产生周期一定的第一振荡信号;根据倍率选择信号,基于第一振荡信号产生第二振荡信号,即基于倍率选择信号,改变第一振荡信号的周期,以产生相应的第二振荡信号;然后将第二振荡信号作为信号源产生脉冲信号,产生的脉冲信号的脉冲周期与第二振荡信号的振荡周期相同;在产生脉冲信号的过程中,若倍率选择信号改变,调整第一振荡信号的周期的幅度改变,以使产生的第二振荡信号的周期变化,从而产生周期可调整的脉冲信号。
另外,周期调整模块包括:延时单元,接收第一振荡信号,并基于第一振荡信号生成振荡调整信号,振荡调整信号的周期与第一振荡信号的周期不同;选择单元,接收倍率选择信号,并基于倍率选择信号选择第一振荡信号或振荡调整信号作为第二振荡信号。
另外,延时单元包括:D触发器,D触发器包括输入端、时钟端、复位端和输出端,时钟端用于接收第一振荡信号,复位端用于接收复位信号,输出端用于串联触发反相器并连接至输入端,且用于输出振荡调整信号。
另外,选择单元包括:倍率选择器,倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端,第一选择输入端用于接收第一振荡信号,第二选择输入端用于接收振荡调整信号,选择信号端用于接收倍率选择信号,选择输出端用于输出第二振荡信号。
另外,延时单元包括E个串联的延时子单元,振荡调整信号包括E个延时信号,E为正整数;第一级延时子单元,用于根据第一振荡信号生成第一延时信号,并将第一延时信号输入到第二级延时子单元中;第F级延时子单元,用于根据第F-1延时信号生成第F延时信号,F为小于等于E,且大于等于2的正整数。延时单元包括多个延时子信号,通过多个延时子信号生成的振荡调整信号的周期相较于第一振荡信号存在较大差异,即通过多个延时子信号,大幅度改变第一振荡信号的周期。
另外,选择单元基于倍率选择信号选择第一振荡信号或振荡调整信号作为第二振荡信号,包括:基于倍率选择信号,选择第E-1延时信号或第E延时信号作为第二振荡信号。
另外,第F级延时子单元包括:D触发器,D触发器包括输入端、时钟端、复位端和输出端,时钟端用于接收第F-1延时信号,复位端用于接收复位信号,输出端用于串联触发反相器并连接至输入端,且用于输出第F级延时信号。
另外,选择单元包括E个串联的选择子单元,倍率选择信号包括对应于每个选择子单元的子倍率选择信号;第一级选择子单元,用于根据对应的子倍率选择信号,选择第一振荡信号或第一延时信号输入到第二级选择子单元中;第F级选择子单元,用于根据对应的子倍率选择信号,选择第F-1级选择子单元的输出信号或第F延时信号输入到第F+1级选择子单元中;第E级选择子单元,用于根据对应的子倍率选择信号,选择第E-1级选择子单元的输出信号或振荡调整信号作为第二振荡信号,F为小于E,且大于等于2的正整数。通过对应于的多个延时子单元的多个选择子单元,除了选了第一振荡信号或振荡调整信号作为第二振荡信号,还可以选用第F级延时信号作为第二振荡信号,为第二振荡信号的选用提供了更多选择。
另外,第F级选择子单元包括:倍率选择器,倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端,第一选择输入端用于接收第F-1级选择子单元的输出信号,第二选择输入端用于接收第F延时信号,选择信号端用于接收对应的子倍率选择信号,选择输出端用于输出第F-1级选择子单元的输出信号或第F延时信号。
另外,振荡模块包括:振荡单元以及连接在振荡单元中的触发单元;触发单元,用于接收复位信号以及控制信号,并基于复位信号和控制信号触发振荡单元;振荡单元触发后,根据控制信号生成第一振荡信号。
另外,振荡单元包括:A个反相器串联形成的环形振荡器,A为正奇数。
另外,触发单元包括:第一与非门和第二与非门,第一与非门的输出端连接至第二与非门的一输入端;第一与非门的一输入端和第二与非门的输出端用于接入环形振荡器;第一与非门与第二与非门中,其中一者用于接收控制信号,另一者用于接收复位信号。
另外,振荡模块还包括:第一反相器组,包括串联的B个反相器,B为正偶数;第一选择单元,用于接收第一选择信号,并基于第一选择信号,将第一反相器组串接在环形振荡器中的相邻反相器之间。
另外,振荡模块还包括:第二反相器组,包括串联的C个反相器,C为正偶数;第二选择单元,用于接收第二选择信号,并基于第二选择信号,将第二反相器组串接在环形振荡器中的相邻反相器之间。
另外,脉冲转换模块包括:脉冲转换器,用于接收第二振荡信号,且基于第二振荡信号生成脉冲信号。
本申请实施例还提供了一种交错脉冲产生电路,包括:信号产生模块,用于根据激活信号生成第一控制信号和第二控制信号,第一控制信号与第二控制信号为反相信号;第一脉冲产生单元,包括上述的脉冲产生电路,第一脉冲产生单元用于根据第一控制信号生成第一脉冲信号;第二脉冲产生单元,包括上述的脉冲产生电路,第二脉冲产生单元用于根据第二控制信号生成第二脉冲信号;第一脉冲信号与第二脉冲信号为交错脉冲信号。
另外,信号产生模块包括:复位单元,接收第一复位信号以及激活信号,并基于第一复位信号和激活信号生成第一控制信号;反向单元,接收第一控制信号,并基于第一控制信号生成第二控制信号。
另外,复位单元包括:复位与非门和复位反相器,复位反相器连接复位与非门的输出端,复位与非门用于接收第一复位信号和激活信号。
另外,信号产生模块还包括:复位信号产生单元,用于根据第一复位信号和第一控制信号生成第二复位信号,以使当第一复位信号为复位状态时,第二复位信号也处于复位状态,当第一复位信号为非复位状态时,第二复位信号基于第一控制信号的变化沿产生复位窄脉冲。
另外,信号产生模块还包括:选择信号产生单元,用于接收选择信号,并基于选择信号生成选择信号组;选择信号组包括选择信号和反相选择信号,选择信号与反相选择信号为反相信号。
相比于相关技术而言,用于根据激活信号产生第一控制信号和第二控制信号,第一控制信号和第二控制信号互为反相信号;根据反相控制信号产生的第一脉冲信号和第二脉冲信号为交错脉冲信号,即第一脉冲信号处于脉冲期间第二脉冲信号为无效电平;第二脉冲信号处于脉冲期间,第一脉冲信号为无效电平,且产生的第一脉冲信号和第二脉冲信号的周期可调整,即产生周期可调整的脉冲信号,且电路涉及的器件较少,电路板图的面积小,电路的功耗低。
附图说明
图1和图2为本申请一实施例提供的脉冲产生电路的结构示意图;
图3为本申请一实施例提供的振荡模块的具体电路示意图;
图4为本申请一实施例提供的延时单元的结构示意图;
图5为本申请一实施例提供的选择单元的结构示意图;
图6和图7为本申请一实施例提供的周期调整模块的电路示意图;
图8为本申请一实施例提供的脉冲产生电路中信号的时序示意图;
图9和图10为本申请另一实施例提供的交错脉冲产生电路的结构示意图;
图11为本申请另一实施例提供的信号产生模块的具体电路示意图;
图12为本申请另一实施例提供的交错脉冲产生电路中信号的时序示意图。
具体实施方式
采用同步信号产生等间距交错信号的方式,等间距交错信号之间的延迟必须是时钟周期的整数倍,等间距交错信号之间延迟大小的可控性差;采用异步信号产生等间距交错信号的方式,虽然信号之间的延迟可控性好,但会明显增大形成的电路版图的面积和电路的功耗。
为解决上述问题,本申请一实施例提供了一种脉冲产生电路,包括:振荡模块,接收控制信号,且根据控制信号生成第一振荡信号;周期调整模块,接收第一振荡信号以及倍率选择信号,并输出第二振荡信号,第二振荡信号的周期为第一振荡信号基于倍率选择信号调整后的周期;脉冲转换模块,接收第二振荡信号,并输出脉冲信号,脉冲信号的脉冲基于第二振荡信号的上升沿或下降沿产生,且脉冲信号的脉冲周期与第二振荡信号的振荡周期相同。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合,相互引用。
图1和图2为本实施例提供的脉冲产生电路的结构示意图,图3为本实施例提供的振荡模块的具体电路示意图,图4为本实施例提供的延时单元的结构示意图,图5为本实施例提供的选择单元的结构示意图,图6和图7为本实施例提供的周期调整模块的电路示意图,图8为本实施例提供的脉冲产生电路中信号的时序示意图;以下结合附图对本实施例提供的脉冲产生电路作进一步详细说明。
参考图1,脉冲产生电路100包括:振荡模块101,接收控制信号RasEn,且根据控制信号RasEn生成第一振荡信号Osc1。
控制信号RasEn即外部输入的指令,振荡模块101用于根据外部指令生成第一振荡信号Osc1;具体地,当控制信号RasEn处于有效电平时,振荡模块101生成第一振荡信号Osc1;在本实施例中,假设第一振荡信号Osc1的周期为T。
在一个例子中,当接收到控制信号RasEn,且控制信号RasEn为有效电平时,振荡模块101起振以产生第一振荡信号Osc1。
进一步地,参考图2,振荡模块101包括振荡单元111以及连接在振荡单元111中的触发单元121;触发单元121用于接收复位信号fnRasEn以及控制信号RasEn,并基于复位信号fnRasEn和控制信号RasEn触发振荡单元111;振荡单元111触发后,根据控制信号RasEn生成第一振荡信号Osc1。
需要注意的是,此处描述的“基于复位信号fnRasEn和控制信号RasEn触发振荡单元111”中,“基于”的含义包括但不限定于:当复位信号fnRasEn处于非复位状态,且控制信号RasEn为有效电平,触发单元121触发振荡单元111。
复位信号fnRasEn即外部输入的复位指令,用于对触发单元121进行复位;具体地,当触发单元121复位后,若触发单元121接收的控制信号RasEn为有效电平,触发单元121触发振荡单元111,以使振荡单元111产生第一振荡信号Osc1。
在一个例子中,参考图3,振荡单元111包括A个反相器串联形成的环形振荡器,A为正奇数;A可以为5、7、9、11等,在本实施例中以A=7,即7个反相器串联形成的环形振荡器为例进行举例说明,并不构成对本实施例的限定,在具体应用中,可以根据实际需求选择环形振荡器中反相器的数量。触发单元121包括第一与非门211和第二与非门212,第一与非门211的输出端连接至第二与非门212的一输入端,第一与非门211的一输入端和第二与非门212的输出端用于接入环形振荡器;第一与非门211与第二与非门212中,其中一者用于接收控制信号RasEn,另一者用于接收复位信号fnRasEn;需要说明的是,图3中给定的第一与非门211用于接收控制信号RasEn,第二与非门212用于接收复位信号fnRasEn并不构成对本实施例的限定,在其他实施例中也可以采用第二与非门接收控制信号,第一与非门接收复位信号。
在本实施例中,振荡模块101还包括:第一反相器组215,包括串联的B个反相器,B为正偶数;B可以为2、4、6等,在本实施例中以B=2,即2个反相器串联形成的第一反相器组215为例进行举例说明,并不构成对本实施例的限定,在具体应用中,可以根据实际需求选择第一反相器组215中反相器的数量。第一选择单元(未图示),用于接收第一选择信号fnAdjDly1,并基于第一选择信号fnAdjDly1,将第一反相器组215串接在环形振荡器中的相邻反相器之间。
具体地,第一反相器组215中反相器为B个的目的在于:保证环形振荡器中反相器的总数为奇数个;具体地,第一选择单元(未图示)包括第一选择器214,用于根据第一选择信号fnAdjDly1和反向第一选择信号fnAdjDly1N选通第一支路或第二支路;其中,第一支路作为环形振荡器中相邻反相器的连接电路,第二支路将第一反相器组215串接至环形振荡器相邻反相器的连接电路中;将第一反相器组215接入环形振荡器的目的是:增加环形振荡器中反相器的个数,从而增大振荡单元111产生的第一振荡信号Osc1的周期,在本实施例中假设增加第一反相器组215的反相器后,生成的第一振荡信号Osc1为1.2T;由于第一反相器组215接入环形振荡器是通过第一选择信号fnAdjDly1控制,即可通过外部输入的第一选择信号fnAdjDly1调整振荡单元111生成的第一振荡信号Osc1的周期。
在本实施例中,振荡模块101还包括:第二反相器组217,包括串联的C个反相器,C为正偶数;C可以为2、4、6等,在本实施例中以C=4,即4个反相器串联形成的第二反相器组217为例进行举例说明,并不构成对本实施例的限定,在具体应用中,可以根据实际需求选择第二反相器组217中反相器的数量。第二选择单元(未图示),用于接收第二选择信号fnAdjDly2,并基于第二选择信号fnAdjDly2,将第二反相器组217串接在环形振荡器中的相邻反相器之间。
具体地,第二反相器组217中反相器为C个的目的在于:保证环形振荡器中反相器的总数为奇数个;具体地,第二选择单元(未图示)包括第二选择器216,用于根据第二选择信号fnAdjDly2和反向第二选择信号fnAdjDly2N选通第三支路或第四支路;其中,第三支路作为环形振荡器中相邻反相器的连接电路,第四之路将第二反相器组217串接至环形振荡器相邻反相器的连接电路中;将第二反相器组217接入环形振荡器的目的是:增加环形振荡器中反相器的个数,从而增大振荡单元111产生的第一振荡信号Osc1的周期,在本实施例中假设增加第二反相器组217的反相器后,生成的第一振荡信号Osc1为1.4T;由于第二反相器组217接入环形振荡器是通过第二选择信号fnAdjDly2控制,即可通过外部输入的第二选择信号fnAdjDly2调整振荡单元111生成的第一振荡信号Osc1的周期。
在本实施例中B和C可以设置为任意正偶数,在具体应用于可以根据振荡单元111产生的第一振荡信号Osc1所需的变化,合理设置B和C的值;另外,本实施例中说明了两个反相器组的实现方式,在本实施例的基础上继续加入第三反相器组、第四反相器组的实现方案,都应该属于本申请的保护范围。
另外,通过第一反相器组215和第二反向器组217同时接入环形振荡器,可以实现不同幅度的改变第一振荡信号Osc1的周期;此时根据第一选择信号fnAdjDly1和第二选择信号fnAdjDly2的不同生成的第一振荡信号Osc1的周期表1所示:
表1Osc1周期表
fnAdjDly1 | fnAdjDly2 | Osc1的周期 |
0 | 0 | T |
1 | 0 | 1.2T |
0 | 1 | 1.4T |
1 | 1 | 1.6T |
继续参考图1,脉冲产生电路100包括:周期调整模块102,接收第一振荡信号Osc1以及倍率选择信号fnAdjDlyx,并输出第二振荡信号Osc2,第二振荡信号Osc2的周期为第一振荡信号Osc1基于倍率选择信号fnAdjDlyx调整后的周期,倍率选择信号fnAdjDlyx为外部输入的选择指令,用于调整第二振荡信号Osc2的周期,即脉冲产生电路可通过外部输入的倍率选择信号fnAdjDlyx调整周期调整模块102生成的第二振荡信号Osc2的周期。
在一个例子中,可以利用第一振荡信号Osc1生成振荡调整信号OscT,然后根据倍率选择信号fnAdjDlyx选择第一振荡信号Osc1作为第二振荡信号Osc2输出,或选择振荡调整信号OscT作为第二振荡信号Osc2输出。也可以根据倍率选择信号fnAdjDlyx判断是否需要生成振荡调整信号OscT,即采用先判断再生成的方式,输出第二振荡信号Osc2。
参考图2,周期调整模块102包括:延时单元112,接收第一振荡信号Osc1,并基于第一振荡信号Osc1生成振荡调整信号OscT,振荡调整信号OscT的周期与第一振荡信号Osc1的周期不同;选择单元122,接收倍率选择信号fnAdjDlyx,并基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2。
在一个例子中,参考图4,延时单元112包括:D触发器201,D触发器包括输入端D、时钟端Clk和ClkN、复位端RN和输出端Q,时钟端Clk和ClkN用于接收第一振荡信号Osc1和反向第一振荡信号Osc1N,复位端RN用于接收复位信号fnRasEn,输出端Q用于串联触发反相器202并连接至输入端D,且用于输出振荡调整信号OscT。本领域技术人员可知,此时输出的振荡调整信号OscT的周期是第一振荡信号Osc1周期的两倍。
参考图5,选择单元122包括倍率选择器203,倍率选择器203包括第一选择输入端、第二选择输入端、选择信号端和选择输出端,第一选择输入端用于接收第一振荡信号Osc1,第二选择输入端用于接收振荡调整信号OscT,选择信号端用于接收倍率选择信号fnAdjDlyx和反向倍率选择信号fnAdjDlyxN,选择输出端用于输出第二振荡信号Osc2,通过倍率选择信号fnAdjDlyx可以大幅度的改变振荡信号的周期。
此时,根据第一选择信号fnAdjDly1、第二选择信号fnAdjDly2和倍率选择信号fnAdjDlyx的不同生成的第二振荡信号Osc2的周期如表2所示:
表2Osc2的周期表
fnAdjDlyx | fnAdjDly1 | fnAdjDly2 | Osc2的周期 |
0 | 0 | 0 | T |
0 | 1 | 0 | 1.2T |
0 | 0 | 1 | 1.4T |
0 | 1 | 1 | 1.6T |
1 | 0 | 0 | 2T |
1 | 1 | 0 | 2.4T |
1 | 0 | 1 | 2.8T |
1 | 1 | 1 | 3.2T |
在本实施例中,延时单元112包括E个串联的延时子单元,振荡调整信号OscT包括E个延时信号,E为正整数;第一级延时子单元,用于根据第一振荡信号Osc1生成第一延时信号Osc11,并将第一延时信号Osc11输入到第二级延时子单元中;第F级延时子单元,用于根据第F-1级延时信号Osc1F-1生成第F延时信号Osc1F,所述F为小于等于E,且大于等于2正整数。
具体地,第F级延时子单元包括:D触发器,D触发器包括输入端、时钟端和、复位端和输出端,时钟端和用于接收第F-1延时信号Osc1F-1和反向第F-1延时信号Osc1F-1N,复位端用于接收复位信号,输出端用于串联触发反相器并连接至输入端,且用于输出第F延时信号Osc1F。本领域技术人员可知,此时输出的第F延时信号Osc1F的周期是第F-1延时信号Osc1F-1周期的两倍。
参考图6,延时单元112包括3个串联的延时子单元,分别为第一级延时子单元221、第二级延时子单元223和第三级延时子单元225;其中,第一级延时子单元221用于根据第一振荡信号Osc1生成第一延时信号Osc11,第一延时信号Osc11的周期是第一振荡信号Osc1周期的两倍;第二级延时子单元223用于根据第一延时信号Osc11生成第二延时信号Osc12,第二延时信号Osc12的周期是第一延时信号Osc11周期的两倍;第三级延时子单元225用于根据第二延时信号Osc12生成第三延时信号Osc13,第三延时信号Osc13的周期是第二延时信号Osc12周期的两倍。
在一个例子中,选择单元122基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2,包括:基于倍率选择信号fnAdjDlyx选择第E-1延时信号Osc1E-1或第E延时信号Osc1E作为第二振荡信号Osc2。
在本实施例中,选择单元122基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2,包括:基于倍率选择信号fnAdjDlyx选择第二延时信号Osc12或第三延时信号Osc13作为第二振荡信号Osc2。其中,第一级延时单元221和第二级延时子单元223用于扩大输出的第二振荡信号Osc2的周期。
此时根据第一选择信号fnAdjDly1、第二选择信号fnAdjDly2和倍率选择信号fnAdjDlyx的不同生成的第二振荡信号Osc2的周期如表3所示:
表3Osc2的周期表
fnAdjDlyx | fnAdjDly1 | fnAdjDly2 | Osc2的周期 |
0 | 0 | 0 | 4T |
0 | 1 | 0 | 4.8T |
0 | 0 | 1 | 5.6T |
0 | 1 | 1 | 6.4T |
1 | 0 | 0 | 8T |
1 | 1 | 0 | 9.6T |
1 | 0 | 1 | 11.2T |
1 | 1 | 1 | 12.8T |
在另一个例子中,选择单元122包括E个串联的选择子单元,倍率选择信号fnAdjDlyx包括对应于每个选择子单元的子倍率选择信号;第一级选择子单元,用于根据对应的子倍率选择信号,选择第一振荡信号Osc1或第一延时信号Osc11输入到第二级选择子单元中;第F级选择子单元,用于根据对应的子倍率选择信号,选择第F-1级选择子单元的输出信号或第F延时信号Osc1F输入到第F+1级选择子单元中;第E级选择子单元,用于根据对应的子倍率选择信号,选择第E-1级选择子单元的输出信号或振荡调整信号OscT作为第二振荡信号Osc2,F为小于E,且大于等于2的正整数。
具体地,第F级选择子单元包括:倍率选择器,倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端、第一选择端用于接收第F-1级选择子单元的输出信号,第二选择输入端用于接收第F延时信号Osc1F,选择信号端用于接收对应的子倍率选择信号,选择输出端用于输出第F-1级选择子单元的输出信号或第F延时信号Osc1F。
参考图7,选择单元122包括3个串联的选择子单元,分别为第一级选择子单元227、第二级选择子单元228和第三级选择子单元229;其中,第一级选择子单元227用于选择第一振荡信号Osc1或第一延时信号Osc11输入到第二级选择子单元228,第二级选择子单元228用于选择第一级选择子单元227的输出信号或第二延时信号Osc12输入到第三级选择子单元229,第三级选择子单元229用于选择第二级选择子单元228的输出信号或第三延时信号Osc13作为振荡调整信号OscT。通过多个选择子单元的串联,实现了第二振荡信号Osc2周期更多的变化选择。
需要说明的是,在具体应用过程中,倍率选择信号fnAdjDlyx、第一选择信号fnAdjDly1和第二选择信号fnAdjDly2可以通过多位二进制数实现,即选择信号是一个多位二进制数,其中一位作为倍率选择信号fnAdjDlyx,一位作为第一选择信号fnAdjDly1,一位作为第二选择信号fnAdjDly2。
继续参考图1,脉冲产生电路100包括:脉冲转换模块103,接收第二振荡信号Osc2,并输出脉冲信号OscClk,脉冲信号OscClk的脉冲基于第二振荡信号的上升沿或下加沿产生,且脉冲信号OscClk的脉冲周期与第二振荡信号的振荡周期相同。
具体地,参考图2,脉冲转换模块103包括:脉冲转换器113,用于接收第二振荡信号Osc2,且基于第二振荡信号Osc2生成脉冲信号OscClk。
在一个例子中,当脉冲转换器113检测到第二振荡信号Osc2的上升沿后输出一个向上的窄脉冲,脉冲转换器113的输出端还可以通过串联反相器,以输出一个向下的窄脉冲。在另一个例子中,当脉冲转换器113检测到第二振荡信号Osc2的上升沿后输出一个向下的窄脉冲,脉冲转换器113的输出端还可以通过串联反相器,以输出一个向上的窄脉冲。另外,本实施例中脉冲转换器113是基于第二振荡信号Osc2的上升沿工作,在其他实施例中,脉冲转换器还可以基于第二振荡信号的下降沿工作。
需要注意的是,此处描述的“基于第二振荡信号Osc2生成脉冲信号OscClk”中,“基于”的含义包括但不限定于:检测到第二振荡信号Osc2的上升沿,或者检测到第二振荡信号Osc2由低电平变为高电平(高电平变为低电平)后产生脉冲信号OscClk的窄脉冲。
需要说明的是,在本实施例中,脉冲信号OscClk是基于第二振荡信号Osc2的上升沿产生,在其他实施例中,脉冲信号还可以根据第二振荡信号的下降沿产生。
参考图8,在控制信号RasEn为有效电平期间,振荡模块101产生周期为T的第一振荡信号Osc1,周期调整模块102根据倍率选择信号fnAdjDlyx调整第二振荡信号Osc2(Osc2′)的周期。
具体地,若在控制信号RasEn为有效电平期间改变倍率选择信号fnAdjDlyx,此时产生的第二振荡信号Osc2存在周期变化,假设由周期T变为周期2T,此时产生的脉冲信号OscClk中脉冲周期也由周期T变为周期2T;若在控制信号RasEn为有效电平之前改变倍率选择信号fnAdjDlyx,此时产生的第二振荡信号Osc2′不存在周期变化,产生的脉冲信号OscClk′中脉冲周期也不存在脉冲周期的变化。
相对于相关技术而言,根据控制信号产生第一振荡信号,即控制信号在处于有效电平时,产生周期一定的第一振荡信号;根据倍率选择信号,基于第一振荡信号产生第二振荡信号,即基于倍率选择信号,改变第一振荡信号的周期,以产生相应的第二振荡信号;然后将第二振荡信号作为信号源产生脉冲信号,产生的脉冲信号的脉冲周期与第二振荡信号的振荡周期相同;在产生脉冲信号的过程中,若倍率选择信号改变,调整第一振荡信号的周期的幅度改变,以使产生的第二振荡信号的周期变化,从而产生周期可调整的脉冲信号。
值得一提的是,本实施例中所涉及到的各单元均为逻辑单元,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本申请的创新部分,本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入,但这并不表明本实施例中不存在其它的单元。
本申请另一实施例涉及一种交错脉冲产生电路,包括:信号产生模块,用于根据激活信号生成第一控制信号和第二控制信号,第一控制信号与第二控制信号为反相信号;第一脉冲产生单元,包括上述的脉冲产生电路,第一脉冲产生单元用于根据第一控制信号生成第一脉冲信号;第二脉冲产生单元,包括上述的脉冲产生电路,第二脉冲产生单元用于根据第二控制信号生成第二脉冲信号;第一脉冲信号与第二脉冲信号为交错脉冲信号。
图9和图10为本实施例提供的交错脉冲产生电路的结构示意图;图11为本实施例提供的信号产生模块的具体电路示意图;图12为本实施例提供的交错脉冲产生电路中信号的时序示意图;以下将结合附图对本实施例提供的交错脉冲产生电路进行详细说明,与上述实施例相同或相应的部分,以下将不做详细赘述。
参考图9,交错脉冲产生电路300,包括:信号产生模块303,用于根据激活信号Active生成第一控制信号ActEn和第二控制信号PreEn,第一控制信号ActEn和第二控制信号PreEn为反相信号。其中,激活信号Active即外部输入的激活指令,信号产生模块303用于根据外部激活指令生成互为反向信号的第一控制信号ActEn和第二控制信号PreEn。
具体地,参考图10,信号产生模块303包括:
复位单元313,接收第一复位信号fnActEn以及激活信号Active,并基于第一复位信号fnActEn和激活信号Active生成第一控制信号ActEn。
第一复位信号fnActEn即外部输入的复位指令,用于对复位单元313进行复位;具体地,当复位单元313复位后,若复位单元313接收的激活信号Active为有效电平,复位单元313产生第一控制信号ActEn。
反向单元323,接收第一控制信号ActEn,并基于第一控制信号ActEn生成第二控制信号PreEn。
在本实施例中,信号产生模块303还包括:复位信号产生单元333,用于根据第一复位信号fnActEn和第一控制信号ActEn生成第二复位信号fnPreEn,以使当第一复位信号fnActEn为复位状态时,第二复位信号fnPreEn也处于复位状态,当第一复位信号fnActEn为非复位状态时,第二复位信号fnPreEn基于第一控制信号ActEn的变化沿产生复位窄脉冲。
在本实施例中,信号产生模块303还包括:选择信号产生单元343,用于接接受选择信号fnAdjDly,并基于选择信号fnAdjDly生成选择信号组,选择信号组包括选择信号fnAdjDly和反相选择信号fnAdjDlyN,选择信号fnAdjDly与反相选择信号fnAdjDlyN为反相信号。
需要说明的是,在本实施例中选择信号fnAdjDly包括用于调控脉冲产生电路100的倍率选择信号fnAdjDlyx、第一选择信号fnAdjDly1和第二选择信号fnAdjDly2。
在一个例子中,参考图11,复位单元313包括复位与非门403和复位反向器404,复位反相器404连接复位与非门403的输出端,复位与非门403用于接接收第一复位信号fnActEn和激活信号Active。
反向单元323包括连接复位单元313的输出反相器405,用于根据第一控制信号ActEn生成第二控制信号PreEn。
复位信号产生单元333包括脉冲转换装置406,用于检测第一控制信号ActEn的变化沿(如上升沿),产生脉冲控制信号;输出与非门407和输出反相器408,输出与非门407还用于接收第一复位信号fnActEn,此时输出反相器408输出第二复位信号fnPreEn。
选择信号产生单元343包括:串联的第一选择反相器401和第二选择反相器402,第一选择反相器401的输出端连接第二选择反相器402的输入端,用于根据选择信号fnAdjDly生成选择信号组。
继续参考图9,交错脉冲产生电路300,还包括:第一脉冲产生单元301和第二脉冲产生单元302;第一脉冲产生单元301,包括上述脉冲产生电路100,第一脉冲产生单元301用于根据第一控制信号ActEn生成第一脉冲信号ActClk;第二脉冲产生单元302,包括上述脉冲产生电路100,第二脉冲产生单元302用于根据第二控制信号PreEn生成第二脉冲信号PreClk;第一脉冲信号ActClk与第二脉冲信号PreClk为交错脉冲信号,交错脉冲信号即根据反相的信号(第一控制信号ActEn和第二控制信号PreEn)产生的脉冲信号(第一脉冲信号ActClk和第二脉冲信号PreClk)。
参考图10,交错脉冲产生电路300用于接收外部输入的激活信号Active,信号产生模块303用于根据外部输入的激活信号Active产生第一控制信号ActEn和第二控制信号PreEn,第一控制信号ActEn和第二控制信号PreEn为反相信号。
具体地,参考图12,当激活信号Active为有效电平时,产生的第一控制信号ActEn为有效电平;第一脉冲产生单元301用于根据第一控制信号ActEn产生周期为T第一振荡信号Osc1和周期为2T的第二振荡信号Osc2;在本实施例中,第二振荡信号Osc2与第一振荡信号Osc1的周期一致,第一脉冲信号ActClk基于第二振荡信号Osc2的上升沿产生。第二脉冲产生单元302用于格局第二控制信号PreEn产生周期为T的第一振荡信号Osc1〃和周期为2T的第二振荡信号Osc2〃;在本实施例中,第二振荡信号Osc2〃与第一振荡信号Osc1〃的周期一致,第二脉冲信号PreClk基于第二振荡信号Osc2〃的上升沿产生。此时产生的第一脉冲信号ActClk与第二脉冲信号PreClk为交错脉冲信号。
与相关技术相比,用于根据激活信号产生第一控制信号和第二控制信号,第一控制信号和第二控制信号互为反相信号;根据反相控制信号产生的第一脉冲信号和第二脉冲信号为交错脉冲信号,即第一脉冲信号处于脉冲期间第二脉冲信号为无效电平;第二脉冲信号处于脉冲期间,第一脉冲信号为无效电平,且产生的第一脉冲信号和第二脉冲信号的周期可调整,即产生周期可调整的脉冲信号,且电路涉及的器件较少,电路板图的面积小,电路的功耗低。
值得一提的是,本实施例中所涉及到的各单元均为逻辑单元,在实际应用中,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现。此外,为了突出本申请的创新部分,本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入,但这并不表明本实施例中不存在其它的单元。
由于上述实施例与本实施例相互对应,因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效,在上述实施例中所能达到的技术效果在本实施例中也同样可以实现,为了减少重复,这里不再赘述。相应地,本实施例中提到的相关技术细节也可应用在上述实施例中。
本领域的普通技术人员可以理解,上述各实施例是实现本申请的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本申请的精神和范围。
Claims (20)
1.一种脉冲产生电路,其特征在于,包括:
振荡模块,接收控制信号,且根据所述控制信号生成第一振荡信号;
周期调整模块,接收所述第一振荡信号以及倍率选择信号,并输出第二振荡信号,所述第二振荡信号的周期为所述第一振荡信号基于所述倍率选择信号调整后的周期;
脉冲转换模块,接收所述第二振荡信号,并输出脉冲信号,所述脉冲信号的脉冲基于所述第二振荡信号的上升沿或下降沿产生,且所述脉冲信号的脉冲周期与所述第二振荡信号的振荡周期相同。
2.根据权利要求1所述的脉冲产生电路,其特征在于,所述周期调整模块包括:
延时单元,接收所述第一振荡信号,并基于所述第一振荡信号生成振荡调整信号,所述振荡调整信号的周期与所述第一振荡信号的周期不同;
选择单元,接收所述倍率选择信号,并基于所述倍率选择信号选择所述第一振荡信号或所述振荡调整信号作为所述第二振荡信号。
3.根据权利要求2所述的脉冲产生电路,其特征在于,所述延时单元包括:D触发器,所述D触发器包括输入端、时钟端、复位端和输出端,所述时钟端用于接收所述第一振荡信号,所述复位端用于接收复位信号,所述输出端用于串联触发反相器并连接至所述输入端,且用于输出所述振荡调整信号。
4.根据权利要求2所述的脉冲产生电路,其特征在于,所述选择单元包括:倍率选择器,所述倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端,所述第一选择输入端用于接收所述第一振荡信号,所述第二选择输入端用于接收所述振荡调整信号,所述选择信号端用于接收所述倍率选择信号,所述选择输出端用于输出所述第二振荡信号。
5.根据权利要求2所述的脉冲产生电路,其特征在于,所述延时单元包括E个串联的延时子单元,所述振荡调整信号包括E个延时信号,所述E为正整数;
第一级延时子单元,用于根据所述第一振荡信号生成第一延时信号,并将第一延时信号输入到第二级延时子单元中;
第F级延时子单元,用于根据第F-1延时信号生成第F延时信号,所述F为小于等于所述E,且大于等于2的正整数。
6.根据权利要求5所述的脉冲产生电路,其特征在于,所述选择单元基于所述倍率选择信号选择所述第一振荡信号或所述振荡调整信号作为所述第二振荡信号,包括:基于所述倍率选择信号,选择第E-1延时信号或第E延时信号作为所述第二振荡信号。
7.根据权利要求5所述的脉冲产生电路,其特征在于,所述第F级延时子单元包括:D触发器,所述D触发器包括输入端、时钟端、复位端和输出端,所述时钟端用于接收所述第F-1延时信号,所述复位端用于接收复位信号,所述输出端用于串联触发反相器并连接至输入端,且用于输出第F级延时信号。
8.根据权利要求5所述的脉冲产生电路,其特征在于,所述选择单元包括E个串联的选择子单元,所述倍率选择信号包括对应于每个所述选择子单元的子倍率选择信号;
第一级选择子单元,用于根据对应的子倍率选择信号,选择第一振荡信号或第一延时信号输入到第二级选择子单元中;
第F级选择子单元,用于根据对应的子倍率选择信号,选择第F-1级选择子单元的输出信号或所述第F延时信号输入到第F+1级选择子单元中;
第E级选择子单元,用于根据对应的子倍率选择信号,选择第E-1级选择子单元的输出信号或所述振荡调整信号作为所述第二振荡信号,所述F为小于所述E,且大于等于2的正整数。
9.根据权利要求8所述的脉冲产生电路,其特征在于,所述第F级选择子单元包括:倍率选择器,所述倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端,所述第一选择输入端用于接收所述第F-1级选择子单元的输出信号,所述第二选择输入端用于接收所述第F延时信号,所述选择信号端用于接收对应的子倍率选择信号,所述选择输出端用于输出所述第F-1级选择子单元的输出信号或所述第F延时信号。
10.根据权利要求1所述的脉冲产生电路,其特征在于,所述振荡模块包括:
振荡单元以及连接在所述振荡单元中的触发单元;
所述触发单元,用于接收复位信号以及所述控制信号,并基于所述复位信号和所述控制信号触发所述振荡单元;
所述振荡单元触发后,根据所述控制信号生成所述第一振荡信号。
11.根据权利要求10所述的脉冲产生电路,其特征在于,所述振荡单元包括:A个反相器串联形成的环形振荡器,所述A为正奇数。
12.根据权利要求11所述的脉冲产生电路,其特征在于,所述触发单元包括:
第一与非门和第二与非门,所述第一与非门的输出端连接至所述第二与非门的一输入端;
所述第一与非门的一输入端和所述第二与非门的输出端用于接入所述环形振荡器;
所述第一与非门与所述第二与非门中,其中一者用于接收所述控制信号,另一者用于接收复位信号。
13.根据权利要求12所述的脉冲产生电路,其特征在于,所述振荡模块还包括:
第一反相器组,包括串联的B个反相器,所述B为正偶数;
第一选择单元,用于接收第一选择信号,并基于所述第一选择信号,将所述第一反相器组串接在所述环形振荡器中的相邻反相器之间。
14.根据权利要求13所述的脉冲产生电路,其特征在于,所述振荡模块还包括:
第二反相器组,包括串联的C个反相器,所述C为正偶数;
第二选择单元,用于接收第二选择信号,并基于所述第二选择信号,将所述第二反相器组串接在所述环形振荡器中的相邻反相器之间。
15.根据权利要求1所述的脉冲产生电路,其特征在于,所述脉冲转换模块包括:脉冲转换器,用于接收所述第二振荡信号,且基于所述第二振荡信号生成所述脉冲信号。
16.一种交错脉冲产生电路,其特征在于,包括:
信号产生模块,用于根据激活信号生成第一控制信号和第二控制信号,所述第一控制信号与所述第二控制信号为反相信号;
第一脉冲产生单元,包括权利要求1~15任一项所述的脉冲产生电路,所述第一脉冲产生单元用于根据所述第一控制信号生成第一脉冲信号;
第二脉冲产生单元,包括权利要求1~15任一项所述的脉冲产生电路,所述第二脉冲产生单元用于根据所述第二控制信号生成第二脉冲信号;
所述第一脉冲信号与所述第二脉冲信号为交错脉冲信号。
17.根据权利要求16所述的交错脉冲产生电路,其特征在于,所述信号产生模块包括:
复位单元,接收第一复位信号以及所述激活信号,并基于所述第一复位信号和所述激活信号生成所述第一控制信号;
反向单元,接收所述第一控制信号,并基于所述第一控制信号生成所述第二控制信号。
18.根据权利要求17所述的交错脉冲产生电路,其特征在于,所述复位单元包括:复位与非门和复位反相器,所述复位反相器连接所述复位与非门的输出端,所述复位与非门用于接收所述第一复位信号和所述激活信号。
19.根据权利要求17所述的交错脉冲产生电路,其特征在于,所述信号产生模块还包括:复位信号产生单元,用于根据所述第一复位信号和所述第一控制信号生成第二复位信号,以使当所述第一复位信号为复位状态时,所述第二复位信号也处于复位状态,当所述第一复位信号为非复位状态时,所述第二复位信号基于第一控制信号的变化沿产生复位窄脉冲。
20.根据权利要求16所述的交错脉冲产生电路,其特征在于,所述信号产生模块还包括:选择信号产生单元,用于接收选择信号,并基于所述选择信号生成选择信号组;
所述选择信号组包括所述选择信号和反相选择信号,所述选择信号与所述反相选择信号为反相信号。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110256942.6A CN115051688A (zh) | 2021-03-09 | 2021-03-09 | 脉冲产生电路和交错脉冲产生电路 |
PCT/CN2021/112004 WO2022188353A1 (zh) | 2021-03-09 | 2021-08-11 | 脉冲产生电路和交错脉冲产生电路 |
EP21929820.5A EP4283871A1 (en) | 2021-03-09 | 2021-08-11 | Pulse generation circuit and staggered pulse generation circuit |
US17/665,734 US11817862B2 (en) | 2021-03-09 | 2022-02-07 | Pulse generation circuit and stagger pulse generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110256942.6A CN115051688A (zh) | 2021-03-09 | 2021-03-09 | 脉冲产生电路和交错脉冲产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115051688A true CN115051688A (zh) | 2022-09-13 |
Family
ID=83156085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110256942.6A Pending CN115051688A (zh) | 2021-03-09 | 2021-03-09 | 脉冲产生电路和交错脉冲产生电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115051688A (zh) |
WO (1) | WO2022188353A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148614B (zh) * | 2010-02-10 | 2015-11-11 | 上海华虹宏力半导体制造有限公司 | 脉冲产生电路及方法、基准电压产生及其推动电路及方法 |
CN207475510U (zh) * | 2016-02-25 | 2018-06-08 | 深圳市华盛昌科技实业股份有限公司 | 一种脉冲产生装置 |
US10763831B2 (en) * | 2018-12-04 | 2020-09-01 | Texas Instruments Incorporated | Generation of pulse width modulated (PWM) pulses |
US10763833B2 (en) * | 2018-12-28 | 2020-09-01 | Texas Instruments Incorporated | Multiphase oscillator circuit |
CN110995207B (zh) * | 2019-12-05 | 2023-10-24 | 北京东方计量测试研究所 | 一种高斯脉冲信号发生器及信号发生方法 |
-
2021
- 2021-03-09 CN CN202110256942.6A patent/CN115051688A/zh active Pending
- 2021-08-11 WO PCT/CN2021/112004 patent/WO2022188353A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022188353A1 (zh) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1605594B1 (en) | Clock frequency divider and trigger signal generation circuit for same | |
CN111404550B (zh) | 模数转换器及其时钟产生电路 | |
JP2010158004A (ja) | 遅延回路及び可変遅延回路 | |
US20130251090A1 (en) | Clock divider circuit | |
KR100344082B1 (ko) | 펄스폭 변조 파형 발생 회로 | |
CN214799455U (zh) | 交错信号产生电路 | |
CN214799440U (zh) | 脉冲产生电路和交错脉冲产生电路 | |
KR100337687B1 (ko) | 직병렬컨버터 | |
CN102055466A (zh) | 多相位信号产生装置 | |
US8094698B2 (en) | Method for generating a spread spectrum clock and apparatus thereof | |
KR101923012B1 (ko) | 고속 프로그래밍 가능 클록 분할기 | |
KR101119903B1 (ko) | 타이밍 발생 회로 | |
JP4951378B2 (ja) | 波形発生器および試験装置 | |
CN115051688A (zh) | 脉冲产生电路和交错脉冲产生电路 | |
CN105261382B (zh) | 输出电路 | |
US11817862B2 (en) | Pulse generation circuit and stagger pulse generation circuit | |
CN115051700A (zh) | 交错信号产生电路 | |
JP5158764B2 (ja) | 位相シフト方法および回路 | |
KR100879593B1 (ko) | 위상 분리기를 이용한 지연 동기 회로 및 이를 이용한 지연동기 방법 | |
TWI469529B (zh) | 非整數頻率時脈產生電路及其方法 | |
EP4203319A1 (en) | Interleaved signal generating circuit | |
EP2391007A2 (en) | Division circuit, division device, and electronic apparatus | |
CN214799446U (zh) | 信号输出电路和延时信号输出电路 | |
KR101208026B1 (ko) | 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법 | |
KR100422349B1 (ko) | 클럭신호발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |