CN214799455U - 交错信号产生电路 - Google Patents

Abstract

本申请实施例提供一种交错信号产生电路，包括：交错脉冲产生电路，用于根据第一控制信号生成第一脉冲信号，并根据第二控制信号生成第二脉冲信号，第一控制信号与第二控制信号为反相信号，第一脉冲信号与第二脉冲信号为交错脉冲信号；延时信号输出电路，包括G个信号输出电路，G为大于等于2的整数；非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；本申请实施例以产生周期可调整的第一脉冲信号和第二脉冲信号，并根据第一脉冲信号和第二脉冲信号产生延时可控的延时信号，且电路版图的面积小，电路的功耗小。

Description

交错信号产生电路

技术领域

本申请涉及半导体电路设计领域，特别涉及一种交错信号产生电路。

背景技术

在半导体电路设计中，经常会用到等间距交错(Stagger)信号，等间距交错信号指每间隔固定延迟产生的信号。

对于同步信号而言，通常借助时钟信号来产生等间距交错信号；对于异步信号而言，通过插入延时单元(delay cell)来产生所需的等间距交错信号，信号之间的延迟可以根据需求插入相应的延时单元实现。

然而申请人发现，采用同步信号产生等间距交错信号的方式，等间距交错信号之间的延迟必须是时钟周期的整数倍，等间距交错信号之间延迟大小的可控性差；采用异步信号产生等间距交错信号的方式，虽然信号之间的延迟可控性好，但会明显增大形成的电路版图的面积和电路的功耗。

实用新型内容

本申请实施例提供一种交错信号产生电路，以产生周期可调整的第一脉冲信号和第二脉冲信号，并根据第一脉冲信号和第二脉冲信号产生延时可控的延时信号，且电路版图的面积小，电路的功耗小。

为解决上述技术问题，本申请实施例提供了一种交错信号产生电路，包括：交错脉冲产生电路，用于根据第一控制信号生成第一脉冲信号，并根据第二控制信号生成第二脉冲信号，第一控制信号与第二控制信号为反相信号，第一脉冲信号与第二脉冲信号为交错脉冲信号；延时信号输出电路，包括G个信号输出电路，G为大于等于2的整数，信号输出电路用于接收输入信号、第一脉冲信号和第二脉冲信号，输出延时输出信号；其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的下降沿，具有第二延迟。

与相关技术相比，根据控制信号产生第一振荡信号，即控制信号在处于有效电平时，产生周期一定的第一振荡信号；根据倍率选择信号，基于第一振荡信号产生第二振荡信号，即基于倍率选择信号，改变第一振荡信号的周期，以产生相应的第二振荡信号；然后将第二振荡信号作为信号源产生脉冲信号，产生的脉冲信号的脉冲周期与第二振荡信号的振荡周期相同；在产生脉冲信号的过程中，若倍率选择信号改变，调整第一振荡信号的周期的幅度改变，以使产生的第二振荡信号的周期变化，从而产生周期可调整的第一脉冲信号和第二脉冲信号；并且根据第一脉冲信号和第二脉冲信号产生延时可控的延时信号，延时信号相对于输入信号而言，上升沿存在第一延时，下降沿存在第二延时；第一延时为第一脉冲信号的脉冲周期，第二延时为第二脉冲信号的脉冲周期，因此可以通过调整第一脉冲信号和第二脉冲信号脉冲周期的方式，调整延时信号的延时时间；同时，调整延时信号的延时时间无需接入更多延时单元，从而简化电路结构，使得电路版图的面积小，电路的功耗小。

另外，第一脉冲信号和第二脉冲信号的脉冲周期相等。通过控制第一脉冲信号的脉冲周期和第二脉冲信号的脉冲周期一致，保证产生的延时信号的上升沿和下降沿的延时时间一致，从而保证延时信号是对输入信号的延时。

另外，交错脉冲产生电路包括：信号产生模块，用于根据激活信号生成第一控制信号和第二控制信号；第一脉冲产生单元，用于根据第一控制信号生成第一脉冲信号；第二脉冲产生单元，用于根据第二控制信号生成第二脉冲信号。

另外，信号产生模块包括：复位单元，接收第一复位信号以及激活信号，并基于第一复位信号和激活信号生成第一控制信号；反向单元，接收第一控制信号，并基于第一控制信号生成第二控制信号。

另外，信号产生模块还包括：复位信号产生单元，用于根据第一复位信号和第一控制信号生成第二复位信号，以使当第一复位信号为复位状态时，第二复位信号也处于复位状态，当第一复位信号为非复位状态时，第二复位信号基于第一控制信号的变化沿产生复位窄脉冲。

另外，第一脉冲产生单元，包括：振荡模块，接收第一控制信号，且根据第一控制信号生成第一振荡信号；周期调整模块，接收第一振荡信号以及倍率选择信号，并输出第二振荡信号，且第二振荡信号的周期为基于倍率选择信号调整第一振荡信号后的周期；脉冲转换模块，接收第二振荡信号，并输出脉冲信号，第一脉冲信号的脉冲基于第二振荡信号的信号变化沿产生，且第一脉冲信号的脉冲周期与第二振荡信号的振荡周期相同。

另外，第二脉冲产生单元与第一脉冲产生单元具有相同的电路结构。

另外，周期调整模块包括：延时单元，接收第一振荡信号，并基于第一振荡信号生成振荡调整信号，振荡调整信号的周期与第一振荡信号周期的不同；选择单元，接收倍率选择信号，并基于倍率选择信号选择第一振荡信号或振荡调整信号作为第二振荡信号。

另外，延时单元包括E个串联的延时子单元，振荡调整信号包括E个延时信号，E为正整数；第一级延时子单元，用于根据第一振荡信号生成第一延时信号，并将第一延时信号输入到第二级延时子单元中；第F级延时子单元，用于根据第F-1延时信号生成第F延时信号，F小于等于E，且大于等于2的正整数。

另外，选择单元包括：倍率选择器，倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端，第一选择输入端和第二选择输入端分别用于接收振荡调整信号中的一个信号或第一振荡信号，选择信号端用于接收倍率选择信号，选择输出端用于输出第二振荡信号。

另外，振荡模块包括：振荡单元以及连接在振荡单元中的触发单元；触发单元，用于接收复位信号以及第一控制信号，并基于复位信号和第一控制信号触发振荡单元；振荡单元触发后，用于根据第一控制信号生成第一振荡信号。

另外，振荡单元包括：A个反相器串联形成的环形振荡器，A为正奇数。

另外，振荡模块还包括：第一反相器组，包括串联的B个反相器，B为正偶数；第一选择单元，用于接收第一选择信号，并基于第一选择信号，将第一反相器组串接在环形振荡器中的相邻反相器之间。

另外，脉冲转换模块包括：脉冲转换器，用于接收第二振荡信号，且基于第二振荡信号生成第一脉冲信号。

另外，信号输出电路包括：第一控制模块，接收第一脉冲信号和输入信号，并输出第一调整信号，第一调整信号的第一预设沿相对于输入信号的上升沿具有第一延时，第一延时为第一脉冲信号的脉冲周期；第二控制模块，接收第二脉冲信号和输入信号，并输出第二调整信号，第二调整信号的第二预设沿相对于输入信号的下降沿具有第二延时，第二延时为第二脉冲信号的脉冲周期；信号输出模块，接收第一调整信号和第二调整信号，并输出延时输出信号，延时输出信号的上升沿基于第一调整信号的第一预设沿产生，延时输出信号的下降沿基于第二调整信号的第二预设沿产生。

另外，信号输出模块包括：第一接收单元，接收第一脉冲信号和第一调整信号，并在第一调整信号为有效电平期间，生成第一脉冲控制信号，第一脉冲控制信号的脉冲相位与第一脉冲信号的脉冲相位相同；第二接收单元，接收第二脉冲信号和第二调整信号，并在第二调整信号为有效电平期间，生成第二脉冲控制信号，第二脉冲控制信号的脉冲相位与第二脉冲信号的脉冲相位相同；锁存单元，接收第一脉冲控制信号和第二脉冲控制信号，并生成延时输出信号。

另外，第一接收单元还用于接收第一控制信号，第一接收单元用于在第一调整信号和第一控制信号为有效电平期间，根据第一脉冲信号生成第一脉冲控制信号。

另外，第二接收单元还用于接收第二控制信号，第二接收单元用于在第二调整信号和第二控制信号为有效电平期间，根据第二脉冲信号生成第二脉冲控制信号。

另外，延时信号输出电路还包括：初始信号输出电路，包括第一控制模块、第二控制模块和信号输出模块；所述第一控制模块，用于接收第一脉冲信号和第一电源信号，并根据所述第一脉冲信号和所述第一电源信号，生成所述第一调整信号；所述第二控制模块，用于接收第二脉冲信号和第二电源信号，并根据所述第二脉冲信号和所述第二电源信号，生成所述第二调整信号；所述信号输出模块，用于根据所述第一调整信号和所述第二调整信号，生成所述初始输入信号。

附图说明

图1和图2为本申请实施例提供的交错脉冲产生电路的结构示意图；

图3为本申请实施例提供的信号产生模块的具体电路示意图；

图4和图5为本申请实施例提供的脉冲产生电路的结构示意图；

图6为本申请实施例提供的振荡模块的具体电路示意图；

图7为本申请实施例提供的延时单元的结构示意图；

图8为本申请实施例提供的选择单元的结构示意图；

图9和图10为本申请实施例提供的周期调整模块的电路示意图；

图11为本申请实施例提供的脉冲产生电路中信号的时序示意图；

图12为本申请实施例提供的交错脉冲产生电路中信号的时序示意图；

图13为本申请实施例提供的信号输出电路的结构示意图；

图14为本申请实施例提供的第一控制模块的具体电路示意图；

图15为本申请实施例提供的第二控制模块的具体电路示意图；

图16为本申请实施例提供的信号输出模块的结构示意图；

图17和图18为本申请实施例提供的信号输出模块的具体电路示意图；

图19为本申请实施例提供的信号输出电路中信号的时序示意图；

图20和图21为本申请实施例提供的延时信号输出电路的结构示意图；

图22为本申请实施例提供的延时信号输出电路的具体电路示意图；

图23为本申请实施例提供的延时信号输出电路中信号输出电路的具体电路示意图；

图24为本申请实施例提供的延时信号输出电路中信号的时序示意图。

具体实施方式

采用同步信号产生等间距交错信号的方式，等间距交错信号之间的延迟必须是时钟周期的整数倍，等间距交错信号之间延迟大小的可控性差；采用异步信号产生等间距交错信号的方式，虽然信号之间的延迟可控性好，但会明显增大形成的电路版图的面积和电路的功耗。

为解决上述问题，本申请实施例提供了一种交错信号产生电路，包括：交错脉冲产生电路，用于根据第一控制信号生成第一脉冲信号，并根据第二控制信号生成第二脉冲信号，第一控制信号与第二控制信号为反相信号，第一脉冲信号与第二脉冲信号为交错脉冲信号；延时信号输出电路，包括G个信号输出电路，G为大于等于2的整数，信号输出电路用于接收输入信号、第一脉冲信号和第二脉冲信号，输出延时输出信号；其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的下降沿，具有第二延迟。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。

图1和图2为本申请实施例提供的交错脉冲产生电路的结构示意图，图3为本申请实施例提供的信号产生模块的具体电路示意图，图4和图5为本申请实施例提供的脉冲产生电路的结构示意图，图6为本申请实施例提供的振荡模块的具体电路示意图，图7为本申请实施例提供的延时单元的结构示意图，图8为本申请实施例提供的选择单元的结构示意图，图9和图10为本申请实施例提供的周期调整模块的电路示意图，图11为本申请实施例提供的脉冲产生电路中信号的时序示意图，图12为本申请实施例提供的交错脉冲产生电路中信号的时序示意图，图13为本申请实施例提供的信号输出电路的结构示意图，图14为本申请实施例提供的第一控制模块的具体电路示意图，图15为本申请实施例提供的第二控制模块的具体电路示意图，图16为本申请实施例提供的信号输出模块的结构示意图，图17和图18为本申请实施例提供的信号输出模块的具体电路示意图，图19为本申请实施例提供的信号输出电路中信号的时序示意图，图20和图21为本申请实施例提供的延时信号输出电路的结构示意图，图22为本申请实施例提供的延时信号输出电路的具体电路示意图，图23为本实施例提供的延时信号输出电路中信号输出电路的具体电路示意图，图24为本申请实施例提供的延时信号输出电路中信号的时序示意图，以下结合附图对本实施例提供的交错信号产生电路作进一步详细说明。

交错信号产生电路，包括：

交错脉冲产生电路，用于根据第一控制信号ActEn生成第一脉冲信号ActClk，并根据第二控制信号PreEn生成第二脉冲信号PreClk，第一控制信号ActEn和第二控制信号PreEn为反相信号，第一脉冲信号ActClk和第二脉冲信号PreClk为交错脉冲信号。本实施例所称交错脉冲信号表示根据反相的信号(第一控制信号ActEn和第二控制信号PreEn)产生的脉冲信号(第一脉冲信号ActClk和第二脉冲信号PreClk)，也可以为在不同期间分别有效的脉冲信号。

延时信号输出电路，包括G个信号输出电路，G为大于等于2的整数，信号输出电路用于接收输入信号、第一脉冲信号ActClk和第二脉冲信号PreClk，输出延时输出信号。

其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降沿，与接收的前一级信号输出电路输出的延时输出信号的下降沿，具有第二延迟。

在本实施例中，第一脉冲信号ActClk的脉冲周期为t1，第二脉冲信号PreClk的脉冲周期为t2，第一脉冲信号ActClk的脉冲周期和第二脉冲信号PreClk的脉冲周期相等；在其他实施例中，第一脉冲信号和第二脉冲信号的脉冲周期可以不同。

具体地，参考图1，交错脉冲产生电路300，包括：信号产生模块303，用于根据激活信号Active生成第一控制信号ActEn和第二控制信号PreEn，第一控制信号ActEn和第二控制信号PreEn为反相信号。其中，激活信号Active即外部输入的激活指令，信号产生模块303用于根据外部激活指令生成互为反向信号的第一控制信号ActEn和第二控制信号PreEn。

更具体地，参考图2，信号产生模块303包括：

复位单元313，接收第一复位信号fnActEn以及激活信号Active，并基于第一复位信号fnActEn和激活信号Active生成第一控制信号ActEn。

第一复位信号fnActEn即外部输入的复位指令，用于对复位单元313进行复位；具体地，当复位单元313复位后，若复位单元313接收的激活信号Active为有效电平，复位单元313产生第一控制信号ActEn。

反向单元323，接收第一控制信号ActEn，并基于第一控制信号ActEn生成第二控制信号PreEn。

在本实施例中，信号产生模块303还包括：复位信号产生单元333，用于根据第一复位信号fnActEn和第一控制信号ActEn生成第二复位信号fnPreEn，以使当第一复位信号fnActEn为复位状态时，第二复位信号fnPreEn也处于复位状态，当第一复位信号fnActEn为非复位状态时，第二复位信号fnPreEn基于第一控制信号ActEn的变化沿产生复位窄脉冲。

在本实施例中，信号产生模块303还包括：选择信号产生单元343，用于接接受选择信号fnAdjDly，并基于选择信号fnAdjDly生成选择信号组，选择信号组包括选择信号fnAdjDly和反相选择信号fnAdjDlyN，选择信号fnAdjDly与反相选择信号fnAdjDlyN为反相信号。

需要说明的是，在本实施例中选择信号fnAdjDly包括用于调控脉冲产生电路100的倍率选择信号fnAdjDlyx、第一选择信号fnAdjDly1和第二选择信号fnAdjDly2。

在一个例子中，参考图3，复位单元313包括复位与非门403和复位反向器404，复位反相器404连接复位与非门403的输出端，复位与非门403用于接接收第一复位信号fnActEn和激活信号Active。

反向单元323包括连接复位单元313的输出反相器405，用于根据第一控制信号ActEn生成第二控制信号PreEn。

复位信号产生单元333包括脉冲转换装置406，用于检测第一控制信号ActEn的变化沿(如上升沿)，产生脉冲控制信号；输出与非门407和输出反相器408，输出与非门407还用于接收第一复位信号fnActEn，此时输出反相器408输出第二复位信号fnPreEn。

选择信号产生单元343包括：串联的第一选择反相器401和第二选择反相器402，第一选择反相器401的输出端连接第二选择反相器402的输入端，用于光根据选择信号fnAdjDly生成选择信号组。

继续参考图2，交错脉冲产生电路300，还包括：第一脉冲产生单元301和第二脉冲产生单元302；第一脉冲产生单元301具体包括脉冲产生电路，用于根据第一控制信号ActEn生成第一脉冲信号ActClk；第二脉冲产生单元302具体包括脉冲产生电路，用于根据第二控制信号PreEn生成第二脉冲信号PreClk；第一脉冲信号ActClk与第二脉冲信号PreClk为交错脉冲信号。

在本实施例中，第二脉冲产生单元302与第一脉冲产生单元301具有相同的电路结构。本实施例以第一脉冲产生单元301的脉冲产生电路100进行介绍，其中，第一控制信号ActEn和第二控制信号PreEn属于控制信号RasEn；第一复位信号fnActEn和第二复位信号fnPreEn属于复位信号fnRasEn。

参考图4，第一脉冲产生单元301包括脉冲单元电路100，包括：振荡模块101，接收控制信号RasEn，且根据控制信号RasEn生成第一振荡信号Osc1；具体地，当控制信号RasEn处于有效电平时，振荡模块101生成第一振荡信号Osc1；在本实施例中，假设第一振荡信号Osc1的周期为T。

在一个例子中，当接收到控制信号RasEn，且控制信号RasEn为有效电平时，振荡模块101起振以产生第一振荡信号Osc1。

进一步地，参考图5，振荡模块101包括振荡单元111以及连接在振荡单元111中的触发单元121；触发单元121用于接收复位信号fnRasEn以及控制信号RasEn，并基于复位信号fnRasEn和控制信号RasEn触发振荡单元111；振荡单元111触发后，根据控制信号RasEn生成第一振荡信号Osc1。

需要注意的是，此处描述的“基于复位信号fnRasEn和控制信号RasEn触发振荡单元111”中，“基于”的含义包括但不限定于：当复位信号fnRasEn处于非复位状态，且控制信号RasEn为有效电平，触发单元121触发振荡单元111。

复位信号fnRasEn即外部输入的复位指令，用于对触发单元121进行复位；具体地，当触发单元121复位后，若触发单元121接收的控制信号RasEn为有效电平，触发单元121触发振荡单元111，以使振荡单元111产生第一振荡信号Osc1。

在一个例子中，参考图6，振荡单元111包括A个反相器串联形成的环形振荡器，A为正奇数；A可以为5、7、9、11等，在本实施例中以A＝7，即7个反相器串联形成的环形振荡器为例进行举例说明，并不构成对本实施例的限定，在具体应用中，可以根据实际需求选择环形振荡器中反相器的数量。触发单元121包括第一与非门211和第二与非门212，第一与非门211的输出端连接至第二与非门212的一输入端，第一与非门211的一输入端和第二与非门212的输出端用于接入环形振荡器；第一与非门211与第二与非门212中，其中一者用于接收控制信号RasEn，另一者用于接收复位信号fnRasEn；需要说明的是，图3中给定的第一与非门211用于接收控制信号RasEn，第二与非门212用于接收复位信号fnRasEn并不构成对本实施例的限定，在其他实施例中也可以采用第二与非门接收控制信号，第一与非门接收复位信号。

在本实施例中，振荡模块101还包括：第一反相器组215，包括串联的B个反相器，B为正偶数；B可以为2、4、6等，在本实施例中以B＝2，即2个反相器串联形成的第一反相器组215为例进行举例说明，并不构成对本实施例的限定，在具体应用中，可以根据实际需求选择第一反相器组215中反相器的数量。第一选择单元(未图示)，用于接收第一选择信号fnAdjDly1，并基于第一选择信号fnAdjDly1，将第一反相器组215串接在环形振荡器中的相邻反相器之间。

具体地，第一反相器组215中反相器为B个的目的在于：保证环形振荡器中反相器的总数为奇数个；具体地，第一选择单元(未图示)包括第一选择器214，用于根据第一选择信号fnAdjDly1和反向第一选择信号fnAdjDly1N选通第一支路或第二支路；其中，第一支路作为环形振荡器中相邻反相器的连接电路，第二支路将第一反相器组215串接至环形振荡器相邻反相器的连接电路中；将第一反相器组215接入环形振荡器的目的是：增加环形振荡器中反相器的个数，从而增大振荡单元111产生的第一振荡信号Osc1的周期，在本实施例中假设增加第一反相器组215的反相器后，生成的第一振荡信号Osc1为1.2T；由于第一反相器组215接入环形振荡器是通过第一选择信号fnAdjDly1控制，即可通过外部输入的第一选择信号fnAdjDly1调整振荡单元111生成的第一振荡信号Osc1的周期。

在本实施例中，振荡模块101还包括：第二反相器组217，包括串联的C个反相器，C为正偶数；C可以为2、4、6等，在本实施例中以C＝4，即4个反相器串联形成的第二反相器组217为例进行举例说明，并不构成对本实施例的限定，在具体应用中，可以根据实际需求选择第二反相器组217中反相器的数量。第二选择单元(未图示)，用于接收第二选择信号fnAdjDly2，并基于第二选择信号fnAdjDly2，将第二反相器组217串接在环形振荡器中的相邻反相器之间。

具体地，第二反相器组217中反相器为C个的目的在于：保证环形振荡器中反相器的总数为奇数个；具体地，第二选择单元(未图示)包括第二选择器216，用于根据第二选择信号fnAdjDly2和反向第二选择信号fnAdjDly2N选通第三支路或第四支路；其中，第三支路作为环形振荡器中相邻反相器的连接电路，第四之路将第二反相器组217串接至环形振荡器相邻反相器的连接电路中；将第二反相器组217接入环形振荡器的目的是：增加环形振荡器中反相器的个数，从而增大振荡单元111产生的第一振荡信号Osc1的周期，在本实施例中假设增加第二反相器组217的反相器后，生成的第一振荡信号Osc1为1.4T；由于第二反相器组217接入环形振荡器是通过第二选择信号fnAdjDly2控制，即可通过外部输入的第二选择信号fnAdjDly2调整振荡单元111生成的第一振荡信号Osc1的周期。

在本实施例中B和C可以设置为任意正偶数，在具体应用于可以根据振荡单元111产生的第一振荡信号Osc1所需的变化，合理设置B和C的值；另外，本实施例中说明了两个反相器组的实现方式，在本实施例的基础上继续加入第三反相器组、第四反相器组的实现方案，都应该属于本申请的保护范围。

另外，通过第一反相器组215和第二反向器组217同时接入环形振荡器，可以实现不同幅度的改变第一振荡信号Osc1的周期；此时根据第一选择信号fnAdjDly1和第二选择信号fnAdjDly2的不同生成的第一振荡信号Osc1的周期表1所示：

表1 Osc1周期表

继续参考图4，脉冲产生电路100包括：周期调整模块102，接收第一振荡信号Osc1以及倍率选择信号fnAdjDlyx，并输出第二振荡信号Osc2，第二振荡信号Osc2的周期为第一振荡信号Osc1基于倍率选择信号fnAdjDlyx调整后的周期，倍率选择信号fnAdjDlyx为外部输入的选择指令，用于调整第二振荡信号Osc2的周期，即脉冲产生电路可通过外部输入的倍率选择信号fnAdjDlyx调整周期调整模块102生成的第二振荡信号Osc2的周期。

在一个例子中，可以利用第一振荡信号Osc1生成振荡调整信号OscT，然后根据倍率选择信号fnAdjDlyx选择第一振荡信号Osc1作为第二振荡信号Osc2输出，或选择振荡调整信号OscT作为第二振荡信号Osc2输出。也可以根据倍率选择信号fnAdjDlyx判断是否需要生成振荡调整信号OscT，即采用先判断再生成的方式，输出第二振荡信号Osc2。

参考图5，周期调整模块102包括：延时单元112，接收第一振荡信号Osc1，并基于第一振荡信号Osc1生成振荡调整信号OscT，振荡调整信号OscT的周期与第一振荡信号Osc1的周期不同；选择单元122，接收倍率选择信号fnAdjDlyx，并基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2。

在一个例子中，参考图7，延时单元112包括：D触发器201，D触发器包括输入端D、时钟端Clk和ClkN、复位端RN和输出端Q，时钟端Clk和ClkN用于接收第一振荡信号Osc1和反向第一振荡信号Osc1N，复位端RN用于接收复位信号fnRasEn，输出端Q用于串联触发反相器202并连接至输入端D，且用于输出振荡调整信号OscT。本领域技术人员可知，此时输出的振荡调整信号OscT的周期是第一振荡信号Osc1周期的两倍。

参考图8，选择单元122包括倍率选择器203，倍率选择器203包括第一选择输入端、第二选择输入端、选择信号端和选择输出端，第一选择输入端和第二选择输入端分别用于接收第一振荡信号Osc1和振荡调整信号OscT，选择信号端用于接收倍率选择信号fnAdjDlyx和反向倍率选择信号fnAdjDlyxN，选择输出端用于输出第二振荡信号Osc2，通过倍率选择信号fnAdjDlyx可以大幅度的改变振荡信号的周期；在本实施例中，采用第一选择输入端接收第一振荡信号Osc1，第二选择输入端接收振荡调整信号OscT；在其他实施例中，也可以是第一选择输入端接收振荡调整信号OscT，第二选择输入端接收第一振荡信号Osc1。

此时，根据第一选择信号fnAdjDly1、第二选择信号fnAdjDly2和倍率选择信号fnAdjDlyx的不同生成的第二振荡信号Osc2的周期如表2所示：

表2 Osc2的周期表

fnAdjDlyx	fnAdjDly1	fnAdjDly2	Osc2的周期
				0	0	0	T
0	1	0	1.2T
				0	0	1	1.4T
0	1	1	1.6T
				1	0	0	2T
1	1	0	2.4T
				1	0	1	2.8T
1	1	1	3.2T

在本实施例中，延时单元112包括E个串联的延时子单元，振荡调整信号OscT包括E个延时信号，E为正整数；第一级延时子单元，用于根据第一振荡信号Osc1生成第一延时信号Osc11，并将第一延时信号Osc11输入到第二级延时子单元中；第F级延时子单元，用于根据第F-1级延时信号Osc1F-1生成第F延时信号Osc1F，F为小于等于E，且大于等于2正整数。

具体地，第F级延时子单元包括：D触发器，D触发器包括输入端、时钟端和、复位端和输出端，时钟端和用于接收第F-1延时信号Osc1F-1和反向第F-1延时信号Osc1F-1N，复位端用于接收复位信号，输出端用于串联触发反相器并连接至输入端，且用于输出第F延时信号Osc1F。本领域技术人员可知，此时输出的第F延时信号Osc1F的周期是第F-1延时信号Osc1F-1周期的两倍。

参考图9，延时单元112包括3个串联的延时子单元，分别为第一级延时子单元221、第二级延时子单元223和第三级延时子单元225；其中，第一级延时子单元221用于根据第一振荡信号Osc1生成第一延时信号Osc11，第一延时信号Osc11的周期是第一振荡信号Osc1周期的两倍；第二级延时子单元223用于根据第一延时信号Osc11生成第二延时信号Osc12，第二延时信号Osc12的周期是第一延时信号Osc11周期的两倍；第三级延时子单元225用于根据第二延时信号Osc12生成第三延时信号Osc13，第三延时信号Osc13的周期是第二延时信号Osc12周期的两倍。

在一个例子中，选择单元122基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2，包括：基于倍率选择信号fnAdjDlyx选择第E-1延时信号Osc1E-1或第E延时信号Osc1E作为第二振荡信号Osc2。

在本实施例中，选择单元122基于倍率选择信号fnAdjDlyx选择第一振荡信号Osc1或振荡调整信号OscT作为第二振荡信号Osc2，包括：基于倍率选择信号fnAdjDlyx选择第二延时信号Osc12或第三延时信号Osc13第二振荡信号Osc2。其中，第一级延时单元221和第二级延时子单元223用于扩大输出的第二振荡信号Osc2的周期。

此时根据第一选择信号fnAdjDly1、第二选择信号fnAdjDly2和倍率选择信号fnAdjDlyx的不同生成的第二振荡信号Osc2的周期如表3所示：

表3 Osc2的周期表

在另一个例子中，选择单元122包括E个串联的选择子单元，倍率选择信号fnAdjDlyx包括对应于每个选择子单元的子倍率选择信号；第一级选择子单元，用于根据对应的子倍率选择信号，选择第一振荡信号Osc1或第一延时信号Osc11输入到第二级选择子单元中；第F级选择子单元，用于根据对应的子倍率选择信号，选择第F-1级选择子单元的输出信号或第F延时信号Osc1F输入到第F+1级选择子单元中；第E级选择子单元，用于根据对应的子倍率选择信号，选择第E-1级选择子单元的输出信号或振荡调整信号OscT作为第二振荡信号Osc2，F为小于E，且大于等于2的正整数，即选择单元122的第一选择输入端和第二选择输入端分别用于接收振荡调整信号(第1延时信号Osc11、第2延时信号Osc12……第F延时信号Osc1F)中的一个信号或第一振荡信号Osc1，并根据倍率选择信号选择振荡调整信号(第1延时信号Osc11、第2延时信号Osc12……第F延时信号Osc1F)中的一个信号或第一振荡信号Osc1中的一个信号作为第二振荡信号Osc2。

具体地，第F级选择子单元包括：倍率选择器，倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端、第一选择输入端和第二选择输入端分别用于接收第F-1级选择子单元的输出信号和第F延时信号Osc1F，选择信号端用于接收对应的子倍率选择信号，选择输出端用于输出第F-1级选择子单元的输出信号或第F延时信号Osc1F；在本实施例中，采用第一选择输入端接收第F-1级选择子单元的输出信号，第二选择输入端接收第F延时信号Osc1F；在其他实施例中，也可以是第一选择输入端接收第F延时信号Osc1F，第二选择输入端接收第F-1级选择子单元的输出信号。

参考图10，选择单元122包括3个串联的选择子单元，分别为第一级选择子单元227、第二级选择子单元228和第三级选择子单元229；其中，第一级选择子单元227用于选择第一振荡信号Osc1或第一延时信号Osc11输入到第二级选择子单元228，第二级选择子单元228用于选择第一级选择子单元227的输出信号或第二延时信号Osc12输入到第三级选择子单元229，第三级选择子单元229用于选择第二级选择子单元228的输出信号或第三延时信号Osc13作为振荡调整信号OscT。通过多个选择子单元的串联，实现了第二振荡信号Osc2周期更多的变化选择。

需要说明的是，在具体应用过程中，倍率选择信号fnAdjDlyx、第一选择信号fnAdjDly1和第二选择信号fnAdjDly2可以通过多位二进制数实现，即选择信号是一个多位二进制数，其中一位作为倍率选择信号fnAdjDlyx，一位作为第一选择信号fnAdjDly1，一位作为第二选择信号fnAdjDly2。

继续参考图4，脉冲产生电路100包括：脉冲转换模块103，接收第二振荡信号Osc2，并输出脉冲信号OscClk，脉冲信号OscClk的脉冲基于第二振荡信号的上升沿或下加沿产生，且脉冲信号OscClk的脉冲周期与第二振荡信号的振荡周期相同。

具体地，参考图5，脉冲转换模块103包括：脉冲转换器113，用于接收第二振荡信号Osc2，且基于第二振荡信号Osc2生成脉冲信号OscClk。

在一个例子中，当脉冲转换器113检测到第二振荡信号Osc2的上升沿后输出一个向上的窄脉冲，脉冲转换器113的输出端还可以通过串联反相器，以输出一个向下的窄脉冲。在另一个例子中，当脉冲转换器113检测到第二振荡信号Osc2的上升沿后输出一个向下的窄脉冲，脉冲转换器113的输出端还可以通过串联反相器，以输出一个向上的窄脉冲。另外，本实施例中脉冲转换器113是基于第二振荡信号Osc2的上升沿工作，在其他实施例中，脉冲转换器还可以基于第二振荡信号的下降沿工作。

需要注意的是，此处描述的“基于第二振荡信号Osc2生成脉冲信号OscClk”中，“基于”的含义包括但不限定于：检测到第二振荡信号Osc2的上升沿，或者检测到第二振荡信号Osc2由低电平变为高电平(高电平变为低电平)后产生脉冲信号OscClk的窄脉冲。

需要说明的是，在本实施例中，脉冲信号OscClk是基于第二振荡信号Osc2的上升沿产生，在其他实施例中，脉冲信号还可以根据第二振荡信号的下降沿产生。

参考图11，在控制信号RasEn为有效电平期间，振荡模块101产生周期为T的第一振荡信号Osc1，周期调整模块102根据倍率选择信号fnAdjDlyx调整第二振荡信号Osc2(Osc2′)的周期。

具体地，若在控制信号RasEn为有效电平期间改变倍率选择信号fnAdjDlyx，此时产生的第二振荡信号Osc2存在周期变化，假设由周期T变为周期2T，此时产生的脉冲信号OscClk中脉冲周期也由周期T变为周期2T；若在控制信号RasEn为有效电平之前改变倍率选择信号fnAdjDlyx，此时产生的第二振荡信号Osc2′不存在周期变化，产生的脉冲信号OscClk′中脉冲周期也不存在脉冲周期的变化。

参考图12，当激活信号Active为有效电平时，产生的第一控制信号ActEn为有效电平；第一脉冲产生单元301用于根据第一控制信号ActEn产生周期为T第一振荡信号Osc1和周期为2T的第二振荡信号Osc2；在本实施例中，第二振荡信号Osc2与第一振荡信号Osc1的周期一致，第一脉冲信号ActClk基于第二振荡信号Osc2的上升沿产生。第二脉冲产生单元302用于格局第二控制信号PreEn产生周期为T的第一振荡信号Osc1〃和周期为2T的第二振荡信号Osc2〃；在本实施例中，第二振荡信号Osc2〃与第一振荡信号Osc1〃的周期一致，第二脉冲信号PreClk基于第二振荡信号Osc2〃的上升沿产生。此时产生的第一脉冲信号ActClk与第二脉冲信号PreClk为交错脉冲信号。

具体地，延时信号输出电路，包括：G个信号输出电路500，G为大于等于2的整数，信号输出电路用于接收输入信号、第一脉冲信号ActClk和第二脉冲信号PreClk，输出延时输出信号；其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降延，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的下降沿，具有第二延迟。

具体地，参考图13，信号输出电路500包括：第一控制模块501，接收第一脉冲信号ActClk和输入信号ActBnk0，并输出第一调整信号ActLat，第一调整信号ActLat的第一预设沿相对于输入信号ActBnk0的上升延具有第一延迟，第一延迟为第一脉冲信号ActClk的脉冲周期。

在一个例子中，可以利用第一脉冲信号ActClk的上升沿或下降沿去采样输入信号ActBnk0，然后输出第一调整信号ActLat；或检测到第一脉冲信号ActClk的上升沿或下降沿后延迟输出输入信号ActBnk0，从而获取第一调整信号ActLat。

在本实施例中，以第一预设沿为上升沿为例进行举例说明；具体地，输入信号ActBnk0为外部输入信号(相比信号输出电路500来说)，信号输出电路500用于根据输入信号ActBnk0产生延时输出信号ActBnk1；其中，延时输出信号ActBnk1的上升沿基于第一调整信号ActLat的上升沿产生，第一调整信号ActLat的上升沿与输入信号ActBnk0的上升沿具有第一延迟；即延时输出信号ActBnk1的上升沿与输入信号ActBnk0的上升沿具有第一延迟，第一延迟为第一脉冲信号ActClk的脉冲周期，由此可知，外部输入的第一脉冲信号ActClk用于调整延时输出信号ActBnk1的上升沿的延迟。需要说明的是，在其他实施例中，第一预设沿还可以为下降沿。

需要注意的是，此处描述的“延时输出信号ActBnk1的上升沿基于第一调整信号ActLat的第一预设沿产生”中，“基于”的含义包括但不限定于：检测到第一调整信号ActLat的第一预设沿即产生延时输出信号ActBnk1的上升沿，或者检测到第一调整信号ActLat由低电平变为高电平(高电平变为低电平)后产生延时输出信号ActBnk1的上升沿。

在一个例子中，参考图14，第一控制模块501包括第一D触发器511，时钟端用于接收第一脉冲信号ActClk，复位端用于接收第一复位信号fnActEn，输入端用于接收输入信号ActBnk0，输出端用于输出第一调整信号ActLat。

继续参考图13，信号输出电路500还包括：第二控制模块502，接收第二脉冲信号PreClk和输入信号ActBnk0，并输出第二调整信号PreLat，第二调整信号PreLat的第二预设沿相对于输入信号ActBnk0的下降沿具有第二延迟，第二延迟为第二脉冲信号PreClk的脉冲周期。

在本实施例中，以第二预设沿为上升沿为例进行举例说明；具体地，延时输出信号ActBnk1的下降沿基于第二调整信号PreLat的上升沿产生，第二调整信号PreLat的上升沿与输入信号ActBnk0的下降沿具有第二延迟；即延时输出信号ActBnk1的下降沿与输入信号ActBnk0的下降沿具有第二延迟，第二延迟为第二脉冲信号PreClk的脉冲周期，由此可知，外部输入的第二脉冲信号PreClk用于调整延时输出信号ActBnk1的下降沿的延迟。需要说明的是，在其他实施例中，第二预设沿还可以为下降沿。

需要注意的是，此处描述的“延时输出信号ActBnk1的下降沿基于第二调整信号PreLat的第二预设沿产生”中，“基于”的含义包括但不限定于：检测到第二调整信号PreLat的第二预设沿即产生延时输出信号ActBnk1的下降沿，或者检测到第二调整信号PreLat由低电平变为高电平(高电平变为低电平)后产生延时输出信号ActBnk1的下降沿。

在一个例子中，参考图15，第二控制模块502包括第二D触发器512，时钟端用于接收第二脉冲信号PreClk，复位端用于接收第二复位信号fnPreEn，输入端用于接收输入信号ActBnk0，输出端串联反相器后输出第二调整信号PreLat。

另外，在本实施例中，第一脉冲信号ActClk的其中一个脉冲与输入信号ActBnk0的上升沿对齐，第二脉冲信号PreClk的其中一个脉冲与输入信号ActBnk0的下降沿对齐。需要说明的是，此处描述的“对齐”并不一定是理想情况下的完全对齐，可以包括由于电路延迟等因素导致的上升沿/下降沿存在细微差别。通过第一脉冲信号ActClk的其中一个脉冲与输入信号ActBnk0的上升沿对齐，以保证对第一调整信号ActLat的第一信号沿与输入信号ActBnk0的上升沿的第一延迟的准确性；通过第二脉冲信号PreClk的其中一个脉冲与输入信号ActBnk0的下降沿对齐，以保证对第二调整信号PreLat的第二信号沿与输入信号ActBnk0的下降沿的第二延迟的准确性。

继续参考图13，信号输出电路500还包括：信号输出模块503，接收第一调整信号ActLat和第二调整信号PreLat，并输出延时输出信号ActBnk1，延时输出信号ActBnk1的上升沿基于第一调整信号ActLat的第一预设沿产生，延时输出信号ActBnk1的下降沿基于第二调整信号PreLat的第二预设沿产生。

具体地，参考图16，信号输出模块503包括：第一接收单元513，接收第一脉冲信号ActClk和第一调整信号ActLat，并在第一调整信号ActLat为有效电平期间，生成第一脉冲控制信号ActN，第一脉冲控制信号ActN的脉冲相位与第一脉冲信号ActClk的脉冲相位相同第二接收单元523，接收第二脉冲信号PreClk和第二调整信号PreLat，并在第二调整信号PreLat为有效电平期间，生成第二脉冲控制信号PreN，第二脉冲控制信号PreN的脉冲相位与第二脉冲信号PreClk的脉冲相位相同。锁存单元533，接收第一脉冲控制信号ActN和第二脉冲控制信号PreN，并延时输出信号ActBnk1。

在一个例子中，当检测到第一调整信号ActLat为有效电平，基于反相器通过第一脉冲信号ActClk生成第一脉冲控制信号ActN；当检测到第二调整信号PreLat为有效电平，基于反相器通过第二脉冲信号PreClk生成第二脉冲控制信号PreN。

在一个例子中，参考图17，第一接收单元513包括第一接收与非门601，第一接收与非门601包括第一输入端、第二输入端和第一输出端，第一输入端用于接收第一调整信号ActLat，第二输入端用于接收第一脉冲信号ActClk，第一输出端用于输出第一脉冲控制信号ActN。第二接收单元523包括第二接收与非门602，第二接收与非门602包括第三输入端、第四输入端和第二输出端，第三输入端用于接收第二调整信号PreLat，第四输入端用于接收第二脉冲信号PreClk，第二输出端用于输出第二脉冲控制信号PreN。锁存单元533包括锁存器603，锁存器603包括第五输入端、第六输入端和第三输出端，第五输入端用于接收第一脉冲控制信号ActN，第六输入端用于接收第二脉冲控制信号PreN，第三输出端用于输出延时输出信号ActBnk1。

锁存单元603被配置为：第一脉冲控制信号ActN和第二脉冲控制信号PreN为不同电平时，延时输出信号ActBnk1与第二脉冲控制信号PreN为相同电平；第一脉冲控制信号ActN和第二脉冲控制信号PreN为高电平时，锁存单元603保持状态。

具体地，第一脉冲信号ActN和第二脉冲控制信号PreN为高电平时，锁存单元603保持状态；当第一脉冲控制信号ActN为高电平，第二脉冲信号控制信号PreN为低电平时，锁存单元603为低电平；当第一脉冲控制信号ActN为低电平，第二脉冲信号控制信号PreN为高电平时，锁存单元603为高电平。

在另一例子中，第一接收单元513还用于接收第一控制信号ActEn，第一接收单元513用于在第一调整信号ActLat和第一控制信号ActEn为有效电平期间，根据第一脉冲信号ActClk生成第一脉冲控制信号ActN。第二接收单元523还用于接收第二控制信号PreEn，第二接收单元523用于在第二调整信号PreLat和第二控制信号PreEn为有效电平期间，根据第二脉冲信号PreClk生成第二脉冲控制信号PreN。

参考图18，第一接收与非门601还用于接收第一控制信号ActEn，第一接收与非门601根据第一时钟信号ActClk、第一控制信号ActEn和第一调整信号ActLat生成第一脉冲控制信号ActN。第二接收与非门602还用于接收第二控制信号PreEn，第二接收与非门602根据第二时钟信号PreClk、第二控制信号PreEn和第二调整信号PreLat生成第二脉冲控制信号PreN。其中，第一控制信号ActEn和第二控制信号PreEn为反相信号，第一脉冲信号ActClk在第一控制信号ActEn为有效电平期间存在，第二脉冲信号PreClk在第二控制信号PreEn为有效电平期间存在。通过第一接收与非门601和第二接收与非门分别接收第一控制信号ActEn和第二控制信号PreEn，保证第一接收与非门601和第二接收与非门602输出的稳定性。

进一步地，第一脉冲信号ActClk和第二脉冲信号PreClk为交错脉冲信号，交错脉冲信号即根据反相的信号产生的脉冲信号；在本实施例中，第一脉冲信号ActClk在第一控制信号ActEn为有效电平期间存在，且第一脉冲信号ActClk的起始脉冲与第一控制信号ActEn的上升沿对齐；第二脉冲信号PreClk在第二控制信号PreEn为有效电平期间存在，且第二脉冲信号PreClk的起始脉冲与第二控制信号PreEn的上升沿对齐；需要说明的是，此处描述的“对齐”并不一定是理想情况下的完全对齐，可以包括由于电路延迟等因素导致的上升沿/下降沿存在细微差别。

在一个例子中，参考图19，输入信号ActBnk0、第一脉冲信号ActClk和第二脉冲信号PreClk为外部输入信号；假设第一脉冲信号ActClk的周期为t1，第二脉冲信号PreClk的周期为t2。结合图15，第一调整信号ActLat基于输入信号ActBnk0和第一脉冲信号ActClk产生，当第一脉冲信号ActClk为高电平时，第一调整信号ActLat的次态为输入信号ActBnk0的当前状态，造成第一调整信号ActLat的上升沿与输入信号ActBnk0的上升沿存在第一延迟，第一延迟为第一脉冲信号ActClk的周期，即第一调整信号ActLat的上升沿与输入信号ActBnk0的上升沿的延迟为t1。结合图16，第二调整信号PreLat基于输入信号ActBnk0和第二脉冲信号PreClk产生，当第二脉冲信号PreClk为高电平时，第二调整信号PreLat的次态为输入信号ActBnk0的当前状态，造成第二调整信号PreLat的上升沿与输入信号ActBnk0的下降沿存在第二延迟，第二延迟为第二脉冲信号PreClk的周期，即第二调整信号PreLat的上升沿与输入信号ActBnk0的下降沿的延迟为t2。结合图18，为了保证第一接收与非门601和第二接收与非门602输出的稳定性，第一接收与非门601还用于接收第一控制信号ActEn，第二接收与非门602还用于接收第二控制信号PreEn，第一控制信号ActEn和第二控制信号PreEn为反相信号。此时第一接收与非门601和第二接收与非门602分别产生的第一脉冲控制信号ActN和第二脉冲控制信号PreN。锁存单元603根据第一脉冲控制信号ActN和第二脉冲控制信号PreN产生延时输出信号ActBnk1，延时输出信号ActBnk1的上升沿与输入信号ActBnk0的上升沿具有第一延迟，第一延迟为第一脉冲信号ActClk的脉冲周期t1；延时输出信号ActBnk1的下降沿与输入信号ActBnk0的下降沿具有第二延迟，第二延迟为第二脉冲信号PreClk的脉冲周期t2。在本实施例中，第一脉冲信号ActClk和第二脉冲信号PreClk的脉冲周期相等，即延时输出信号ActBnk1信号变化沿相对于输入信号ActBnk0的信号变化沿存在相等时间的延迟。

需要说明的是，图7给出的各信号的时序图，仅用于对本实施例提供的信号输出电路500的电路功能进行解读，并不构成对本实施例的限定；在其他实施例中，可以根据其他输入信号生成对应的延时输入信号；另外，输入信号也可能和第一控制信号不一致。

需要说明的是，在其他实施例中，信号输出电路还包括偶数个反相器，反相器与信号输出模块的输出端串联，以增强信号输出电路的驱动能力。

参考图20，在本实施例中，以延时信号输出电路700包括7个上述信号输出电路500为例进行具体说明，并不构成对本实施例的限定，具体为第一级信号输出电路701、第二级信号输出电路702、第三级信号输出电路703、第四级信号输出电路704、第五级信号输出电路705、第六级信号输出电路706和第七级信号输出电路707。在其他实施例中，延时信号输出电路包括大于等于2个信号输出电路即可。

具体地，第一级信号输出电路701根据初始输入信号ActBnk0、第一脉冲信号ActClk和第二脉冲信号PreClk生成第一级延时输出信号ActBnk1，第一级延时输出信号ActBnk1的上升沿相对于初始输入信号ActBnk0的上升沿存在第一延迟，第一延迟为第一脉冲信号ActClk的脉冲周期t1；第一级延时输出信号ActBnk1的下降沿相对于初始输入信号ActBnk0的下降沿存在第二延迟，第二延迟为第二脉冲信号PreClk的脉冲周期t2。

第二级信号输出电路702根据第一级延时输出信号ActBnk1、第一脉冲信号ActClk和第二脉冲信号PreClk生成第二级延时输出信号ActBnk2，第二级延时输出信号ActBnk2的上升沿相对于第一级延时输出信号ActBnk1存在第一延迟；第二级延时输出信号ActBnk2的下降沿相对于第一级延时输出信号ActBnk1存在第二延时。

第三级信号输出电路703根据第二级延时输出信号ActBnk2、第一脉冲信号ActClk和第二脉冲信号PreClk生成第三级延时输出信号ActBnk3，第三级延时输出信号ActBnk3的上升沿相对于第二级延时输出信号ActBnk2存在第一延迟；第三级延时输出信号ActBnk3的下降沿相对于第二级延时输出信号ActBnk2存在第二延时。

第四级信号输出电路704根据第三级延时输出信号ActBnk3、第一脉冲信号ActClk和第二脉冲信号PreClk生成第四级延时输出信号ActBnk4，第四级延时输出信号ActBnk4的上升沿相对于第三级延时输出信号ActBnk3存在第一延迟；第四级延时输出信号ActBnk4的下降沿相对于第三级延时输出信号ActBnk3存在第二延时。

第五级信号输出电路705根据第四级延时输出信号ActBnk4、第一脉冲信号ActClk和第二脉冲信号PreClk生成第五级延时输出信号ActBnk5，第五级延时输出信号ActBnk5的上升沿相对于第四级延时输出信号ActBnk4存在第一延迟；第五级延时输出信号ActBnk5的下降沿相对于第四级延时输出信号ActBnk4存在第二延时。

第六级信号输出电路706根据第五级延时输出信号ActBnk5、第一脉冲信号ActClk和第二脉冲信号PreClk生成第六级延时输出信号ActBnk6，第六级延时输出信号ActBnk6的上升沿相对于第五级延时输出信号ActBnk5存在第一延迟；第六级延时输出信号ActBnk6的下降沿相对于第五级延时输出信号ActBnk5存在第二延时。

第七级信号输出电路707根据第六级延时输出信号ActBnk6、第一脉冲信号ActClk和第二脉冲信号PreClk生成第七级延时输出信号ActBnk7，第七级延时输出信号ActBnk7的上升沿相对于第六级延时输出信号ActBnk6存在第一延迟；第七级延时输出信号ActBnk7的下降沿相对于第六级延时输出信号ActBnk6存在第二延时。

参考图21，更具体地，在本实施例中，信号输出电路的第一控制模块还用于接收第一控制信号ActEn，信号输出电路的第二控制模块还用于接收第二控制信号PreEn，其中，第一脉冲信号ActClk和第二脉冲信号PreClk为反相信号；每一级信号输出电路用于根据第一控制信号ActEn、第二控制信号PreEn、第一脉冲信号ActClk、第二脉冲信号PreClk和前一级信号输出电路输出的延时输出信号生成当前级的延时输出信号，通过接收第一控制信号ActEn和第二控制信号PreEn，保证信号输出电路输出的稳定性。

继续参考图21，本实施例中，延时信号输出电路700还包括：初始信号输出电路710，包括第一控制模块、第二控制模块和信号输出模块；第一控制模块，用于接收第一脉冲信号ActClk和第一电源信号Vdd，并根据第一脉冲信号ActClk和第一电源信号Vdd生成第一调整信号(未图示)；输出信号输出电路的第二控制模块，用于接收第二脉冲信号PreClk和第二电源信号Vss并根据第二脉冲信号PreClk和第二电源信号Vss生成第二调整信号(未图示)；信号输出模块，用于根据第一调整信号(未图示)和第二调整信号(未图示)生成初始输入信号。根据第一电源信号Vdd和第二电源信号Vss生成的初始信号输出电路的延时输出信号，即根据初始信号初始输出电路710输出的初始输入信号ActBnk0相比于外部直接输入的输入信号ActBnk0可以避免信号输出电路的电路元件造成的延迟。这里的初始信号输出电路710的电路可以与前文描述的信号输出电路一致，在此不再赘述，但本实施例也不限于此。

在一个例子中，参考图22和图23，该图以4个信号输出电路构成的延时信号输出电路700为例进行介绍。信号输出电路的第一时钟端ActClk用于接收第一脉冲信号ActClk；信号输出电路的第二时钟端PreClk用于接收第二脉冲信号PreClk；信号输出电路的第一控制端ActEn用于接收第一控制信号ActEn；信号输出电路的第二控制端PreEn用于接收第二控制信号PreEn；信号输出电路的信号输出端ActBnk用于输出当前级的延时输出信号；信号输出电路还包括第一信号端ActEnPre和第二信号端PreEnPre(信号输出电路的信号输入端)，结合图23，初始信号输出电路的第一信号端ActEnPre用于接收第一电源信号Vdd，初始信号输出电路的第二信号端PreEnPre用于接收第二电源信号Vss；其他信号输出电路的第一信号端ActEnPre和第二信号端PreEnPre，用于接收前一级信号输出电路输出的延时输出信号。

参考图21和图24，第一级信号输出电路701根据初始输入信号ActBnk0生成第一级延时输出信号ActBnk1，第二级信号输出电路702根据第一级延时输出信号ActBnk1生成第二级延时输出信号ActBnk2，第三级信号输出电路703根据第二级延时输出信号ActBnk2生成第三级延时输出信号ActBnk3，第四级信号输出电路704根据第三级延时输出信号ActBnk3生成第四级延时输出信号ActBnk4(未图示)，第五级信号输出电路705根据第四级延时输出信号ActBnk4生成第五级延时输出信号ActBnk5(未图示)，第六级信号输出电路706根据第五级延时输出信号ActBnk5生成第六级延时输出信号ActBnk6(未图示)，第七级信号输出电路707根据第六级延时输出信号ActBnk6生成第七级延时输出信号ActBnk7(未图示)。

相对于相关技术而言，根据控制信号产生第一振荡信号，即控制信号在处于有效电平时，产生周期一定的第一振荡信号；根据倍率选择信号，基于第一振荡信号产生第二振荡信号，即基于倍率选择信号，改变第一振荡信号的周期，以产生相应的第二振荡信号；然后将第二振荡信号作为信号源产生脉冲信号，产生的脉冲信号的脉冲周期与第二振荡信号的振荡周期相同；在产生脉冲信号的过程中，若倍率选择信号改变，调整第一振荡信号的周期的幅度改变，以使产生的第二振荡信号的周期变化，从而产生周期可调整的第一脉冲信号和第二脉冲信号；并且根据第一脉冲信号和第二脉冲信号产生延时可控的延时信号，延时信号相对于输入信号而言，上升沿存在第一延时，下降沿存在第二延时；第一延时为第一脉冲信号的脉冲周期，第二延时为第二脉冲信号的脉冲周期，因此可以通过调整第一脉冲信号和第二脉冲信号脉冲周期的方式，调整延时信号的延时时间；同时，调整延时信号的延时时间无需接入更多延时单元，从而简化电路结构，使得电路版图的面积小，电路的功耗小。

值得一提的是，本实施例中所涉及到的各单元均为逻辑单元，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本申请的创新部分，本实施例中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。

本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (19)

1.一种交错信号产生电路，其特征在于，包括：

交错脉冲产生电路，用于根据第一控制信号生成第一脉冲信号，并根据第二控制信号生成第二脉冲信号，所述第一控制信号与所述第二控制信号为反相信号，所述第一脉冲信号与所述第二脉冲信号为交错脉冲信号；

延时信号输出电路，包括G个信号输出电路，所述G为大于等于2的整数，所述信号输出电路用于接收输入信号、所述第一脉冲信号和所述第二脉冲信号，输出延时输出信号；

其中，非第一级信号输出电路均接收前一级信号输出电路输出的延时输出信号作为当前级信号输出电路的输入信号，第一级信号输出电路接收初始输入信号作为第一级信号输出电路的输入信号；

信号输出电路生成的延时输出信号的上升沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的上升沿，具有第一延迟；信号输出电路生成的延时输出信号的下降沿，与接收的前一级信号输出电路输出的延时输出信号或所述初始输入信号的下降沿，具有第二延迟。

2.根据权利要求1所述的交错信号产生电路，其特征在于，所述第一脉冲信号和所述第二脉冲信号的脉冲周期相等。

3.根据权利要求1所述的交错信号产生电路，其特征在于，所述交错脉冲产生电路包括：

信号产生模块，用于根据激活信号生成所述第一控制信号和所述第二控制信号；

第一脉冲产生单元，用于根据所述第一控制信号生成所述第一脉冲信号；

第二脉冲产生单元，用于根据所述第二控制信号生成所述第二脉冲信号。

4.根据权利要求3所述的交错信号产生电路，其特征在于，所述信号产生模块包括：

复位单元，接收第一复位信号以及所述激活信号，并基于所述第一复位信号和所述激活信号生成所述第一控制信号；

反向单元，接收所述第一控制信号，并基于所述第一控制信号生成所述第二控制信号。

5.根据权利要求4所述的交错信号产生电路，其特征在于，所述信号产生模块还包括：复位信号产生单元，用于根据所述第一复位信号和所述第一控制信号生成第二复位信号，以使当所述第一复位信号为复位状态时，所述第二复位信号也处于复位状态，当所述第一复位信号为非复位状态时，所述第二复位信号基于第一控制信号的变化沿产生复位窄脉冲。

6.根据权利要求3所述的交错信号产生电路，其特征在于，所述第一脉冲产生单元，包括：

振荡模块，接收第一控制信号，且根据所述第一控制信号生成第一振荡信号；

周期调整模块，接收所述第一振荡信号以及倍率选择信号，并输出第二振荡信号，且所述第二振荡信号的周期为基于所述倍率选择信号调整所述第一振荡信号后的周期；

脉冲转换模块，接收所述第二振荡信号，并输出脉冲信号，所述第一脉冲信号的脉冲基于所述第二振荡信号的信号变化沿产生，且所述第一脉冲信号的脉冲周期与所述第二振荡信号的振荡周期相同。

7.根据权利要求6所述的交错信号产生电路，其特征在于，所述第二脉冲产生单元与所述第一脉冲产生单元具有相同的电路结构。

8.根据权利要求6所述的交错信号产生电路，其特征在于，所述周期调整模块包括：

延时单元，接收所述第一振荡信号，并基于所述第一振荡信号生成振荡调整信号，所述振荡调整信号的周期与所述第一振荡信号周期的不同；

选择单元，接收所述倍率选择信号，并基于所述倍率选择信号选择所述第一振荡信号或所述振荡调整信号作为所述第二振荡信号。

9.根据权利要求8所述的交错信号产生电路，其特征在于，所述延时单元包括E个串联的延时子单元，所述振荡调整信号包括E个延时信号，所述E为正整数；

第一级延时子单元，用于根据所述第一振荡信号生成第一延时信号，并将第一延时信号输入到第二级延时子单元中；

第F级延时子单元，用于根据第F-1延时信号生成第F延时信号，所述F小于等于所述E，且大于等于2的正整数。

10.根据权利要求9所述的交错信号产生电路，其特征在于，所述选择单元包括：倍率选择器，所述倍率选择器包括第一选择输入端、第二选择输入端、选择信号端和选择输出端，所述第一选择输入端和所述第二选择输入端分别用于接收所述振荡调整信号中的一个信号或所述第一振荡信号，所述选择信号端用于接收所述倍率选择信号，所述选择输出端用于输出所述第二振荡信号。

11.根据权利要求6所述的交错信号产生电路，其特征在于，所述振荡模块包括：振荡单元以及连接在所述振荡单元中的触发单元；

所述触发单元，用于接收复位信号以及所述第一控制信号，并基于所述复位信号和所述第一控制信号触发所述振荡单元；

所述振荡单元触发后，用于根据所述第一控制信号生成所述第一振荡信号。

12.根据权利要求11所述的交错信号产生电路，其特征在于，所述振荡单元包括：A个反相器串联形成的环形振荡器，所述A为正奇数。

13.根据权利要求12所述的交错信号产生电路，其特征在于，所述振荡模块还包括：

第一反相器组，包括串联的B个反相器，所述B为正偶数；

第一选择单元，用于接收第一选择信号，并基于所述第一选择信号，将所述第一反相器组串接在所述环形振荡器中的相邻反相器之间。

14.根据权利要求6所述的交错信号产生电路，其特征在于，所述脉冲转换模块包括：脉冲转换器，用于接收所述第二振荡信号，且基于所述第二振荡信号生成所述第一脉冲信号。

15.根据权利要求1所述的交错信号产生电路，其特征在于，所述信号输出电路包括：

第一控制模块，接收所述第一脉冲信号和所述输入信号，并输出第一调整信号，所述第一调整信号的第一预设沿相对于所述输入信号的上升沿具有第一延时，所述第一延时为所述第一脉冲信号的脉冲周期；

第二控制模块，接收所述第二脉冲信号和所述输入信号，并输出第二调整信号，所述第二调整信号的第二预设沿相对于所述输入信号的下降沿具有第二延时，所述第二延时为所述第二脉冲信号的脉冲周期；

信号输出模块，接收所述第一调整信号和所述第二调整信号，并输出延时输出信号，所述延时输出信号的上升沿基于所述第一调整信号的第一预设沿产生，所述延时输出信号的下降沿基于所述第二调整信号的第二预设沿产生。

16.根据权利要求15所述的交错信号产生电路，其特征在于，所述信号输出模块包括：

第一接收单元，接收所述第一脉冲信号和所述第一调整信号，并在所述第一调整信号为有效电平期间，生成第一脉冲控制信号，所述第一脉冲控制信号的脉冲相位与所述第一脉冲信号的脉冲相位相同；

第二接收单元，接收所述第二脉冲信号和所述第二调整信号，并在所述第二调整信号为有效电平期间，生成第二脉冲控制信号，所述第二脉冲控制信号的脉冲相位与所述第二脉冲信号的脉冲相位相同；

锁存单元，接收所述第一脉冲控制信号和所述第二脉冲控制信号，并生成所述延时输出信号。

17.根据权利要求16所述的交错信号产生电路，其特征在于，所述第一接收单元还用于接收第一控制信号，所述第一接收单元用于在所述第一调整信号和所述第一控制信号为有效电平期间，根据所述第一脉冲信号生成所述第一脉冲控制信号。

18.根据权利要求16所述的交错信号产生电路，其特征在于，所述第二接收单元还用于接收第二控制信号，所述第二接收单元用于在所述第二调整信号和所述第二控制信号为有效电平期间，根据所述第二脉冲信号生成所述第二脉冲控制信号。

19.根据权利要求1所述的交错信号产生电路，其特征在于，所述延时信号输出电路还包括：

初始信号输出电路，包括第一控制模块、第二控制模块和信号输出模块；

所述第一控制模块，用于接收第一脉冲信号和第一电源信号，并根据所述第一脉冲信号和所述第一电源信号，生成第一调整信号；

所述第二控制模块，用于接收第二脉冲信号和第二电源信号，并根据所述第二脉冲信号和所述第二电源信号，生成第二调整信号；

所述信号输出模块，用于根据所述第一调整信号和所述第二调整信号，生成所述初始输入信号。

Images