CN110995207B - 一种高斯脉冲信号发生器及信号发生方法 - Google Patents

Abstract

本申请实施例公开了一种高斯脉冲信号发生器及信号发生方法，其中，高斯脉冲信号发生器包括：控制模块，用于生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号；时钟管理模块，用于根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；信号生成模块，用于根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号。

Description

一种高斯脉冲信号发生器及信号发生方法

技术领域

本申请实施例涉及信号生成领域，涉及但不限于一种高斯脉冲信号发生器及信号发生方法。

背景技术

高斯脉冲信号是目前全波形测距应用及研究的首选驱动电信号。相关技术中，利用模拟电路生成高斯脉冲信号的信号发生器中，核心器件包括可控硅、雪崩晶体管以及功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)。其中，基于可控硅、雪崩晶体管以及功率MOSFET的信号发生器产生的高斯脉冲信号的延时时间的调整精度都受限于功率器件本身的导通和关断特性。

因此，需要一种高斯脉冲信号发生器，其产生的高斯脉冲信号的延时时长的调整精度可以根据实际需要进行控制。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种高斯脉冲信号发生器及信号发生方法。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种高斯脉冲信号发生器，包括：

控制模块，用于生成用于控制高斯脉冲信号的波形、幅值与延时时长的第二控制信号；

时钟管理模块，用于根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

信号生成模块，用于根据所述第二控制信号和所述倍频时钟信号，生成高斯脉冲信号。

第二方面，本申请实施例提供一种高斯脉冲信号发生方法，包括：

用于根据上位机发送的第一控制信号，生成用于控制高斯脉冲信号的波形、幅值与延时时长的第二控制信号；

时钟管理模块，用于根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

信号生成模块，用于根据所述第二控制信号和所述倍频时钟信号，生成高斯脉冲信号。

本申请实施例中，控制模块生成第一控制信号，用于控制高斯脉冲信号的波形、幅值与延时时长。时钟管理模块可以对外部时钟信号的频率进行倍增，在外部时钟信号的频率一定的情况下，可以通过提升外部时钟信号的频率倍增系数，得到频率为外部时钟信号的数倍的倍频时钟信号。信号生成模块在倍频时钟信号的控制下，可以缩短其指令周期，从而提升其输出的高斯脉冲信号的信号变换频率，也就是提升高斯脉冲信号的延时时长的调整精度。因此，通过选择时钟管理模块的频率倍增系数，即可根据实际需要来控制高斯脉冲信号的延时时长的调整精度。

附图说明

图1为本申请实施例中高斯脉冲信号发生器的组成结构示意图；

图2为本申请实施例中时钟管理模块的组成结构示意图；

图3为本申请实施例中另一种时钟管理模块的组成结构示意图；

图4为本申请实施例中信号生成模块的组成结构示意图；

图5为本申请实施例中另一种信号生成模块的组成结构示意图；

图6为本申请实施例中另一种信号生成模块的组成结构示意图；

图7为本申请实施例中另一种信号生成模块的组成结构示意图；

图8为本申请实施例中数模转换单元的组成结构示意图；

图9为本申请实施例中幅值调整器的组成结构示意图；

图10为本申请实施例中高斯脉冲信号发生方法的实现流程示意图；

图11为本申请实施例中另一种高斯脉冲信号发生器的组成结构示意图；

图12为本申请实施例中另一种时钟管理模块的组成结构示意图；

图13为本申请实施例中数模转换器的组成结构示意图；

图14为本申请实施例中另一种数模转换单元的组成结构示意图；

图15为本申请实施例中另一种幅值调整器的组成结构示意图。

具体实施方式

下面结合附图和实施例对本申请的技术方案进一步详细阐述。

实施例一

本申请实施例提供一种高斯脉冲信号发生器，如图1所示，该高斯脉冲信号发生器包括：

控制模块110，用于生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号；

时钟管理模块120，用于根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

信号生成模块130，用于根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号。

这里，高斯脉冲信号是指频域和时域表达式都是高斯函数的脉冲信号。高斯函数的表达式如公式(1)所示：

公式(1)中，高斯函数f(t)对应的曲线为钟状曲线。E为高斯函数的最大值，对于高斯脉冲信号，E为高斯脉冲信号的幅值。t₀为高斯函数的对称中心，高斯函数f(t)在t＝t₀时达到最大值。τ为标准方差，高斯函数对应的钟状曲线的宽度为2τ，对于高斯脉冲信号，2τ对应的是脉冲宽度。τ的取值可以决定高斯函数的形状，对于高斯脉冲信号，τ的取值可以决定高斯脉冲信号的波形。

公式(1)中，当t-t₀的取值足够大时，f(t)的取值将接近于0。理想情况下，高斯脉冲信号在时间轴上的持续时间应为-∞＜t＜+∞。而实践中，高斯脉冲信号的持续时间，也即延时时长，是有限的。也就是说，实践中，高斯脉冲信号的时域表达式中，t的取值范围是有限的。本领域技术人员可以理解，若调整E的取值，使得f(t)在整个时间轴上的积分值为1，此时高斯函数f(t)即为正态分布函数。此时，f(t)在t₀-2τ＜t＜t₀+2τ这一范围内的积分值为0.9545，在t₀-3τ＜t＜t₀+3τ这一范围内的积分值为0.9973，接近于1。也就是说，高斯脉冲信号的大部分能量都集中在时间对称中心的两倍或三倍脉宽附近。因此，可以根据实际需要将高斯脉冲信号的延时时长取为脉冲宽度的三倍。

通常而言，高斯脉冲信号发生器通过通信接口模块与上位机进行通信，用户可以通过上位机向高斯脉冲信号发生器发送指令参数，使得高斯脉冲信号发生器根据指令参数来生成对应的高斯脉冲信号。

用户通过上位机发送的指令参数被包装在数据包中，基于特定的通信协议发送到高斯脉冲信号发生器的通信接口模块。通信接口模块从数据包中提取数据主体，发送到高斯脉冲发生器的控制模块110。控制模块110从数据主体中提取指令参数，生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号。通过设置指令参数，用户就可以灵活设置高斯脉冲信号的脉宽、幅值和延时时间。

在一些实施例中，指令参数中可以仅包含高斯脉冲信号的脉冲宽度数值2τ，和高斯脉冲信号的幅值E。此时，控制模块110根据默认的系数(两倍或三倍脉冲宽度)来确定延时时长，进而确定包含脉冲宽度数值2τ、幅值E和延时时长的第一控制信号。

在其他实施例中，指令参数中可以包含高斯脉冲信号的脉冲宽度数值2τ、高斯脉冲信号的幅值E和延时时长。此时，延时时长可以为任意时长，不需要一定为脉冲宽度的整数倍。控制模块110据此确定包含脉冲宽度数值2τ、幅值E和延时时长的第一控制信号。一般来说，高斯脉冲信号发生器会将延时时长分为两个相等的时段，分布在最大值的两侧，使得产生的高斯脉冲信号波形为对称图形。

本申请实施例中，外部时钟信号为晶体谐振器产生的时钟信号。常用晶体谐振器的标称频率在1～200MHz(兆赫兹)之间，如100MHz。若控制模块110或信号生成模块130采用该外部时钟信号作为工作时钟信号，那么其时钟周期即为1/100MHz，等于10ns(纳秒)。而单片机中，执行一条指令所需的时间，也即指令周期通常为若干个时钟周期。也就是说，如果采用100MHz作为工作时钟信号，控制模块110或信号生成模块130仅执行一条指令就需要花费几十纳秒。对于高斯脉冲信号生成器而言，这个处理速度显然是不能满足要求的。

因此，本申请实施例中，通过时钟管理模块120对外部时钟信号的频率进行倍增。在外部时钟信号的频率一定的情况下，可以通过提升外部时钟信号的频率倍增系数，得到频率为外部时钟信号的数倍的倍频时钟信号。

信号生成模块130接收到第一控制信号后，即根据第一控制信号来生成具有对应的脉冲宽度数值2τ、幅值E和延时时长的高斯脉冲信号。本领域技术人员可以了解，信号生成模块130对生成的高斯脉冲信号的变换速度受到指令周期的限制。因此，提升倍频时钟信号的频率，就可以缩短信号生成模块130的指令周期，从而提升其输出的高斯脉冲信号的信号变换频率，也就是提升高斯脉冲信号的延时时长的调整精度。

在一些实施例中，所述根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号，包括：

基于第一分频系数，将所述外部时钟信号变换为第一分频时钟信号；

将所述第一分频时钟信号与第二分频时钟信号的相位差转换为误差电压；

滤除所述误差电压的高频分量，得到平均值电压；

根据所述平均值电压，生成倍频时钟信号；

基于第二分频系数，将所述倍频时钟信号变换为第二分频时钟信号；其中，所述第二分频系数小于所述第一分频系数。

这里，可以采用一个类似锁相环的闭环负反馈回路来达到对外部时钟信号进行成倍提升的技术效果。

在一些实施例中，如图2所示，时钟管理模块120具体包括：

依次连接的第一分频器121、鉴相器122、滤波器123、压控振荡器124，和连接所述压控振荡器124的输出端与所述鉴相器122的输入端的第二分频器125，其中：

所述第一分频器121，用于基于第一分频系数，将所述外部时钟信号变换为第一分频时钟信号；

所述鉴相器122，用于将所述第一分频时钟信号与所述第二分频器125发送的第二分频时钟信号的相位差转换为误差电压；

所述滤波器123，用于滤除所述误差电压的高频分量，得到平均值电压；

所述压控振荡器124，用于根据所述平均值电压，生成倍频时钟信号；

所述第二分频器125，用于基于第二分频系数，将所述倍频时钟信号变换为第二分频时钟信号，并向所述鉴相器122发送所述第二分频时钟信号；其中，所述第一分频系数小于所述第二分频系数。

这里，第一分频器121和第二分频器125都是分频器，用于将输入的单一频率信号的频率降低为原来的1/n。这里的n即为分频器的分频系数，将第一分频器121对应的第一分频系数记为n₁，将第二分频器125对应的第二分频系数即为n₂。

第一分频器121接收外部时钟信号，将外部时钟信号的频率除以n₁，得到第一分频时钟信号，并向鉴相器122发送第一分频时钟信号。

鉴相器122有两个信号输入端，一个信号输入端接收第一分频时钟信号，另一个信号输入端接收第二分频器125发送的第二分频时钟信号，其输出端输出的是基于第一分频时钟信号与第二分频时钟信号的相位差生成的误差电压。

滤波器123用于滤除误差电压的高频分量，得到平均值电压。鉴相器122中，如果第一分频时钟信号与第二分频时钟信号的频率不相等，那么第一分频时钟信号与第二分频时钟信号的相位差将会是一个时刻变化的数值，因此得到的误差电压也是一个时刻变化的数值。因此，需要采用滤波器123来对误差电压进行滤波处理，得到平均值电压。

压控振荡器124可以根据输入的控制电压输出具有对应频率的电信号。这里，平均值电压即为压控振荡器124的控制电压。压控振荡器124基于平均值电压，生成倍频时钟信号，并将倍频时钟信号发送到信号生成模块130和第二分频器125。

第二分频器125将倍频时钟信号的频率除以n₂，得到第二分频时钟信号，并将第二分频时钟信号发送到鉴相器122。

综合以上可见，第一分频器121、鉴相器122、滤波器123、压控振荡器124和第二分频器形成一个闭环负反馈系统。如果输入到鉴相器122的第一分频时钟信号与第二分频时钟信号的频率不同，那么这两个分频时钟信号的相位差将时刻变化。进而导致输入到压控振荡器124的平均值电压也是一个波动的值，使得压控振荡器124输出的倍频时钟信号的频率也时刻波动。

由此可见，该闭环负反馈系统的稳态运行点必然出现在第一分频时钟信号与第二分频时钟信号的频率相同时。此时第一分频时钟信号与第二分频时钟的相位差是一个稳定的值，鉴相器122输出的误差电压也是一个稳定的数值，并且与平均值电压相等。压控振荡器124在稳定不变的平均值电压的控制下，将输出频率稳定的倍频时钟信号，对倍频时钟信号进行分频后得到的第二分频时钟信号的频率也维持不变，其数值与第一分频时钟信号的频率相等。

也就是说，当该闭环负反馈系统处于稳定运行状态时，各个时钟信号的频率满足如下所示的公式(2)：

其中，f_in为外部时钟信号的频率，f_out为倍频时钟信号的频率，f₁为第一分频时钟信号的频率，f₂为第二分频时钟信号的频率，n₁为第一分频系数，n₂为第二分频系数。基于公式(2)可以得出公式(3)：

这里，第一分频系数n₁小于第二分频系数n₂，因此倍频时钟信号的频率大于外部时钟信号的频率。通过选择第一分频系数与第二分频系数的比值，就可以对外部时钟信号的频率进行倍增，从而缩短信号生成模块130的指令周期，从而提升其输出的高斯脉冲信号的信号变换频率，也就是提升高斯脉冲信号的延时时长的调整精度。

在一些实施例中，如图3所示，时钟管理模块120还包括连接所述压控振荡器124的输出端的第三分频器126，其中：

所述压控振荡器124，还用于向所述第三分频器126发送所述倍频时钟信号；

所述第三分频器126，用于基于第三分频系数，将所述倍频时钟信号变换为控制时钟信号，并向所述控制模块110发送所述控制时钟信号；

对应地，所述控制模块110将接收到的所述控制时钟信号作为工作的基准时钟。

这里，第三分频器126与第一分频器121和第二分频器125相同，也是分频器。第三分频器126对应的第三分频系数为n₃。第三分频器126接收倍频时钟信号，将倍频时钟信号的频率除以n₃，得到控制时钟信号，并向控制模块110发送控制时钟信号。控制时钟信号即为控制模块110工作的基准时钟。

本申请实施例中，可以通过分别设置第一分频系数、第二分频系数和第三分频系数，来控制信号生成模块130和控制模块110的工作时钟的频率。根据实际需要，信号生成模块130和控制模块110的工作时钟的频率可以设置为相同，也可以设置为不同。

在一些实施例中，所述第一控制信号包括分别用于控制所述高斯脉冲信号的波形、延时时长和幅值的第二控制信号、第三控制信号和第四控制信号；如图4所示，所述信号生成模块130包括数模转换器131和幅值调整器132，其中：

所述数模转换器131，用于根据所述第二控制信号指定的波形和所述第三控制信号指定的延时时长，生成延时时长的调整精度与所述倍频时钟信号相关的第一脉冲信号；

所述幅值调整器132，用于根据所述第四控制信号指定的幅值，调整所述第一脉冲信号的幅值，生成高斯脉冲信号。

这里，第一控制信号中包括需要生成的高斯脉冲信号的脉冲宽度数值2τ、幅值E和延时时长相关的信息。其中，第二控制信号与脉冲宽度数值2τ相关，第三控制信号与延时时长相关，第四控制信号与幅值E相关。

在一些实施例中，第二控制信号为一个数值序列，数值序列中的每个值都是从上述公式(1)，也就是高斯脉冲信号对应的时域表达式对应的连续数值中按照一定的采样频率进行采样后得到。根据第一控制信号中的脉冲宽度数值2τ即可确定需要生成的高斯脉冲信号在时域上各个采样时刻对应的数值。本领域技术人员可以理解，采样时刻之间间隔越短，也就是采样频率越高，第二控制信号对应的数值序列与模拟的高斯脉冲信号波形越相近。

第三控制信号中延时时长对应的是公式(1)中t的取值范围，数模转换器131根据该取值范围对第二控制信号中包含的数值序列进行截取，得到t的取值范围内对应的高斯脉冲信号波形对应的离散的取值。然后，数模转换器131对截取后的数值序列进行从数字量到模拟量的转换，即可生成第一脉冲信号。

本领域技术人员可以了解，数模转换器131是用于将输入的数字信号转换为模拟信号进行输出的器件。本申请实施例中，该模拟信号即为第一脉冲信号。数模转换器131的转换速度由工作时钟的频率确定。在一个完整的指令周期内，数模转换器131输出的第一脉冲信号的数值是维持不变的。因此，第一脉冲信号从有到无的转换过程也需要一个完整的指令周期。而第一脉冲信号的延续时间的终点即为第一脉冲信号从有到无的转换点。也就是说，数模转换器131的延时时长的调整精度是由工作时钟频率决定的。本申请实施例中，数模转换器131的工作时钟信号即为倍频时钟信号。因此，数模转换器131生成的第一脉冲信号的延时时长的调整精度是由倍频时钟信号的频率决定的。

幅值调整器132接收第四控制信号，对第一脉冲信号进行幅值变换，使得输出的高斯脉冲信号的幅值为第四控制信号指定的幅值E。由于第一脉冲信号的幅值为数模转换器131设定的默认值，因此，幅值调整器132对第一脉冲信号的幅值变换系数取决于该默认值与第四控制信号指定的幅值E之间的比例，以保证输出的高斯脉冲信号的幅值是第四控制信号中所指定的。

在一些实施例中，如图5所示，所述信号生成模块130还包括连接所述数模转换器131与所述幅值调整器132的变压器133，其中：

所述变压器133，用于对所述第一脉冲信号进行电压变换，生成第二脉冲信号；

对应地，所述幅值调整器132，用于根据所述第四控制信号指定的幅值，调整所述第二脉冲信号的幅值，生成高斯脉冲信号。

这里，在数模转换器131与幅值调整器132中间设置变压器133，对第一脉冲信号进行电压变换。本领域技术人员可以了解，变压器133的作用即在于对第一脉冲信号进行幅值变换。

本申请实施例中，在数模转换器131与幅值调整器132中间设置一个附加的幅值调整环节，可以通过选择变压器133的初级线圈与次级线圈的匝数比，来对第一脉冲信号的幅值进行调整，进而调整输入到幅值调整器132中的第二脉冲信号的幅值大小。

也就是说，可以通过变压器133对第一脉冲信号的幅值进行粗调，得到第二脉冲信号。然后通过幅值调整器132对第二脉冲信号的幅值进行精调，得到高斯脉冲信号。通过两级幅值调节，可以提升幅值调整的效率和精确度。

在一些实施例中，如图6所示，所述数模转换器131，包括第一缓冲单元1311、第二缓冲单元1312、延时控制单元1313和数模转换单元1314，其中：

所述第一缓冲单元1311，用于接收上位机发送的同步输入信号、所述时钟管理模块120发送的倍频时钟信号、所述控制模块110发送的第二控制信号；

所述第二缓冲单元1312，用于根据所述第三控制信号，从所述第一缓冲单元1311读取所述第二控制信号；

所述延时控制单元1313，用于根据所述第三控制信号，从所述第二缓冲单元1312读取所述第二控制信号；

所述数模转换单元1314，用于根据所述第三控制信号，从所述延时控制单元1313读取所述第二控制信号，并根据所述第二控制信号生成第一脉冲信号。

这里，第一缓冲单元1311接收并缓存第二控制信号中包含的数值序列。同时，第一缓冲单元1311还接收上位机发送的同步输入信号和时钟管理模块120输入的倍频时钟信号，使得数模转换器131可以基于同步输入信号和倍频时钟信号之间的相位差来进行数据处理和信号输出，减小输出信号相对同步输入信号的延时。

第三控制信号中指定的延时时长对应着高斯脉冲信号的起始时间和终止时间。第二缓冲单元312、延时控制单元1313和数模转换单元1314分别根据第三控制信号的控制，从前一单元中读取第二控制信号中的数值序列。数模转换单元1314还对数值序列进行数模转换，从而得到第一脉冲信号。

在一些实施例中，如图7所示，所述数模转换器131，还包括分别与第二缓冲单元1312、延时控制单元1313和数模转换单元1314连接的同步及控制单元1315，其中：

所述同步及控制单元1315，用于根据所述第三控制信号，分别控制所述第二缓冲单元1312、所述延时控制单元1313及所述数模转换单元1314读取所述第二控制信号。

这里，同步及控制单元1315接收第三控制信号，根据第三控制信号来控制第二缓冲单元1312、延时控制单元1313及数模转换单元1314分别在哪个时刻从前一单元中读取第二控制信号中的数值序列。

通过对第二缓冲单元1312、延时控制单元1313及数模转换单元1314的读取时刻进行统一调度，可以提升各个单元输出数据的时间精度，减小与同步输入信号之间的延时精度。

在一些实施例中，如图8所示，所述数模转换单元1314，包括：解码器电路1314a、开关驱动电路1314b、开关阵列1314c、基准电流输出电路1314d和电流源电路1314e，其中：

所述解码器电路1314a，用于对所述第二控制信号进行解码，生成第五控制信号；

所述开关驱动电路1314b，用于根据所述第五控制信号，生成控制所述开关阵列1314c中的对应开关导通或断开的第六控制信号；

所述基准电流输出电路1314d，用于向所述电流源电路1314e输出基准电流；

所述电流源电路1314e，用于对所述基准电流进行处理，并向所述开关阵列1314c输出处理后的电流；

所述开关阵列1314c，用于根据所述第六控制信号，导通或断开对应的开关，将所述电流源电路1314e输出的电流转换为第一脉冲信号。

这里，解码器电路1314a接收第二控制信号中的数值序列，将数值序列中的每个数值都用二进制表示。对于数值序列中的每个数值，解码得到的二进制数据中只包括1和0两种数值。其中，1对应高电位，0对应低电位。每个二进制数据中，不同位置的二进制码用于控制开关阵列1314c中不同的开关。也就是说，解码得到的第五控制信号中，包括若干个随着时间推移在高低电位之间变换的二进制码序列，序列的个数与开关阵列1314c中开关的个数相同。

解码器电路1314a输出的第五控制信号功率有限，不足以驱动开关阵列中的开关进行导通或断开。因此，解码器电路1314a和开关阵列1314c中间还包括开关驱动电路1314b。开关驱动电路1314b接收第五控制信号，对第五控制信号进行功率放大，得到控制开关阵列1314c中的对应开关导通或断开的第六控制信号。

基准电流输出电路1314d向电流源电路1314e输出基准电流，电流源电路1314e对基准电流进行处理，并向开关阵列1314c输出处理后的电流。这里，对基准电流的处理可以是幅值变换。

每一时刻，开关阵列1314c中的每个开关根据第六控制信号中对应的高电位或低电位的控制，进行电路的导通或者断开，对输出电流的数值进行累加，即得到输入的数值对应的模拟量，即为第一脉冲信号。

在一些实施例中，数模转换器131还包括基准电压模块和对应的电流电压转换电路，用于将输出的电流转换为电压值。

在一些实施例中，如图9所示，所述幅值调整器132，包括信号放大单元1321、连接地电位与所述信号放大单元1321的反相输入端的第一分压电阻1322、通过选择开关网络1323连接所述信号放大单元1321的反相输入端与输出端的第二分压电阻网络1324，其中：

所述选择开关网络1323，用于根据所述第四控制信号，控制所述第二分压电阻网络1324接入所述信号放大单元1321的反相输入端与输出端之间的导通阻值的大小；

所述信号放大单元1321，用于根据所述导通阻值与所述第一分压电阻1322阻值的比值大小，调整所述第一脉冲信号的幅值，生成高斯脉冲信号。

这里，幅值调整器132利用信号放大单元1321的反相输入端的反馈信号来对输入的第一脉冲信号的幅值进行调整。根据信号方法单元1321的性质，第一脉冲信号的幅值应当与高斯脉冲信号在第一分压电阻1322上进行分压得到的电压幅值相等。

因此，根据第四控制信号中指定的高斯脉冲信号的幅值和第一脉冲信号的幅值，就可以确定第一分压电阻1322与导通阻值的电阻值比例，进而确定第二分压电阻网络1324接入信号放大单元1321的反相输入端与输出端之间的导通阻值的大小。从而控制选择开关网络1323，来调节分压电阻网络1324接入信号放大单元1321的反相输入端与输出端之间的导通阻值的大小。

实施例二

本申请实施例提供一种高斯脉冲信号发生方法，如图10所示，该方法包括：

S110，根据上位机发送的第一控制信号，生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号；

S120，根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

S130，根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号。

本申请实施例中的高斯脉冲信号发生方法应用于高斯脉冲信号发生器。通常而言，用户可以通过上位机向高斯脉冲信号发生器发送指令参数，使得高斯脉冲信号发生器根据指令参数来生成对应的高斯脉冲信号。

用户通过上位机发送的指令参数被包装在数据包中，基于特定的通信协议发送到高斯脉冲信号发生器。高斯脉冲信号发生器从数据包中提取数据主体，并从数据主体中提取指令参数，生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号。

在一些实施例中，指令参数中可以仅包含高斯脉冲信号的脉冲宽度数值2τ，和高斯脉冲信号的幅值E。此时，高斯脉冲信号发生器根据默认的系数(两倍或三倍脉冲宽度)来确定延时时长，进而确定包含脉冲宽度数值2τ、幅值E和延时时长的第一控制信号。

在其他实施例中，指令参数中可以包含高斯脉冲信号的脉冲宽度数值2τ、高斯脉冲信号的幅值E和延时时长。此时，延时时长可以为任意时长，不需要一定为脉冲宽度的整数倍。高斯脉冲信号发生器据此确定包含脉冲宽度数值2τ、幅值E和延时时长的第一控制信号。一般来说，高斯脉冲信号发生器会将延时时长分为两个相等的时段，分布在最大值的两侧，使得产生的高斯脉冲信号波形为对称图形。

本申请实施例中，外部时钟信号为晶体谐振器产生的时钟信号。常用晶体谐振器的标称频率在1～200MHz(兆赫兹)之间，如100MHz。若高斯脉冲信号发生器采用该外部时钟信号作为工作时钟信号，那么其时钟周期即为1/100MHz，等于10ns(纳秒)。而单片机中，执行一条指令所需的时间，也即指令周期通常为若干个时钟周期。也就是说，如果采用100MHz作为工作时钟信号，高斯脉冲信号发生器仅执行一条指令就需要花费几十纳秒。对于高斯脉冲信号生成器而言，这个处理速度显然是不能满足要求的。

因此，本申请实施例中，高斯脉冲信号发生器对外部时钟信号的频率进行倍增。在外部时钟信号的频率一定的情况下，可以通过提升外部时钟信号的频率倍增系数，得到频率为外部时钟信号的数倍的倍频时钟信号。

高斯脉冲信号发生器生成第一控制信号后，即根据第一控制信号来生成具有对应的脉冲宽度数值2τ、幅值E和延时时长的高斯脉冲信号。本领域技术人员可以了解，高斯脉冲信号发生器对生成的高斯脉冲信号的变换速度受到指令周期的限制。因此，提升倍频时钟信号的频率，就可以缩短高斯脉冲信号发生器的指令周期，从而提升其输出的高斯脉冲信号的信号变换频率，也就是提升高斯脉冲信号的延时时长的调整精度。

实施例三

本申请实施例提供一种高斯脉冲信号发生器，如图11所示，该高斯脉冲发生器包括通信接口模块310、控制模块320、100MHz恒温晶振、时钟管理模块330、同步信号处理模块340、数模转换器350、变压器360、幅值调整器370和滤波器网络380，其中：

100MHz恒温晶振，用于生成频率为100MHz的外部时钟信号；

通信接口模块310，用于将上位机发送的指令参数发送至控制模块320；

同步信号处理模块340，用于将上位机发送的同步输入信号发送至控制模块320；

时钟管理模块330，用于对100MHz恒温晶振输出的外部时钟信号进行倍频，将得到的倍频时钟信号和控制时钟信号分别发送到数模转换器350和控制模块320；

控制模块320，用于根据指令参数生成分别用于控制所述高斯脉冲信号的波形、延时时长和幅值的第二控制信号、第三控制信号和第四控制信号，向数模转换器350发送同步输入信号、第二控制信号和第三控制信号，向幅值调整器370发送第四控制信号；

数模转换器350，用于根据第二控制信号指定的波形和第三控制信号指定的延时时长，生成延时时长的调整精度与倍频时钟信号相关的第一脉冲信号；

变压器360，用于对第一脉冲信号进行电压变换，生成第二脉冲信号；

幅值调整器370，用于根据第四控制信号指定的幅值，调整第二脉冲信号的幅值，生成第三脉冲信号；

滤波器网络380，用于滤除第三脉冲信号中的噪声和谐波分量，生成高斯脉冲信号。

这里，高斯脉冲信号发生器通过通信接口模块310与上位机进行通信，用户可以通过上位机向高斯脉冲信号发生器发送指令参数，使得高斯脉冲信号发生器根据指令参数来生成对应的高斯脉冲信号。

指令参数中包含高斯脉冲信号的脉冲宽度数值2τ、高斯脉冲信号的幅值E和延时时长。延时时长可以为任意时长。控制模块320据此确定分别用于控制所述高斯脉冲信号的波形、延时时长和幅值的第二控制信号、第三控制信号和第四控制信号。一般来说，高斯脉冲信号发生器会将延时时长分为两个相等的时段，分布在最大值的两侧，使得产生的高斯脉冲信号波形为对称图形。

在一些实施例中，如图12所示，时钟管理模块330包括时钟输入单元331、第一分频器332、鉴相器333、环路滤波器334、压控振荡器335、第二分频器336、第三分频器337、第四分频器338和时钟输出单元339，其中：

时钟输入单元331，用于将外部时钟信号输出到第一分频器332；

第一分频器332，用于基于第一分频系数，将外部时钟信号变换为第一分频时钟信号；

鉴相器333，用于将第一分频时钟信号与第二分频器发送的第二分频时钟信号的相位差转换为误差电压；

环路滤波器334，用于滤除误差电压的高频分量，得到平均值电压；

压控振荡器335，用于根据平均值电压，生成倍频时钟信号，并将倍频时钟信号发送到时钟输出单元339；

第二分频器336，用于基于第二分频系数，将倍频时钟信号变换为第二分频时钟信号；

第三分频器337，用于基于第三分频系数，将第二分频时钟信号变换为第三分频时钟信号，并向鉴相器333发送第三分频时钟信号；其中，第二分频系数与第三分频系数的乘积大于第一分频系数；

第四分频器338，用于基于第四分频系数，将倍频时钟信号变换为控制时钟信号，并向时钟输出单元339发送控制时钟信号；

时钟输出单元339，用于向控制模块320发送控制时钟信号，向数模转换器350发送倍频时钟信号。

这里，鉴相器333、环路滤波器334、压控振荡器335、第二分频器336、第三分频器337构成锁相环电路。通过设置第一分频器332、第二分频器336、第三分频器337和第四分频器338各自的分频系数，可以输出不同频率的时钟信号。控制时钟信号和倍频时钟信号与外部时钟信号的频率关系如以下公式(4)和公式(5)所示：

其中，f_in为外部时钟信号的频率，f_VCO为倍频时钟信号的频率，f_out为控制时钟信号的频率，n₁为第一分频系数，n₂为第二分频系数，n₃为第三分频系数，n₄为第四分频系数。

本申请实施例中，外部时钟信号的频率为100MHz，若将设置为1，n₂设置为5，n₃设置为2，n₄设置为4，则f_VCO为1GHz，f_out为250MHz。

在一些实施例中，如图13所示，数模转换器350包括DLL单元351、DDR缓冲单元352、采样缓冲单元353、时钟分配单元354、参考电压单元355、DAC延时单元356、同步及控制单元357、数模转换单元358，其中：

时钟分配单元354，用于接收外部输入时钟频率信号，作为数模转换器350工作的基准时钟；

DLL单元351，用于接收倍频时钟信号，并将处理后的倍频时钟信号传输到DDR缓冲单元352；

DDR缓冲单元352，用于接收倍频时钟信号的同时，也接收控制模块320发送的第二控制信号和同步输入信号，并将接收到的第二控制信号和同步输入信号输出至采样缓冲单元353；

采样缓冲单元353，用于将接收到的第二控制信号和同步输入信号输出至DAC延时单元356；

DAC延时单元356，用于接收采样缓冲单元353输出的数据并输出至数模转换单元358；

数模转换单元358，用于在同步及控制单元357的控制下，根据第二控制信号指定的波形和第三控制信号指定的延时时长，生成延时时长的调整精度与倍频时钟信号相关的模拟电流信号；

参考电压单元355，用于根据参考电压，将数模转换单元358输出的模拟电流信号转换为第一脉冲信号；

同步及控制单元357，用于接收并将第三控制信号输出至采样缓冲单元353、DAC延时单元356和数模转换单元358。

这里，同步输入信号用于触发数模转换器350开始工作。本申请实施例中，采用上位机发送的同步输入信号来触发数模转换器350开始工作，可以防止产生抖动误差，使得输出信号与同步信号之间的延时精度达到ps(皮秒)级别。

DAC延时单元356可以实现数模转换器350的内部延时功能，使得高斯脉冲信号发生器产生的高斯脉冲信号的延时时长可以以1ns为步进单位进行调节。

同步及控制单元357根据控制模块320发送的第三控制信号来控制采样缓冲单元353、DAC延时单元356和数模转换单元358进行数据的读取。

在一些实施例中，如图14所示，数模转换单元358包括解码器电路3581、开关驱动电路3582、开关阵列3583、基准电流输出电路3584和电流源电路3585，其中：

解码器电路3581，用于对第二控制信号进行解码，生成第五控制信号；

开关驱动电路3582，用于根据第五控制信号，生成控制开关阵列3583中的对应开关导通或断开的第六控制信号；

基准电流输出电路3584，用于向电流源电路3585输出基准电流；

电流源电路3585，用于对基准电流进行处理，并向开关阵列3583输出处理后的电流；

开关阵列3583，用于根据第六控制信号，导通或断开对应的开关，将电流源电路3585输出的电流转换为模拟电流信号。

在一些实施例中，如图15所示，幅值调整器370包括信号放大单元371、连接地电位与信号放大单元371的反相输入端的第一分压电阻372、通过选择开关网络373连接信号放大单元371的反相输入端与输出端的第二分压电阻网络374，其中：

选择开关网络373，用于根据第四控制信号，控制第二分压电阻网络374接入信号放大单元371的反相输入端与输出端之间的导通阻值的大小；

信号放大单元371，用于根据导通阻值与第一分压电阻372阻值的比值大小，调整第二脉冲信号的幅值，生成第三脉冲信号。

这里，第三脉冲信号与第二脉冲信号的幅值比例即为信号放大单元371的放大系数。信号放大单元371的放大系数满足如下公式(6)：

其中，V_I为第二脉冲信号的幅值，V_O为第三脉冲信号的幅值，R₁为第一分压电阻372的阻值，R₂为第二分压电阻网络374接入反馈回路的导通阻值。

第四控制信号为根据指令参数中指定的需要生成的高压脉冲信号的幅值E、第二脉冲信号的幅值大小和第一分压电阻372的阻值大小生成的二进制编码。该二进制编码的位数为n，每个编码的取值为0或者1。每个编码CS1、CS2、……、CSn分别用于驱动选择开关网络373中的对应开关导通或断开，从而控制对应的电阻3741、电阻3742、……、电阻374n接入反馈回路，或者从反馈回路中断开。

在一些实施例中，第二分压电阻网络374中，电阻3741、电阻3742、……、电阻374n的阻值都与第一分压电阻372的阻值相同。这样，的取值满足如下公式(7)：/>

其中，i为第四控制信号中的编码CS1、CS2、……、CSn驱动对应开关断开的个数，取值为大于等于1，小于等于n的正整数。通过设置第四控制信号中的编码CS1、CS2、……、CSn的数值，可以实现第二脉冲信号的幅值从2倍到n+1倍的放大。也就是说，第三脉冲信号的幅值是第二脉冲信号幅值的整数倍。通过增加n的数量，可以拓宽第三脉冲信号幅值调整范围。此外，为了提升第三脉冲信号的幅值调整精度，需要降低第二脉冲信号的幅值。

而数模转换器350中，参考电压单元355输出的第一脉冲信号的幅值与参考电压相关。变压器360根据自身初级线圈与次级线圈的匝数比，对第一脉冲信号的幅值进行调整，得到第二脉冲信号。因此，调整初级线圈与次级线圈的匝数比，使得变压器360输出的第二脉冲信号的幅值变小，就可以提升第三脉冲信号的幅值调整精度。

在一些实施例中，变压器360输出的第二脉冲信号的幅值为50mV(毫伏)。基于此，第三脉冲信号的幅值调整精度即为50mV，可以实现幅值从100mV到(n+1)*50mV的调节。

本申请实施例中，滤波器网络380用于滤除第三脉冲信号中的噪声和谐波分量，生成高斯脉冲信号。由于输出信号的产生过程中经过了变压器360、幅值调整器370等电路，会产生噪声和谐波分量，且因输出的高斯信号脉宽可变，即频带要求较宽，本申请实施例中，为了达到较好的滤除谐波和杂波的效果，通过MATLAB软件，仿真出合适的滤波器网络380。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。另外，在本申请各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种高斯脉冲信号发生器，其特征在于，包括：

控制模块，用于生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号；其中，所述第一控制信号包括分别用于控制所述高斯脉冲信号的波形、延时时长和幅值的第二控制信号、第三控制信号和第四控制信号；

时钟管理模块，用于根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

信号生成模块，用于根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号；

所述信号生成模块包括数模转换器和幅值调整器，其中：

所述数模转换器，用于根据所述第二控制信号指定的波形和所述第三控制信号指定的延时时长，生成延时时长的调整精度与所述倍频时钟信号相关的第一脉冲信号；

所述幅值调整器，用于根据所述第四控制信号指定的幅值，调整所述第一脉冲信号的幅值，生成高斯脉冲信号。

2.根据权利要求1所述的高斯脉冲信号发生器，其特征在于，所述时钟管理模块，包括依次连接的第一分频器、鉴相器、滤波器、压控振荡器，和连接所述压控振荡器的输出端与所述鉴相器的输入端的第二分频器，其中：

所述第一分频器，用于基于第一分频系数，将所述外部时钟信号变换为第一分频时钟信号；

所述鉴相器，用于将所述第一分频时钟信号与所述第二分频器发送的第二分频时钟信号的相位差转换为误差电压；

所述滤波器，用于滤除所述误差电压的高频分量，得到平均值电压；

所述压控振荡器，用于根据所述平均值电压，生成倍频时钟信号；

所述第二分频器，用于基于第二分频系数，将所述倍频时钟信号变换为第二分频时钟信号，并向所述鉴相器发送所述第二分频时钟信号；其中，所述第一分频系数小于所述第二分频系数。

3.根据权利要求2所述的高斯脉冲信号发生器，其特征在于，所述时钟管理模块，还包括连接所述压控振荡器的输出端的第三分频器，其中：

所述压控振荡器，还用于向所述第三分频器发送所述倍频时钟信号；

所述第三分频器，用于基于第三分频系数，将所述倍频时钟信号变换为控制时钟信号，并向所述控制模块发送所述控制时钟信号；

对应地，所述控制模块将接收到的所述控制时钟信号作为工作的基准时钟。

4.根据权利要求1所述的高斯脉冲信号发生器，其特征在于，所述信号生成模块还包括连接所述数模转换器与所述幅值调整器的变压器，其中：

所述变压器，用于对所述第一脉冲信号进行电压变换，生成第二脉冲信号；

对应地，所述幅值调整器，用于根据所述第四控制信号指定的幅值，调整所述第二脉冲信号的幅值，生成高斯脉冲信号。

5.根据权利要求1所述的高斯脉冲信号发生器，其特征在于，所述数模转换器，包括第一缓冲单元、第二缓冲单元、延时控制单元和数模转换单元，其中：

所述第一缓冲单元，用于接收上位机发送的同步输入信号、所述时钟管理模块发送的倍频时钟信号、所述控制模块发送的第二控制信号；

所述第二缓冲单元，用于根据所述第三控制信号，从所述第一缓冲单元读取所述第二控制信号；

所述延时控制单元，用于根据所述第三控制信号，从所述第二缓冲单元读取所述第二控制信号；

所述数模转换单元，用于根据所述第三控制信号，从所述延时控制单元读取所述第二控制信号，并根据所述第二控制信号生成第一脉冲信号。

6.根据权利要求5所述的高斯脉冲信号发生器，其特征在于，所述数模转换器，还包括分别与第二缓冲单元、延时控制单元和数模转换单元连接的同步及控制单元，其中：

所述同步及控制单元，用于根据所述第三控制信号，分别控制所述第二缓冲单元、所述延时控制单元及所述数模转换单元读取所述第二控制信号。

7.根据权利要求5所述的高斯脉冲信号发生器，其特征在于，所述数模转换单元，包括：解码器电路、开关驱动电路、开关阵列、基准电流输出电路和电流源电路，其中：

所述解码器电路，用于对所述第二控制信号进行解码，生成第五控制信号；

所述开关驱动电路，用于根据所述第五控制信号，生成控制所述开关阵列中的对应开关导通或断开的第六控制信号；

所述基准电流输出电路，用于向所述电流源电路输出基准电流；

所述电流源电路，用于对所述基准电流进行处理，并向所述开关阵列输出处理后的电流；

所述开关阵列，用于根据所述第六控制信号，导通或断开对应的开关，将所述电流源电路输出的电流转换为第一脉冲信号。

8.根据权利要求1所述的高斯脉冲信号发生器，其特征在于，所述幅值调整器，包括信号放大单元、连接地电位与所述信号放大单元的反相输入端的第一分压电阻、通过选择开关网络连接所述信号放大单元的反相输入端与输出端的第二分压电阻网络，其中：

所述选择开关网络，用于根据所述第四控制信号，控制所述第二分压电阻网络接入所述信号放大单元的反相输入端与输出端之间的导通阻值的大小；

所述信号放大单元，用于根据所述导通阻值与所述第一分压电阻阻值的比值大小，调整所述第一脉冲信号的幅值，生成高斯脉冲信号。

9.一种高斯脉冲信号发生方法，其特征在于，包括：

生成用于控制高斯脉冲信号的波形、幅值与延时时长的第一控制信号；其中，所述第一控制信号包括分别用于控制所述高斯脉冲信号的波形、延时时长和幅值的第二控制信号、第三控制信号和第四控制信号；

根据外部时钟信号，生成用于控制所述高斯脉冲信号的延时时长调整精度的倍频时钟信号；

根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号；

所述根据所述第一控制信号和所述倍频时钟信号，生成高斯脉冲信号，包括：

根据所述第二控制信号指定的波形和所述第三控制信号指定的延时时长，生成所述延时时长的调整精度与所述倍频时钟信号相关的第一脉冲信号；

根据所述第四控制信号指定的幅值，调整所述第一脉冲信号的幅值，生成所述高斯脉冲信号。