CN115051671A - 层叠型滤波器装置 - Google Patents
层叠型滤波器装置 Download PDFInfo
- Publication number
- CN115051671A CN115051671A CN202210227604.4A CN202210227604A CN115051671A CN 115051671 A CN115051671 A CN 115051671A CN 202210227604 A CN202210227604 A CN 202210227604A CN 115051671 A CN115051671 A CN 115051671A
- Authority
- CN
- China
- Prior art keywords
- pass filter
- conductor layer
- conductor
- inductor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 295
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 1
- 238000003475 lamination Methods 0.000 abstract description 12
- 239000003990 capacitor Substances 0.000 description 47
- 230000007261 regionalization Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 10
- 238000004804 winding Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 101001063555 Canis lupus familiaris Epididymal sperm-binding protein 1 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/075—Ladder networks, e.g. electric wave filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
- H03H7/0161—Bandpass filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1766—Parallel LC in series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/0026—Multilayer LC-filter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Coils Or Transformers For Communication (AREA)
- Filtering Of Dispersed Particles In Gases (AREA)
- Separation By Low-Temperature Treatments (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明的滤波器装置包括:第1端口、第2端口、第1高通滤波器、第1低通滤波器以及层叠体。第1高通滤波器包括第1电感器。第1低通滤波器包括第1电感器。构成第1低通滤波器的第1电感器的至少一个第2导体层在层叠方向上配置于构成第1高通滤波器的第1电感器的至少一个第1导体层与接地用导体层之间。
Description
技术领域
本发明涉及一种包括高通滤波器与低通滤波器的层叠型滤波器装置。
背景技术
近年来,针对小型移动通信设备的市场提出了小型化、节省空间的要求,并且对用于该通信设备的带通滤波器也提出了小型化的要求。作为适合小型化的带通滤波器,已知的一种使用包括层叠的多个介电层和多个导体层的层叠体。下面,将使用层叠体的带通滤波器称为层叠型带通滤波器。
通过将在带通滤波器的通过频带的低频一侧形成衰减极的高通滤波器、与在带通滤波器的通过频带的高频一侧形成衰减极的低通滤波器串联连接,从而能够构成带通滤波器。高通滤波器以及低通滤波器可以分别使用包括至少一个电感器和至少一个电容器的滤波器。
在日本专利申请公开平9-181549号公报以及日本专利申请公开2009-267811号公报中,公开了一种将高通滤波器与低通滤波器串联连接的层叠型带通滤波器。在日本专利申请公开平9-181549号公报中,记载了构成高通滤波器的电感器的导体图案与构成低通滤波器的电感器的导体图案形成于不同的绝缘体上的内容。在日本专利申请公开2009-267811号公报中,记载了构成高通滤波器的电感器的导体图案与构成低通滤波器的电感器的导体图案形成于相同的介电层上的内容。
在层叠型带通滤波器的层叠体中包括构成高通滤波器的导体层和构成低通滤波器的导体层。在这些导体层中,特别是如果在构成高通滤波器的电感器的导体层与构成低通滤波器的电感器的导体层以及与地线连接的导体层之间电磁场相互作用,有时无法实现预期的特性。因此,在使层叠型带通滤波器小型化的情况下,需要在导体层的配置上下功夫,以抑制导体层之间的相互作用。但是,目前关于如何下功夫并未进行充分的研究。
上述问题不仅存在于层叠型带通滤波器中,也存在于包括高通滤波器和低通滤波器的整个层叠型滤波器装置中。
发明内容
本发明的目的在于提供一种层叠型滤波器装置,它能够抑制构成高通滤波器的电感器的导体层、构成低通滤波器的电感器的导体层以及与地线连接的导体层之间的相互作用,从而实现小型化和预期的特性。
本发明的层叠型滤波器装置包括:第1端口;第2端口;在电路结构上设置于第1端口与第2端口之间的第1高通滤波器以及第1低通滤波器;包括层叠的多个介电层和多个导体层并且将第1端口、第2端口、第1高通滤波器以及第1低通滤波器形成一体化的层叠体。第1低通滤波器在电路结构上设置于第1端口与第1高通滤波器之间,并且与第1端口连接,第1高通滤波器以及第1低通滤波器分别包括第1电感器。
多个导体层包括:构成第1高通滤波器的第1电感器的至少一个第1导体层、构成第1低通滤波器的第1电感器的至少一个第2导体层、与地线连接的接地用导体层。至少一个第1导体层、至少一个第2导体层以及接地用导体层在多个介电层的层叠方向上配置于彼此不同的位置。至少一个第2导体层在层叠方向上配置于至少一个第1导体层与接地用导体层之间。
本发明的层叠型滤波器装置还可以包括多个端子。在这种情况下,层叠体具有位于层叠方向的两端的底面及上表面、以及连接底面和上表面的4个侧面。多个端子配置于底面。至少一个第1导体层与至少一个第2导体层在层叠方向上配置于接地用导体层与上表面之间。
在本发明的层叠型滤波器装置中,从层叠方向上的至少一个第2导体层的中心到层叠方向上的至少一个第1导体层的中心的距离也可以大于从层叠方向上的至少一个第2导体层的中心到接地用导体层的距离。
在本发明的层叠型滤波器装置,第1高通滤波器与第1低通滤波器也可以构成带通滤波器。
本发明的层叠型滤波器装置还可以包括:在电路结构上设置于第1高通滤波器与第2端口之间的第2高通滤波器;在电路结构上设置于第2端口与第2高通滤波器之间并且与第2端口连接的第2低通滤波器。第2高通滤波器以及第2低通滤波器也可以分别包括第2电感器。多个导体层还可以包括:构成第2高通滤波器的第2电感器的至少一个第3导体层、和构成第2低通滤波器的第2电感器的至少一个第4导体层。至少一个第3导体层、至少一个第4导体层以及接地用导体层也可以在层叠方向上配置于彼此不同的位置。至少一个第4导体层也可以在层叠方向上配置于至少一个第3导体层与接地用导体层之间。
在本发明的层叠型滤波器装置中,第1高通滤波器、第1低通滤波器、第2高通滤波器以及第2低通滤波器也可以构成带通滤波器。
本发明的层叠型滤波器装置还可以包括:在电路结构上设置于第1高通滤波器和第2高通滤波器之间的至少一个谐振器。在这种情况下,至少一个谐振器可以包括:在电路结构上设置于连接第1高通滤波器与第2高通滤波器的路径和地线之间的电感器。
在本发明的层叠型滤波器装置中,构成第1高通滤波器的第1电感器的至少一个第1导体层、构成第1低通滤波器的第1电感器的至少一个第2导体层、以及接地用导体层在多个介电层的层叠方向上配置于彼此不同的位置。至少一个第2导体层在层叠方向上配置于至少一个第1导体层和接地用导体层之间。由此,根据本发明,能够提供一种层叠型滤波器装置,该滤波器装置能够抑制第1导体层与第2导体层以及接地用导体层之间的相互作用,从而实现小型化和预期的特性。
通过以下的说明,本发明的其他目的、特征以及有益之处将会变得更加清楚明白。
附图说明
图1是表示本发明的一个实施方式所涉及的层叠型滤波器装置的电路结构的电路图。
图2是表示本发明的一个实施方式所涉及的层叠型滤波器装置的外观的立体图。
图3A~图3C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第1层至第3层的介电层的图案形成面的说明图。
图4A~图4C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第4层至第6层的介电层的图案形成面的说明图。
图5A~图5C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第7层至第9层的介电层的图案形成面的说明图。
图6A~图6C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第10层至第12层的介电层的图案形成面的说明图。
图7A~图7C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第13层至第15层的介电层的图案形成面的说明图。
图8A~图8C是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第16层至第18层的介电层的图案形成面的说明图。
图9A~图9B是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体中的第19层以及第20层的介电层的图案形成面的说明图。
图10是表示本发明的一个实施方式所涉及的层叠型滤波器装置的层叠体内部的立体图。
图11是表示图10所示的层叠体内部的一部分的截面图。
图12是表示本发明的一个实施方式所涉及的层叠型滤波器装置的通过衰减特性的一个例子的特性图。
图13是表示本发明的一个实施方式所涉及的层叠型滤波器装置的插入损耗的特性图。
图14是表示本发明的一个实施方式所涉及的层叠型滤波器装置的第1端口的反射损耗的特性图。
图15是表示本发明的一个实施方式所涉及的层叠型滤波器装置的第2端口的反射损耗的特性图。
具体实施方式
下面,参照附图对本发明的实施方式进行详细的说明。首先,参照图1,对本发明的一个实施方式所涉及的层叠型滤波器装置(以下简称滤波器装置)1的概略结构进行说明。本实施方式的滤波器装置1包括:第1端口2、第2端口3、第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31。
第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31构成选择性地使规定通过频带内的频率的信号通过的带通滤波器。第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31在电路结构上设置于第1端口2和第2端口3之间。第1端口2以及第2端口3分别可用作带通滤波器的输入和输出端口。此外,在本申请中所使用的关于“在电路结构上”的表述并非指物理结构中的配置,而是指电路图上的配置。
第1低通滤波器11在电路结构上设置于第1端口2与第1高通滤波器12之间。另外,第1低通滤波器11与第1端口2连接。
第2高通滤波器22在电路结构上设置于第1高通滤波器12与第2端口3之间。第2低通滤波器21在电路结构上设置于第2端口3与第2低通滤波器21之间。另外,第2低通滤波器21与第二端口3连接。
在电路结构上,谐振器31设置于第1高通滤波器12与第2高通滤波器22之间。
第1高通滤波器12、第1低通滤波器11、第2高通滤波器22以及第2低通滤波器21分别由包括电感器和电容器的LC谐振电路构成。第1高通滤波器12以及第1低通滤波器11分别包括第1电感器。第2高通滤波器22以及第2低通滤波器21分别包括第2电感器。
在电路结构上,谐振器31包括设置于连接第1高通滤波器12和第2低通滤波器21的路径4与接地之间的电感器。
接下来,将参照图1,对第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31的一例构造进行说明。
第1低通滤波器11包括电感器L11和电容器C11、C12。电感器L11的一端与第1端口2连接。电容器C11与电感器L11并联连接。电容器C12的一端与电感器L11的另一端连接。电容器C12的另一端与地线连接。
第1高通滤波器12包括电感器L12和电容器C13、C14、C15、C16。电容器C13的一端与第1低通滤波器11的电感器L11的另一端连接。电容器C14的一端与电容器C13的另一端连接。电容器C15的一端与电容器C13的一端连接。电容器C15的另一端与电容器C14的另一端连接。
电感器L12的一端与电容器C13和电容器C14的连接点连接。电感器L12的另一端与地线连接。电容器C16与电感器L12并联连接。
第2低通滤波器21包括电感器L21和电容器C21。电感器L21的一端与第2端口3连接。电容器C21与电感器L21并联连接。
第2高通滤波器22包括电感器L22和电容器C23、C24、C25、C26。电容器C23的一端与第2低通滤波器21的电感器L21的另一端连接。电容器C24的一端与电容器C23的另一端连接。电容器C25的一端与电容器C23的一端连接。电容器C25的另一端与电容器C24的另一端连接。
电感器L22的一端与电容器C23和电容器C24的连接点连接。电感器L22的另一端与地线连接。电容器C26与电感器L22并联连接。
连接第1高通滤波器12与第2高通滤波器22的路径4将第1高通滤波器12的电容器C14的另一端与第2高通滤波器22的电容器C24的另一端连接。
谐振器31包括电感器L31和电容器C31。在电路结构上,电感器L31的一端在与第2高通滤波器22相比更靠近第1高通滤波器12的位置与路径4连接。电容器C31的一端与电感器L31的另一端连接。电容器C31的另一端与地线连接。
在图1所示的例子中,电感器L11与第1低通滤波器11的第1电感器对应,电感器L12与第1高通滤波器12的第1电感器对应,电感器L21与第2低通滤波器21的第2电感器对应,电感器L22与第2高通滤波器22的第2电感器对应。
下面,参照图2对滤波器装置1的其他构造进行说明。图2是表示滤波器装置1的外观的立体图。
滤波器装置1还包括层叠体50,层叠体50包括层叠的多个介电层和多个导体层。层叠体50用于将第1端口2、第2端口3、第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31形成一体。第1高通滤波器12、第1低通滤波器11、第2高通滤波器22、第2低通滤波器21以及谐振器31使用多个导体层而构成。
层叠体50具有:位于多个介电层的层叠方向T的两端的底面50A及上表面50B、连接底面50A与上表面50B的4个侧面50C~50F。侧面50C、50D彼此朝向相反一侧,侧面50E、50F也彼此朝向相反一侧。侧面50C~50F与上表面50B及底面50A垂直。
此处,如图2所示定义X方向、Y方向、Z方向。X方向、Y方向、Z方向彼此正交。在本实施方式中,将平行于层叠方向T的一个方向作为Z方向。另外,将与X方向相反的方向作为-X方向,将与Y方向相反的方向作为-Y方向,将与Z方向相反的方向作为-Z方向。
如图2所示,底面50A位于层叠体50中的-Z方向的端部。上表面50B位于层叠体50中的Z方向的端部。底面50A以及上表面50B的各个形状是在X方向上长的矩形形状。侧面50C位于层叠体50中的-X方向的端部。侧面50D位于层叠体50中的X方向的端部。侧面50E位于层叠体50中的-Y方向的端部。侧面50F位于层叠体50中的Y方向的端部。
滤波器装置1还包括设置于层叠体50的底面50A上的多个端子111、112、113、114、115、116。端子111在侧面50C的附近沿Y方向延伸。端子112在侧面50D的附近沿Y方向延伸。端子113~116配置于端子111和端子112之间。端子113、114在与侧面50F相比更靠近侧面50E的位置沿X方向依次排列。端子115、116在比侧面50E更靠近侧面50F的位置沿着X方向依次排列。
端子111与第1端口2对应,端子112与第2端口3对应。因此,第1端口以及第2端口2、3设置于层叠体50的底面50A上。各个端子113~116与地线连接。
下面,参照图3A~图9B,对构成层叠体50的多个介电层以及多个导体层的一个例子进行说明。在该例子中,层叠体50具有层叠的20层介电层。以下将该20层的介电层10由下至上依次称为第1层至第20层的介电层。另外,用符号51至70表示第1层至第20层的介电层。
图3A表示第1层介电层51的图案形成面。在介电层51的图案形成面上形成端子111、112、113、114、115、116。另外,在介电层51上形成有通孔51T1、51T2、51T3、51T4、51T5、51T6、51T7。通孔51T1与端子111连接。通孔51T2、51T3与端子112连接。通孔51T4~51T7分别与端子113~116连接。
图3B表示第2层介电层52的图案形成面。在介电层52的图案形成面上形成有导体层521、522和接地导体层523。另外,在介电层52上形成有通孔52T1、52T2、52T3、52T4。形成于介电层51上的通孔51T1和通孔52T1与导体层521连接。形成于介电层51上的通孔51T2、51T3和通孔52T2与导体层522连接。形成于介电层51上的通孔51T4~51T7和通孔52T3、52T4与接地导体层523连接。
图3C表示第3层介电层53的图案形成面。在介电层53上形成有通孔53T1、53T2、53T3、53T4。形成于介电层52上的通孔52T1~52T4分别与通孔53T1~53T4连接。
图4A表示第4层介电层54的图案形成面。在介电层54的图案形成面上形成有导体层541、542、543。另外,在介电层54上形成有通孔54T1、54T2、54T3、54T4、54T5、54T6、54T7。形成于介电层53上的通孔53T1~53T4分别与通孔54T1~54T4连接。通孔54T5与导体层541连接。通孔54T6与导体层543连接。通孔54T7与导体层542连接。
图4B表示第5层介电层55的图案形成面。在介电层55的图案形成面上形成有导体层551、552。另外,在介电层55上形成有通孔55T1、55T2、55T3、55T4、55T5、55T6、55T7、55T8、55T9。形成于介电层54上的通孔54T1~54T7分别与通孔55T1~55T7连接。通孔55T8与导体层552连接。通孔55T9与导体层551连接。
图4C表示第6层介电层56的图案形成面。在介电层56的图案形成面上形成有导体层561、562、563。另外,在介电层56上形成有通孔56T1、56T2、56T3、56T4、56T5、56T6、56T7、56T8、56T9、56T10。形成于介电层55上的通孔55T1~55T5、55T8、55T9分别与通孔56T1~56T5、56T8、56T9连接。形成于介电层55上的通孔55T6和通孔56T6与导体层562连接。形成于介电层55上的通孔55T7和通孔56T7与导体层561连接。通孔56T10与导体层563连接。
图5A表示第7层介电层57的图案形成面。在介电层57的图案形成面上形成有导体层571、572。导体层571具有位于彼此相反一侧的第1端和第2端。另外,在介电层57上形成有通孔57T1、57T2、57T3、57T4、57T5、57T6、57T7、57T8、57T9。形成于介电层56上的通孔56T1~56T4、56T7、56T8、56T10分别与通孔57T1~57T4、57T7、57T8、57T9连接。形成于介电层56上的通孔56T6与通孔57T9连接。形成于介电层56上的通孔56T9与导体层572连接。形成于介电层56上的通孔56T5和通孔57T5与导体层571的第1端的附近部分连接。通孔57T6与导体层571的第2端的附近部分连接。
图5B表示第8层介电层58的图案形成面。在介电层58的图案形成面上形成有导体层581、582。导体层581具有位于彼此相反一侧的第1端和第2端。另外,在介电层58上形成有通孔58T1、58T2、58T3、58T4、58T5、58T6、58T7、58T8。形成于介电层57上的通孔57T1~57T4、57T7分别与通孔58T1~58T4、58T7连接。形成于介电层57上的通孔57T5与导体层581的第1端的附近部分连接。形成于介电层57上的通孔57T6和通孔58T6与导体层581的第2端的附近部分连接。形成于介电层57上的通孔57T9与通孔58T5连接。形成于介电层57上的通孔57T10与导体层582连接。
图5C表示第9层介电层59的图案形成面。在介电层59的图案形成面上形成有导体层591和592。导体层591、592分别具有位于彼此相反一侧的第1端与第2端。另外,在介电层59上形成有通孔59T1、59T2、59T3、59T4、59T5、59T6、59T7、59T8、59T9。形成于介电层58上的通孔58T1和通孔59T1与导体层591的第1端的附近部分连接。形成于介电层58上的通孔58T2~58T4、58T7、58T8分别与通孔59T2~59T4、59T7、59T8连接。形成于介电层58上的通孔58T5和通孔59T5与导体层592的第1端的附近部分连接。形成于介电层58上的通孔58T6和通孔59T6与导体层591的第2端的附近部分连接。通孔59T9与导体层592的第2端的附近部分连接。
图6A表示第10层介电层60的图案形成面。在介电层60的图案形成面上形成有导体层601、602。导体层601、602分别具有位于彼此相反一侧的第1端与第2端。另外,在介电层60上形成有通孔60T1、60T2、60T3、60T4、60T5、60T6。形成于介电层59上的通孔59T1与导体层601的第1端的附近部分连接。形成于介电层59上的通孔59T2~59T4分别与通孔60T2~60T4连接。形成于介电层59上的通孔59T5与导体层602的第1端的附近部分连接。形成于介电层59上的通孔59T6与导体层601的第2端的附近部分连接。形成于介电层59上的通孔59T7与通孔60T1连接。形成于介电层59上的通孔59T8与通孔60T6连接。形成于介电层59上的通孔59T9和通孔60T5与导体层602的第2端的附近部分连接。
图6B表示第11层介电层61的图案形成面。在介电层61的图案形成面上形成有导体层611。导体层611具有位于彼此相反一侧的第1端与第2端。另外,在介电层61上形成有通孔61T1、61T2、61T3、61T4、61T5、61T6。形成于介电层60上的通孔60T1、60T3、60T4、60T6分别与通孔61T1、61T3、61T4、61T6连接。形成于介电层60上的通孔60T2和通孔61T2与导体层611的第1端的附近部分连接。形成于介电层60上的通孔60T5和通孔61T5与导体层611的第2端的附近部分连接。
图6C表示第12层介电层62的图案形成面。在介电层62的图案形成面上形成有导体层621。导体层621具有位于彼此相反一侧的第1端与第2端。另外,在介电层62上形成有通孔62T1、62T2、62T3、62T4。形成于介电层61上的通孔61T1、61T3、61T4分别与通孔62T1、62T3、62T4连接。形成于介电层61上的通孔61T2与导体层621的第1端的附近部分连接。形成于介电层61上的通孔61T5与导体层621的第2端的附近部分连接。形成于介电层61上的通孔61T6与通孔62T2连接。
图7A表示第13层介电层63的图案形成面。在介电层63上形成有通孔63T1、63T2、63T3、63T4。形成于介电层62上的通孔62T1~62T4分别与通孔63T1~63T4连接。
图7B表示第14层介电层64的图案形成面。在介电层64的图案形成面上形成有导体层641。导体层641具有位于彼此相反一侧的第1端与第2端。另外,在介电层64上形成有通孔64T1、64T2、64T3、64T4、64T5。形成于介电层63上的通孔63T1和通孔64T1与导体层641的第1端的附近部分连接。形成于介电层63上的通孔63T2~63T4分别与通孔64T2~64T4连接。通孔64T5与导体层641的第2端的附近部分连接。
图7C表示第15层介电层65的图案形成面。在介电层65的图案形成面上形成有导体层651。导体层651具有位于彼此相反一侧的第1端与第2端。另外,在介电层65上形成有通孔65T1、65T2、65T3、65T4。形成于介电层64上的通孔64T1与导体层651的第1端的附近部分连接。形成于介电层64上的通孔64T2~64T4分别与通孔65T2~65T4连接。形成于介电层64上的通孔64T5和通孔65T1与导体层651的第2端的附近部分连接。
图8A表示第16层介电层66的图案形成面。在介电层66的图案形成面上形成有导体层661。导体层661具有位于彼此相反一侧的第1端与第2端。另外,在介电层66上形成有通孔66T1、66T2、66T3、66T4、66T5。形成于介电层65上的通孔65T1、65T3、65T4分别与通孔66T1、66T3、66T4连接。形成于介电层65上的通孔65T2和通孔66T2与导体层661的第1端的附近部分连接。通孔66T5与导体层661的第2端的附近部分连接。
图8B表示第17层介电层67的图案形成面。在介电层67的图案形成面上形成有导体层671。导体层671具有位于彼此相反一侧的第1端与第2端。另外,在介电层67上形成有通孔67T1、67T2、67T3、67T4。形成于介电层66上的通孔66T1、66T3、66T4分别与通孔67T1、67T3、67T4连接。形成于介电层66上的通孔66T2与导体层671的第1端的附近部分连接。形成于介电层66上的通孔66T5和通孔67T2与导体层671的第2端的附近部分连接。
图8C表示第18层介电层68的图案形成面。在介电层68的图案形成面上形成有导体层681、682。导体层681、682分别具有位于彼此相反一侧的第1端与第2端。另外,在介电层68上形成有通孔68T1、68T2、68T3、68T4。形成于介电层67上的通孔67T1和通孔68T1与导体层681的第1端的附近部分连接。形成于介电层67上的通孔67T2和通孔68T2与导体层682的第1端的附近部分连接。形成于介电层67上的通孔67T3和通孔68T3与导体层681的第2端的附近部分连接。形成于介电层67上的通孔67T4和通孔68T4与导体层682的第2端的附近部分连接。
图9A表示第19层介电层69的图案形成面。在介电层69的图案形成面上形成有导体层691、692。导体层691、692分别具有位于彼此相反一侧的第1端与第2端。形成于介电层68上的通孔68T1与导体层691的第1端的附近部分连接。形成于介电层68上的通孔68T2与导体层692的第1端的附近部分连接。形成于介电层68上的通孔68T3与导体层691的第2端的附近部分连接。形成于介电层68上的通孔68T4与导体层692的第2端的附近部分连接。
图9B表示第20层介电层70的图案形成面。在介电层70的图案形成面上形成有由导体层构成的标记701。
图2所示的层叠体50是按照第1层介电层51的图案形成面成为层叠体50的底面50A,与第20层介电层70的图案形成面相反一侧的面成为层叠体50的上表面50B的方式,将第1层到第20层的介电层51~70层叠而构成。
图10表示将第1层至第20层的介电层51~70层叠而构成的层叠体50的内部。如图10所示,在层叠体50的内部,层叠有图3A~图9B所示的多个导体层和多个通孔。此外,在图10中,省略了标记701。
下面,对图1所示的滤波器装置1的电路的构件与图3A~图9B所示的层叠体50的内部的构成要素的对应关系进行说明。首先,对第1低通滤波器11的构成要素进行说明。电感器L11由图5A至图6A所示的导体层571、581、591、601以及与这些导体层连接的多个通孔构成。此处,将从与层叠方向T平行的方向(Z方向)观察时的导体层的形状称为导体层的平面形状。特别是在本实施方式中,导体层571的平面形状与导体层581的平面形状相同或基本相同。导体层591的平面形状与导体层601的平面形状相同或基本相同。导体层571、581通过通孔57T5、57T6并联连接。导体层591、601通过通孔59T1、59T6并联连接。
电容器C11由图3A所示的端子111、图4A所示的导体层541和这些导体层之间的介电层51~53构成。
电容器C12由图3B所示的接地用导体层523、图4A所示的导体层541和这些导体层之间的介电层52、53构成。
接下来,对第1高通滤波器12的构成要素进行说明。电感器L12由图7B、图7C、图8C以及图9A所示的导体层641、651、681、691以及与这些导体层连接的多个通孔构成。特别是在本实施方式中,导体层641的平面形状与导体层651的平面形状相同或基本相同。另外,导体层681的平面形状与导体层691的平面形状相同或基本相同。导体层641、651通过通孔64T1、64T5并联连接。导体层681、691通过通孔68T1、68T3并联连接。
电容器C13由图4A所示的导体层541、542构成。
电容器C14由图4B至图5A所示的导体层551、561、572以及这些导体层之间的介电层55、56构成。
电容器C15由图4A以及4B所示的导体层541、551以及这些导体层之间的介电层54构成。
电容器C16由图3B所示的接地用导体层523、图4A所示的导体层542和这些导体层之间的介电层52、53构成。
接下来,对第2低通滤波器21的构成要素进行说明。电感器L21由图5C至图6C所示的导体层592、602、611、621以及与这些导体层连接的多个通孔构成。特别是在本实施方式中,导体层592的平面形状与导体层602的平面形状相同或基本相同。另外,导体层611的平面形状与导体层621的平面形状相同或基本相同。导体层592、602通过通孔59T5、59T9并联连接。导体层611、621通过通孔61T2、61T5并联连接。
电容器C21由图3B以及图4A所示的导体层522、543以及这些导体层之间的介电层52、53构成。
接下来,对第2高通滤波器22的构件进行说明。电感器L22由图8A至图9A所示的导体层661、671、682、692以及与这些导体层连接的多个通孔构成。特别是在本实施方式中,导体层661的平面形状与导体层671的平面形状相同或基本相同。导体层682的平面形状与导体层692的平面形状相同或基本相同。导体层661、671通过通孔66T2、66T5并联连接。导体层682、692通过通孔68T2、68T4并联连接。
电容器C23由图4A至图5C所示的导体层543、552、562、582、592以及这些导体层之间的介电层54~58构成。
电容器C24由图4B至图5B所示的导体层551、563、572、582以及这些导体层之间的介电层55~57构成。
电容器C25由图4A至图5A所示的导体层543、551、562、572以及这些导体层之间的介电层54~56构成。
电容器C26由图8B以及图8C所示的导体层671、682以及这些导体层之间的介电层68构成。
接下来,对谐振器31的构成要素进行说明。电感器L31由图4B以及图4C所示的导体层551以及通孔55T9、56T9构成。
电容器C31由图3B所示的接地用导体层523、图4B所示的导体层551以及这些导体层之间的介电层52~54构成。
接下来,参照图1~图11,对本实施方式的滤波器装置1的结构上的特征进行说明。图11是表示图10所示的层叠体50的内部的一部分的截面图。层叠体50的多个导体层包括:构成第1高通滤波器12的电感器L12的至少一个第1导体层、构成第1低通滤波器11的电感器L11的至少一个第2导体层、构成第2高通滤波器22的电感器L22的至少一个第3导体层、构成第2低通滤波器21的电感器L21的至少一个第4导体层、以及与地线连接的接地用导体层523。在图3A至图10所示的层叠体50中,导体层641、651、681、691与第1导体层对应,导体层571、581、591、601与第2导体层对应,导体层661、671、682、692与第3导体层对应,导体层592、602、611、621与第4导体层对应。
第1导体层641、651、681、691的组、第2导体层571、581、591、601的组以及接地用导体层523在层叠方向T上配置于彼此不同的位置。第2导体层571、581、591、601在层叠方向T上配置于第1导体层641、651、681、691与接地用导体层523之间。另外,第1导体层641、651、681、691与第2导体层571、581、591、601在层叠方向T上配置于接地用导体层523与层叠体50的上表面50B之间。
第1高通滤波器12的电感器L12包括由第1导体层641、651、681、691构成的第1部分L12a。第1部分L12a具有:在电路结构上离构成第2端口3的端子112最近的第1端部E12a、和在电路结构上离端子112最远的第2端部E12b。如图7B所示,第1导体层641中的连接有通孔63T1的部分与第1端部E12a对应。如图8C所示,第1导体层681中的连接有通孔67T3的部分与第2端部E12b对应。从平行于层叠方向T的方向(Z方向)来看,第1部分L12a从第1端部E12a朝着第2端部E12b沿着第1卷绕方向D1(参照图8C)进行卷绕。
第1低通滤波器11的电感器L11包括由第2导体层571、581、591、601构成的第2部分L11a。第2部分L11a具有:在电路结构上离构成第2端口3的端子112最近的第3端部E11a、和在电路结构上离端子112最远的第4端部E11b。如图5A所示,第2导体层571中的连接有通孔56T5的部分与第3端部E11a对应。如图5C所示,第2导体层591中的连接有通孔58T1的部分与第4端部E11b对应。从平行于层叠方向T的方向(Z方向)来看,第2部分L11a从第3端部E11a朝着第4端部E11b,沿着与第1卷绕方向D1相反的第2卷绕方向D2(参照图5C)进行卷绕。
在图11中,用符号C1表示层叠方向T中的第1导体层641、651、681、691的组的中心,用符号C2表示层叠方向T中的第2导体层571、581、591、601的组的中心。从中心C2到中心C1的距离大于从中心C2到接地用导体层523的距离。
第3导体层661、671、682、692的组、第4导体层592、602、611、621的组以及接地用导体层523在层叠方向T上配置于彼此不同的位置。第4导体层592、602、611、621在层叠方向T上配置于第3导体层661、671、682、692和接地用导体层523之间。另外,第3导体层661、671、682、692与第4导体层592、602、611、621在层叠方向T上配置于接地用导体层523和层叠体50的上表面50B之间。
第2高通滤波器22的电感器L22包括由第3导体层661、671、682、692构成的第3部分L22a。第3部分L22a具有:在电路结构上离构成第2端口3的端子112最近的第5端部E22a、和在电路结构上离端子112最远的第6端部E22b。如图8A所示,第3导体层661中的连接有通孔65T2的部分与第5端部E22a对应。如图8C所示,第3导体层682中的连接有通孔67T4的部分与第6端部E22b对应。从与层叠方向T平行的方向(Z方向)来看,第3部分L22a从第5端部E22a朝着第6端部E22b沿着第3卷绕方向D3(参照图8C)进行卷绕。
第2低通滤波器21的电感器L21包括由第4导体层592、602、611、621构成的第4部分L21a。第4部分L21a具有:在电路结构上最接近构成第2端口3的端子112的第7端部E21a、和在电路结构上最远离端子112的第8端部E21b。如图6B所示,第4导体层611中的连接有通孔60T2的部分与第7端部E21a对应。如图5C所示,第4导体层592中的连接有通孔58T5的部分与第8端部E21b对应。从平行于层叠方向T的方向(Z方向)来看,第4部分L21a从第7端部E21a朝着第8端部E21b,沿着与第3卷绕方向D3相反的第4卷绕方向D4(参照图6B)进行卷绕。
构成第1高通滤波器12的电感器L12的第1导体层641、651和构成第2高通滤波器22的电感器L22的第3导体层661、671在层叠方向T上配置于彼此不同的位置。构成第1低通滤波器11的电感器L11的第2导体层571、581和构成第2低通滤波器21的电感器L21的第4导体层611、621在层叠方向T上配置于彼此不同的位置。
接着,对本实施方式的滤波器装置1的作用及效果进行说明。如上所述,在本实施方式中,构成第1低通滤波器11的电感器L11的第2导体层571、581、591、601在层叠方向T配置于构成第1高通滤波器12的电感器L12的第1导体层641、651、681、691与接地用导体层523之间。由此,与构成第1高通滤波器12的电感器L12的第1导体层和构成第1低通滤波器11的电感器L11的第2导体层配置于层叠方向T上相同位置的情况相比,根据本实施方式,能够缩小层叠体50的底面50A以及上表面50B的面积。
在构成第1低通滤波器11的电感器L11的第2导体层配置于与地线连接的接地用导体层和配置有多个端子111~116的层叠体的底面50A之间的情况下,如果缩小层叠体50的层叠方向T上的尺寸,则在第2导体层和接地用导体层之间以及第2导体层和多个端子111~116之间,电磁场相互作用,第1低通滤波器11的Q值降低。为了防止出现这种情况,必须在一定程度上增大第2导体层与接地导体层之间的间隔以及第2导体层与多个端子111~116之间的间隔。与此相反,在本实施方式中,第2导体层571、581、591、601在层叠方向T上配置于接地用导体层523与层叠体50的上表面50B之间。由此,根据本实施方式,能够防止第1低通滤波器11的Q值降低,同时能够根据上述情况下的第2导体层与多个端子111~116之间的间隔相应地缩小层叠体50在层叠方向T上的尺寸。
另外,在本实施方式中,从层叠方向T上的第2导体层571、581、591、601的组的中心C2到层叠方向T上的第1导体层641、651、681、691的组的中心C1的距离大于从中心C2到接地用导体层523的距离。由此,根据本实施方式,与从中心C2到中心C1的距离小于从中心C2到接地用导体层523的距离的情况相比,能够抑制在第2导体层571、581、591、601和第1导体层641、651、681、691之间电磁场相互作用。
同样,在本实施方式中,构成第2低通滤波器21的电感器L21的第4导体层592、602、611、621在层叠方向T上配置于构成第2高通滤波器22的电感器L22的第3导体层661、671、682、692与接地用导体层523之间。第4导体层592、602、611、621在层叠方向T上配置于接地用导体层523与层叠体50的上表面50B之间。由此,根据本实施方式,不仅能够缩小层叠体50的底面50A以及上表面50B的面积,并且能够在防止第2低通滤波器21的Q值降低的同时,缩小层叠体50在层叠方向T上的尺寸。
由以上可知,根据本实施方式,能够抑制导体层之间的相互作用,实现小型化和预期的特性。
在本实施方式中,如上所述,电感器L11、L12、L21、L22分别包括平面形状相同或基本相同的两个导体层,且通过通孔并联连接的两个导体层的组。例如,电感器L11包括并联连接的导体层571和581的组以及并联连接的导体层591和601的组。由此,根据本实施方式,可以缩小各个电感器L11、L12、L21、L22的直流电阻,从而增大各个电感器L11、L12、L21、L22的Q值。
下面,表示本实施方式的滤波器装置1的特性的一例。图12是表示滤波器装置1的通过衰减特性的一例的特性图。图13是表示通过频带附近插入损耗的特性图。图14是表示第1端口2的反射损耗的特性图。图15是表示第2端口3的反射损耗的特性图。在图12至图15中,横轴表示频率。在图12中,纵轴表示衰减量。在图13中,纵轴表示插入损耗。在图14及图15中,纵轴表示反射损耗。
另外,本发明并不限于上述实施方式,能够进行各种更改。例如,本发明的层叠型滤波器装置能够应用于包括高通滤波器与低通滤波器的全部层叠型滤波器装置。
另外,只要满足权利要求书的条件,本发明中的高通滤波器以及低通滤波器的各个构造并非限于实施方式中所示的例子,可以是任意的构造。
显而易见,根据以上的说明,能够实施本发明的各种方式和变形例。因此,也可以在权利要求书的均等范围内按照上述最佳方式以外的方式来实施本发明。
Claims (8)
1.一种层叠型滤波器装置,其特征在于,
包括:
第1端口;
第2端口;
在电路结构上设置于所述第1端口与所述第2端口之间的第1高通滤波器以及第1低通滤波器;以及
包括层叠的多个介电层和多个导体层,并且将所述第1端口、所述第2端口、所述第1高通滤波器以及所述第1低通滤波器一体化的层叠体,
所述第1低通滤波器在电路结构上设置于所述第1端口与所述第1高通滤波器之间,并且与所述第1端口连接,
所述第1高通滤波器以及所述第1低通滤波器分别包括第1电感器,
所述多个导体层包括:构成所述第1高通滤波器的所述第1电感器的至少一个第1导体层、构成所述第1低通滤波器的所述第1电感器的至少一个第2导体层、与地线连接的接地用导体层,
所述至少一个第1导体层、所述至少一个第2导体层以及所述接地用导体层在所述多个介电层的层叠方向上配置于彼此不同的位置,
所述至少一个第2导体层在所述层叠方向上配置于所述至少一个第1导体层与所述接地用导体层之间。
2.如权利要求1所述的层叠型滤波器装置,其特征在于,
还包括多个端子,
所述层叠体具有位于所述层叠方向的两端的底面及上表面、以及连接所述底面和所述上表面的4个侧面,
所述多个端子配置于所述底面,
所述至少一个第1导体层与所述至少一个第2导体层在所述层叠方向上配置于所述接地用导体层与所述上表面之间。
3.如权利要求1所述的层叠型滤波器装置,其特征在于,
从所述层叠方向上的所述至少一个第2导体层的中心到所述层叠方向上的所述至少一个第1导体层的中心的距离大于从所述层叠方向上的所述至少一个第2导体层的中心到所述接地用导体层的距离。
4.如权利要求1所述的层叠型滤波器装置,其特征在于,
所述第1高通滤波器与所述第1低通滤波器构成带通滤波器。
5.如权利要求1所述的层叠型滤波器装置,其特征在于,
还包括:
在电路结构上设置于所述第1高通滤波器与所述第2端口之间的第2高通滤波器;
在电路结构上设置于所述第2端口与所述第2高通滤波器之间并且与所述第2端口连接的第2低通滤波器,
所述第2高通滤波器以及所述第2低通滤波器分别包括第2电感器,
所述多个导体层还包括:构成所述第2高通滤波器的所述第2电感器的至少一个第3导体层、和构成所述第2低通滤波器的所述第2电感器的至少一个第4导体层,
所述至少一个第3导体层、所述至少一个第4导体层以及所述接地用导体层配置于所述层叠方向上彼此不同的位置,
所述至少一个第4导体层在所述层叠方向上配置于所述至少一个第3导体层与所述接地用导体层之间。
6.如权利要求5所述的层叠型滤波器装置,其特征在于,
所述第1高通滤波器、所述第1低通滤波器、所述第2高通滤波器以及所述第2低通滤波器构成带通滤波器。
7.如权利要求5所述的层叠型滤波器装置,其特征在于,
还包括在电路结构上设置于所述第1高通滤波器和所述第2高通滤波器之间的至少一个谐振器。
8.如权利要求7所述的层叠型滤波器装置,其特征在于,
所述至少一个谐振器包括在电路结构上设置于连接所述第1高通滤波器与所述第2高通滤波器的路径和地线之间的电感器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-037866 | 2021-03-09 | ||
JP2021037866A JP2022138075A (ja) | 2021-03-09 | 2021-03-09 | 積層型フィルタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115051671A true CN115051671A (zh) | 2022-09-13 |
Family
ID=83158226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210227604.4A Pending CN115051671A (zh) | 2021-03-09 | 2022-03-08 | 层叠型滤波器装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11736083B2 (zh) |
JP (1) | JP2022138075A (zh) |
CN (1) | CN115051671A (zh) |
TW (1) | TWI812016B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3219670B2 (ja) | 1995-12-22 | 2001-10-15 | 東光株式会社 | 積層lcバンドパスフィルタ |
JP5285951B2 (ja) | 2008-04-25 | 2013-09-11 | 日本特殊陶業株式会社 | バンドパスフィルタ及び積層型バンドパスフィルタ。 |
TWI496345B (zh) * | 2010-10-21 | 2015-08-11 | Murata Manufacturing Co | Laminated filter |
TWI504055B (zh) * | 2010-10-21 | 2015-10-11 | Murata Manufacturing Co | Laminated filter |
JP6314861B2 (ja) * | 2015-01-29 | 2018-04-25 | 株式会社村田製作所 | 電子部品 |
JP6852356B2 (ja) * | 2016-11-09 | 2021-03-31 | Tdk株式会社 | 積層型フィルタ |
CN113196561B (zh) * | 2018-12-20 | 2022-08-23 | 京瓷Avx元器件公司 | 包括减少回波信号的突出部的多层滤波器 |
JP7288055B2 (ja) * | 2018-12-20 | 2023-06-06 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 少なくとも2つのビアと接続されたコンデンサを備える多層フィルタ |
-
2021
- 2021-03-09 JP JP2021037866A patent/JP2022138075A/ja active Pending
-
2022
- 2022-02-17 TW TW111105712A patent/TWI812016B/zh active
- 2022-03-03 US US17/686,037 patent/US11736083B2/en active Active
- 2022-03-08 CN CN202210227604.4A patent/CN115051671A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI812016B (zh) | 2023-08-11 |
TW202245412A (zh) | 2022-11-16 |
US20220294408A1 (en) | 2022-09-15 |
US11736083B2 (en) | 2023-08-22 |
JP2022138075A (ja) | 2022-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106997983B (zh) | 定向耦合器 | |
CN108023150B (zh) | 平衡-不平衡变换器 | |
CN115051671A (zh) | 层叠型滤波器装置 | |
CN114826186A (zh) | 层叠型电子部件 | |
CN115051672A (zh) | 分波器 | |
CN216487543U (zh) | 电路元件 | |
CN115051668A (zh) | 带通滤波器 | |
JP2863387B2 (ja) | 積層型誘電体フィルター | |
JP4457363B2 (ja) | バンドパスフィルタ | |
JP4505827B2 (ja) | 電子部品 | |
TWI818720B (zh) | 積層型電子零件 | |
TWI820903B (zh) | 積層型電子零件 | |
CN116455345A (zh) | 层叠型带通滤波器 | |
CN116633298A (zh) | 滤波器 | |
CN117955447A (zh) | 层叠型电子部件 | |
CN116896344A (zh) | 带通滤波器 | |
TW202345519A (zh) | 積層型濾波器裝置 | |
CN115083726A (zh) | 层叠型电子部件 | |
CN117914279A (zh) | 层叠型电子部件 | |
CN116566350A (zh) | 滤波电路及层叠型滤波装置 | |
JP2023135845A (ja) | 積層型電子部品 | |
CN115811290A (zh) | 层叠型电子部件 | |
CN116706476A (zh) | 滤波电路 | |
JP2022105901A (ja) | 積層型電子部品 | |
CN116706475A (zh) | 层叠型滤波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |