CN1150304A - 信号二进制编码电路和数字信号处理装置 - Google Patents
信号二进制编码电路和数字信号处理装置 Download PDFInfo
- Publication number
- CN1150304A CN1150304A CN96111733A CN96111733A CN1150304A CN 1150304 A CN1150304 A CN 1150304A CN 96111733 A CN96111733 A CN 96111733A CN 96111733 A CN96111733 A CN 96111733A CN 1150304 A CN1150304 A CN 1150304A
- Authority
- CN
- China
- Prior art keywords
- signal
- binary coding
- value
- component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Abstract
一种能够对被离散时间取样的输入信号有效地进行二进制编码的信号二进制编码电路和记录介质重放装置,包括:用来从取样值输入中减去直流分量的减法电路;用来将所述的减法电路的输出值和一阈值相比较并基于所述的比较值输出二进制信号的比较器电路;一个用来以固定值对减法电路的输出值进行限幅的限幅电路;和一个用来从限幅电路的输出值计算直流分量的直流分量形成电路。
Description
本发明涉及一种信号二进制编码电路和数据信号处理装置,具体来讲为适用于用来对重放信号进行二进制编码的光盘(以下称CD)的重放装置。
迄今,在诸如数字音频、视频信息和数据的记录过程中,数字信号被加上一个误差检测校正码后送到调制电路,并被转换成符合记录和重放系统(信道编码)特性的码。
具体地说,表1所示出了一种CD系统的信号格式,其中用八到十四调制(以下称EFM)作为调制系统。EFM是一个调制系统,对要输入到14信道比特码的8比特码(符号)进行调制,并且在加入24信道比特同步信号和14信道比特子码之后,通过3信道比特的边缘(margin)比特来连接这些码并进行NRZI(不归零制反相)记录。
取样频率 | 44.1KHz |
量化数 | 16比特(直线) |
调制系统 | EFM |
信道比特率 | 4.3218Mb/s |
误差校正系统 | CIRC |
数据传送速度 | 2.034Mb/s |
表1
图1为CD系统的帧结构图。如图1所示,在1同步帧(6个取样值部分,在L和R信道中各6个样值,1样值为16比特数据)中,要从CIRC(交叉交织里德一索洛蒙码)编码器输入到调制电路的24个符号数据(音乐信号)和8个符号奇偶校验将被分别转换成14信道比特并被3信道比特的边缘(margin)比特连接,还将被制成每一帧588信道比特并以4.3218兆比特/秒信道比特NRZI记录在CD上。
要输入到调制电路的每一个符号分别被转换成信道比特模式(bit pattern)它在“1”和“1”之间具有的“0”的个数大于2个,小于10个,例如参见查阅表ROM。帧同步信号Sf的信道比特模式为“100000000001000000000010”,并且“000”、“001”、“010”和“100”中的一个将被选为边缘(margin)比特模式。一个子编码帧由98个帧构成,并且子码同步信号S0(=“00100000000001”)和S1(=“00000000010010”)将被加入,作为第0和1帧子码(图2)。
就取样值的一个例子而言,图3示出了进行EFM调制后的一个信道比特模式及数字和变量(DSV)。一个16比特的样值被分成高端8比特和低端8比特并通过CIRC编码器输入到调制电路,并在经过8至14转换后将被作为信息比特。而且存在于信息比特“1”和“1”之间的“0”的个数多于2少于10。从“000”、“001”、“010”和“100”中选出一个作为边缘(margin)比特并视为是信息比特的连接点,总是存在如上述的同样的规则,并且一个每单元具有17信道比特的EFM信号(规定的,帧同步信号Sf为27个信道比特)将以4.3218兆比特/秒从调制电路输出。
因此,由于在任选信道比特“1”和随后的信道比特“1”之间信道比特“0”的个数多于2少于10,NRZI记录波形的高电平或低电平的持续时间(记录波波长)总是大于3T小于11T(图3)。在这种情况下,最短的记录波长为3T,最长的记录波长为11T。“T”是4.3218[MHZ]的信道的时钟周期,在下文称之为EFM·3T到11T规则。
现在,DSV(数字和变量)将被当作NRZI记录波形的DC(直流)平衡的指标。DSV代表记录波形的时间积分。更准确地说,当记录波形的高电平持续一个单位时间T时DSV变为+1,当低电平持续一个单位时间T时DSV变为-1。
假定在时间t0时DSV的初值为零,DSV时间的变化如图3的下部所示,在t1到t2期间的调制信号将绝对不会由17信道比特模式“01000001000001001”确定,而是将依赖于在时间t1时的调制信号电平,即在t0到t1期间的调制信号波形的最终电平(在下文称之为CWLL)。
因此,如图所示的调制信号的波形的CWLL在时间t0时为低电平(CWLL=“0”)的情况和调制信号的波形在时间t0为CWLL=“1”(高电平)的情况下将变为相反的模式,用低电平代替高电平。
类似地,DSV的增加和减少将取决于CWLL,当在时间t0 CWLL=“0”时,通过信息比特模式“01000100100010”(14NWD)的DSV的变化,即在t0到t0+14期间DSV的变化将为+2,如图所示。与图示相反,如果在时间t0时,CWLL=“1”,此变化将变为14NWD=-2。另外,在t0+14到t1+14期间DSV的变化将被称为17NWD。
接下来将描述插入到t0+14到t1期间的边缘(margin)比特,在4种边缘(margin)比特“000”、“001”、“010”和“100”中,根据EFM·3T到11T规则“001”和“100”不能够被插入,但“010”或“000”能够被插入。更准确地说,如果位于先于边缘(margin)比特被输出的前一个信息比特模式的末端的“0”的个数为“B”,位于其后被输出的当前信息比特模式的前端的“0”的个数被置为“A”,有B=1且A=1,因此边缘比特的前端必须为“0”,末端也必须为“0”,能够被插入的边缘比特模式将为“0X0”。
在图3中,当“010”作为边缘比特被插入时DSV用实线表示,当“000”被插入时DSV用虚线表示。通常,在一些连接点插入边缘比特的情况下,必须选择符合EFM·3T到11T规则的边缘比特。而且,必须防止如同帧同步模式一样的11T的重复模式的出现。
在符合这些规则的边缘比特被分别插入的情况下,除了迄今累积的DSV之外,还将得到从边缘比特到随后的信息比特模式的末端的累积DSV,并且其绝对值变为最小值的一个将被选择作为最合适的边缘比特。
关于通过这些算法如此得到的边缘比特,EFM·3T到11T规则仍然在两个14比特数据的连接点存在,并且防止了帧同步信号的错误产生,EFM信号的累积DSV能够非常接近零。
在信号包括直流分量的情况下,由于信号波形的积分值,即累积DSV趋向于正或负无穷大,通常累积DSV能够非常接近零意味着调制信号波形的直流分量为零。
在实际应用中,在根据上述系统进行调制的信号中,例如,在CD上相应于凹坑(记录区)处记录为“1”,相应于平面(mirror未记录区)处记录为“0”。在记录信号中,由于只有信号电平反转的位置才被调制成具有信息的NRZI格式,所以凹坑和平面的长度非常重要,但是如果信号电平和凹坑/平面之间的相应关系被颠倒也是无关紧要的。也就是说,相应于凹坑(记录区)记录的“0”而相应于平面(未记录区)记录的“1”可以被认为是同样的。
那么,用来重放如上所述进行记录的光盘(CD)的光盘重放装置的结构如图4所示。光盘重放装置1具有一个重放信号二进制编码电路2。一个光学拾取装置3发射光通量并输入反射光以便把入射光转换成电信号。在光学拾取装置3得到的信号经过放大器5被输入到信号二进制编码电路2的一个输入端子6。在下文这个信号被称为重放RF信号S1。而且,除此信号外,信号S2从光学拾取装置3被输入到伺服电路7,以便确定光学拾取装置3的透镜或类似物的位置并控制主轴马达8的旋转。
要输入到重放信号二进制编码电路2的重放RF信号S1被输入到电压比较器9的正输入端。电压比较器9比较分别输入到正输入端和负输入端的电压的幅度,并在正输入端的电压较大的情况下,输出+5V作为高电平,在负输入端的电压较大的情况下,输出0V作为低电平。积分器10的输出信号被输入到电压比较器9的负输入端。也就是说,电压比较器9以积分器10的输出作为阈值将重放RF信号S1二进制编码为+5V和0V。
电压比较器9的输出信号被提供给减法器11并将经过输出端12同时输出到解调电路的PLL(锁相环)电路13和ECC(错误校验与校正)信号处理器14。
减法器11从电压比较器9的输出减去基准电压。电压比较器9的输出的高电平和低电平之间的平均电压+2.5V被用作为基准电压。积分器10对减法器11的输出进行积分并将该输出提供给电压比较器9的负输入端。
下面将描述如此构成的重放信号二进制编码电路2的操作。在如图5A所示的CD上记录信号的情况下,凹坑如图5B所示在盘上记录。这时,重放信号变成例如图5C所示的波形。在图4中的重放信号二进制编码电路2中,通过用电压比较器9对重放信号进行二进制编码,NZRI记录波形能够被重放。这里,低电平对应于凹坑而高电平对应于平面。对应关系与上述记录时间的关系相反。然而电平和凹坑/平面之间的对应关系的反转将不会带来任何问题,只有对二者的正确长度进行重放是非常重要的。
在图4中,由于用积分器10的输出作为二进制编码的阈值,所以如果输出值为图6C所示的a、b、c,则电压比较器11每一输出值的输出信号(二进制信号)变成如图5D中的a′、b′、c′。阈值“b”是最佳阈值并且低电平和高电平的长度能够被正确地重放。另一方面,阈值“a”是比最佳阈值高的阈值,重放的高电平的长度比原来的短而低电平长度比原来的长。此外,阈值“c”是比最佳阈值低的阈值,重放的高电平的长度比原来的长而低电平长度比原来的短。
另外,在图5A中,在t0和t1之间的低电平长度的和与高电平长度的和均为8T。在这一点,如图4,通过在减法器11中从电压比较器9的输出电压波形中减去基准电压2.5V。因此,高电平对应于+2.5V电压而低电平对应于-2.5V电压。这个电压波形被积分器10积分。
对于由最佳阈值“b”得到的波形,t0到t1之间的积分值是0,因此从t0的积分值到t1的积分值没有发生变化。类似地对于由比最佳阈值高的阈值“a”得到的波形,从t0的积分值到t1的积分值变小。而且,对于由比最佳阈值低的阈值“c”得到的波形,从t0的积分值到t1的积分值变大。
为了简化解释起见,在所示的简图中,给予电压比较器的阈值在t0到t1是恒定的。然而在实际应用当中,如此得到的积分值将不断地成为电压比较器9的阈值。更确切地说,在低电平和高电平的长度的和变为相等的系统中,当积分器10给予电压比较器9的阈值太高时,它自动减少。而如果阈值太低,则自动增加。因此,最后将用最佳阈值来进行二进制编码。
从另一方面来讲,通过选择边缘比特,EFM控制累积的DSV以便尽可能地接近零。因此,在系统采用EFM的情况下,该系统(其中低电平和高电平的长度的和相等)自动有效。
在CD的情况下,记录信号通过例如主盘制备(mastering)装置记录在主盘(master)上,以通过金属主盘、母盘、印模和类似物形成在盘上。在这种情况下,要在盘上形成的凹坑大小随主盘制备(mastering)装置和主盘的情况而变化。这就是所谓的不对称性。已知在很多情况下不对称性对在凹坑宽度方向上具有不同长度的所有的凹坑具有同样的影响,并且对于在凹坑长度方向上具有不同长度的所有凹坑的前面和后面具有同样程度的影响(图6A到6C)。
从上述操作原理可清楚地知道,即使存在不对称性,二进制编码电路仍提供正确的最佳阈值。更确切地说,二进制编码电路根据不对称性校正在盘上的凹坑和平面的长度的物理差并将根据该阈值执行二进制编码, 因此能够得到被认为是原始记录的信号的高电平和低电平的正确长度。
于是,在上述的重放信号二进制编码电路中,通常为简化调整并实现高集成器件,将采用诸如盘、电路数字化的重放信号处理电路。在这种情况下,重放信号被离散时间取样并且取样值将被处理。这也应用于重放信号二进制编码电路。
然而,如果信号二进制编码电路仅仅被置换为离散时间系统,上述电路检测阈值的差值作为在时基方向上二进制波形边缘的偏差。然而, 由于其分辨率成为取样周期,在检测阈值差值的情况下产生一个死带。特别是在其取样频率不足够大到调制的信道时钟频率的系统中,不能执行二进制编码的精确阈值控制。
有鉴于此,本发明的一个目的是提供一个信号二进制编码电路和一个记录媒体的重放装置,其中通过离散时间取样的输入信号能够被准确地进行二进制编码。
本发明的前述目的其他目的通过提供一个信号二进制编码电路得到实现,该电路包括:用来从输入的取样值中减去直流分量的减法电路;用来比较减法电路的输出值和阈值并输出相应于比较值的二进制信号的比较器电路;用来用固定值对减法器电路的输出值进行限幅电路;用来从限幅电路的输出值来计算直流分量的直流分量形成电路。
通过以下结合附图的详细描述,本发明的特点、原理和实用性将更加清楚,附图中相同的部分标以相同的标号或字符。
在附图中:
图1是帧结构示意图;
图2是子码帧结构示意图;
图3是取样值的一个例子、经EFM后的信道比特模式和数字和变量(Variation)的特性直线图;
图4是一种现有的具有重放信号二进制编码电路的光盘重放装置的结构示意简图;
图5A至5D是表示重放信号波形和二进制信号波形的特性曲线图;
图6A至6C所示为不对称性的一般概念示意图;
图7是根据本发明的数字信号处理装置的结构示意图;
图8是限幅电路的输入输出特性的特性直线图;
图9是根据本发明的重放信号二进制编码电路的示意图;
图10A至10C是重放信号波形和限幅输出的特性曲线图;
图11是重放信号的限幅值和取样周期的条件的特性曲线图;
图12是在离散时间系统中重放信号二进制编码电路20和30的性能之间的差特性曲线图;
图13是在使用限幅器的情况下的积分值的特性曲线图;
图14是在使用比较器的情况下的积分值的特性曲线图。
下面将结合附图描述优选的实施例:
图7中相应于图4的部分被标以相同的标号,示出了本发明的与重放信号二进制编码电路21连接的数字信号处理装置20的结构。
一个光学拾取装置3发射光通量到光盘4并输入反射光以便把入射光转换成电信号。在光学拾取装置3得到的信号被一个取样AD(模数)转换器22以恒定取样频率通过放大器5取样,然后输入到输入端6。这个输入信号被当作是重放RF信号S3。此外,除了这个信号,从拾光装置3来的信号S2被输入到伺服电路7,以便确定光学拾取装置3的透镜的位置和旋转控制主轴马达8。
重放信号二进制编码电路21包括一个减法器23,一个限幅电路24,一个比较器25和一个积分器10。
减法器23分别将重放RF信号S3输入到正输入端和将来自积分器10的输出输入到负输入端,并分别输出计算结果到限幅电路24和比较器25。
限幅电路24是具有把“a”作为限幅值的输入-输出特性的电路,如图8所示。限幅电路24的输出信号经过积分器10被输入到减法器23的负输入端。而且,比较器25是这样的电路,例如:当输入信号大于0时其输出1,当输入信号小于0时其输出0,并且以0为阈值把输入信号进行二进制编码。比较器25的输出信号通过输出端12被输出到一个PLL电路13和后级的ECC信号处理器14。
根据上述结构,在对图7所示的重放信号二进制编码电路21作出解释之前,将首先研究图9所示的重放信号二进制编码电路30。重放信号二进制编码电路30在如图4所示的重放信号二进制编码电路2的电压比较器9之前设置减法器31。从输入端6来的输入信号被输入到减法器31的正输入端,积分器10的输出被输入到减法器31的负输入端。而且,减法器31的输出被输入到电压比较器9的正输入端,电压比较器9的负输入端接地。
在这一点上,图4所示的重放信号二进制编码电路2中的放大器5的重放RP信号为“A”,从积分器10的输出为“B”,电压比较器9判断下列式子(1)是否成立:
A>B ……(1)
这个式子(1)可被变形并由下式(2)表示:
A-B>0 ……(2)
更进一步说,在图9中,在如上所述的相同条件下,减法器31的输出信号将变成A-B。由于电压比较器9的负输入端接地,它为0。因此,式(2)具有如同在图9中的电压比较器9的一样的定义。显然,图9中的重放信号二进制编码电路30和图4中的重放信号二进制编码电路2以完全相同的方式工作。
接下来,图7中的重放信号二进制编码电路21可认为是这样一个电路,即图9中的重放信号二进制编码电路30的电压比较器9被限幅电路24代替。首先,规定输入信号是连续波形。在光盘4上记录如图10A的凹坑的情况下,重放信号变成诸如图10B所示的波形。这里,记录模式为3T-7T-7T-3T并且假定存在使凹坑稍短的不对称性。
在这一点上,在图7中,积分器10的输出作为直流分量值被从输入中减去。如果这些值是图10B中用“a”、“b”和“c”所表示的值,限幅器24在这个时间的输出信号如图10C所示。这里,限幅器24的限幅值是图10C中虚线所表示的值。限幅值将在后面描述。
显然,在认为信号是按二进制编码的情况下由于在3T和7T上高电平和低电平的长度分别相等,图中“b”值是作为直流值的最佳值。
关于由最佳直流值“b”得到的波形,在被图中虚线表示的限幅值限幅的情况下,看不出由于不对称性的竖直不对称性。因此t0到t1之间的积分值为0V并且从t0的积分值到t1的积分值没有变化。类似地,对于由高于最佳值的直流值“a”得到的波形,从t0的积分值t1的积分值变小,同时对于由低于最佳值的直流值“c”得到的波形,从t0的积分值到t1的积分值变大。
根据前面的描述,图中已经示出了在t0到t1期间送给减法器23的直流值恒定不变,然而,在实际应用中,如此得到的积分值本身将不断变为减法器23的减法值。更确切地说,在其初始信号波形没有直流分量的系统中,例如被EPM调制的信号被输入,当由积分器10送给减法器23的减法值太高时,它自动变小,当它太低时自动变大。这样,最终直流分量将从减法器23的输出中被消除,并且它能够被比较器25正确地进行二进制编码。
就根据持续时间系统而言,上述操作与图9中的重放信号二进制编码电路30的操作近似相同。然而,在图9中的重放信号二进制编码电路30应用于离散时间系统的情况下,在与积分器10的极性反转附近的输入信号不同于上述操作。
图12是解释在离散时间系统中图8中重放信号二进制编码电路20和图10中的重放信号二进制编码电路30之间的性能差别的示例。示出的输入信号波形是一条折线,其中被取样周期1取样的信号“y”用一条直线连接,信号“y”由下面的等式(3)表示:
y=cos(2π·t/T)+Vo ……(3)
在等式(3)中,假定“t”是时间,“T”是周期,“Vo”是偏置电压。并且“T”等于7.5,“Vo”等于0.1。
另外,被限幅在幅值为0.5的信号表示为一个限幅器输出的取样值,并且被进行二进制编码的、其中幅值为0.5的信号表示一个比较器输出的取样值。而且,其这些值被积分的各值分别表示为限幅器的输出的积分值和比较器输出的积分值。在信号二进制编码电路20和30中的这些积分值,在积分器10的输出是从减法器23和31中分离出的情况下对应于积分器10的输出电压。
从图12可知,当对限幅器的输出进行积分时,积分值随着通过反映(reflecting)正向偏移值的振荡逐步增加。相反地,当对比较器的输出进行积分时,积分值与偏移值极性相反而降低。也就是说,它意味着如果通过连接这些积分值到减法器23和31形成信号二进制编码电路,在使用限幅器的情况下,阈值被准确地控制,但是在使用比较器的情况下阈值不能被准确地控制。
更进一步说,在式(3)中,图13和14所示为限幅器输出和比较器输出的积分值曲线图,其中偏移电压Vo同上述情况为0.1,输入信号的周期“T”由6到7.5以0.3变化。如图13所示,在使用限幅器的情况下,无论输入信号的周期如何,积分值几乎具有相同的表现。相反地,如图14所示,在使用比较器的情况下,积分值根据输入信号的周期而变化。从这些结果可以知道,在离散时间系统中,图9所示的信号二进制编码电路30不能准确地控制阈值,但是信号二进制编码电路20能够准确地控制阈值。
为此,首先,取样频率被设置为高于输入信号的极性反转最短距离的倒数。这样,信号反转能够被正确地分辨。然后,在一方面,通过使限幅值可尽可能小,能够防止由于对称因素引起的信号不对称性的影响。从另一方面来说,通过使限幅值大至一定程度,无论取样相位如何,在极性反转附近都会存在能不被限幅的取样值。
在这一点处,为了满足后一条件,考虑在输入信号经过零电平的点处分别向前和向后离开相同距离的位置上存在取样点的情况,并且为了取样值不被限幅,需要满足下式(4)(图11):
(限幅值)≥(极性反转附近的信号斜率)×(取样周期)/2 ……(4)
因此,无论取样相位如何,至少在极性反转附近存在一个能不被限幅的取样值。
其中累积DSV被控制到尽可能地接近于零的信号不包含直流分量。此外,通过把上述控制加到取样频率和限幅值,甚至在输入由离散时间系统的取样值行列形成的情况下,如果在记录系统和重放系统之间偏置直流分量的畸变将产生,由于死带没有产生且信号能被有效处理,所以通过使零电平作为阈值,信号能够被正确地进行二进制编码。
根据前述结构,在装设于数字信号处理装置20内的重放信号二进制编码电路21中,限幅电路24连接在控制环路中,同时把零电平作为阈值并且在满足限幅电路24的限幅值高于(极性反转附近的信号斜率)×(取样周期)/2的条件的限制下通过操作重放信号二进制编码电路21,它能够适应离散时间系统并能够容易数字化。此外,通过利用离散时间系统的这些特性来数字化重放信号二进制编码电路,诸如偏移和漂移之类的问题将不会发生,无须任何调整就能稳定地得到最好的性能。
在前述的实施例中,AD转换器22连接于重放信号二进制编码电路21的前一级并数字化。然而,本发明不仅限于此,重放信号二进制编码电路21前后的信号处理电路都能够被数字化。在这种情况下,整个系统能够被集成为一个集成电路,这样有助于整个数字信号处理装置的部件的数目的减少和降低价格。
而且,在前述的实施例中,使用了与积分器10连接的重放信号二进制编码电路21。然而,本发明不仅限于此,在低频带具有第一极的不闭合(incomplete)积分电路,即初级低通滤波器可以用来代替积分器10。在这种情况下,系统的直流分量增益被限制在一个有限值并且得到的直流分量具有稳定的偏差,但代之以,积分值饱和的可能性减少了。
此外,在前述的实施例中,为了得到实际的二进制输出设置了比较器25。本发明不仅限于此,由于在很多情况下最高电平比特在一般数字信号处理的信号表达方法中作为代码信息比特,所以比较器25可以被省略。减法器23的输出的最高电平比特仅能够输出到输出端12。
而且,在前述的实施例中,从光学拾取装置3来的信号被AD转换器22以固定取样频率取样并输出到重放信号二进制编码电路21的输入端6。然而,本发明不仅限于此,信号能够通过在它被取样AD转换器22取样至它到达输入端6期间的诸如波形均衡化这样的方式被处理。
此外,在前述的实施例中,数字信号处理装置的重放信号二进制编码电路21能够重放光盘4。然而,本发明不仅限于此,除了用于重放光盘4的装置外,只要在其中是通过使累积DSV趋向于零的方法来调制重放RP信号的装置,诸如DVD(数字视盘)和光卡、光带、光盘、磁-光盘和磁盘,就可以应用这种用来对数字信号形成的重放信号进行二进制编码的重放装置和记录/重放装置。
如上所述,根据本发明,提供了用于从取样值输入减去直流分量的减法器电路、用来比较所述的减法器电路的输出值和阈值并输出基于所述的比较值的二进制信号的比较器电路、用固定值来对减法电路的输出值进行限幅的限幅电路、和一个用来计算来自于限幅电路的输出值的直流分量的直流分量形成电路,因此,可以实现适于对被离散时间取样的输入信号有效地进行二进制编码的信号二进制编码电路和记录介质重放装置。
由于已经结合本发明的优选实施例作了描述,显然对于本领域技术人员能够实现各种变化和变形,因此,在所附的权利要求中将所有这些变化和变形覆盖在本发明的精神和保护范围内。
Claims (20)
1、用于处理调制的数字信号以便使二进制信号的直流分量几乎为零的装置,包括:
用来把一个输入信号限幅在一个预定值的限幅装置;
用来从所述的限幅装置的输出值中提取直流分量的直流分量形成装置;以及
用来根据直流分量的大小对所述的输入信号进行二进制编码的二进制编码装置。
2、根据权利要求1的装置,其中所述的二进制编码装置包括:
用来从所述的输入信号中减去所述的直流分量的减法装置;
用来将减法装置的输出值和一阈值相比较的比较装置;
3、根据权利要求2的装置,其中在所述的限幅装置中设定一个限值,使得至少在极性反转附近存在一个能够不被限幅的取样值。
4、根据权利要求3的装置,其中
所述的阈值为零;以及
所述的限幅值高于(极性反转附近的信号斜率)×(取样周期)/2。
5、根据权利要求3的装置,其中所述的限幅装置具有输出值对称于输入值的输入/输出特性。
6、根据权利要求4的装置,其中所述的直流分量形成装置包括一个低通滤波器。
7、根据权利要求3的装置,其中所述的输入信号通过NRZI来记录。
8、根据权利要求7的装置,其中所述的输入信号通过8到14调制系统(EFM)来调制。
9、一个用来对调制的数字信号进行二进制编码以便使二进制信号的直流分量几乎为零的二进制编码电路,包括:
用来把一个输入值限幅在一个预定值的限幅装置;
用来从所述的限幅装置的输出值中提取直流分量的直流分量形成装置;
用来根据直流分量的大小对所述的输入信号进行二进制编码的二进制编码装置。
10、根据权利要求9的二进制编码电路,其中所述二进制编码装置包括:
用来从所述的输入信号中减去所述的直流分量的减法装置;和
用来将减法装置的输出值和阈值相比较的比较装置。
11、根据权利要求10的二进制编码电路,其中在所述的限幅装置中设定一个限值,使得在极性反转附近至少能够存在一个不被限幅的取样值。
12、根据权利要求11的二进制编码电路,其中
所述的阈值为零;且
所述的限幅值高于(极性反转附近的信号斜率)×(取样周期)/2。
13、根据权利要求11的二进制编码电路,其中所述的限幅装置具有输出值对称于输入值的输入/输出特性。
14、根据权利要求12的二进制编码电路,其中所述的直流分量形成装置包括一个低通滤波器。
15、根据权利要求11的二进制编码电路,其中所述的输入信号通过NRZI来记录。
16、根据权利要求11的二进制编码电路,其中所述的输入信号通过8到14调制系统(EFM)来调制。
17、一种处理调制的数字信号以便使二进制信号的直流分量几乎为零的方法,包括以下步骤:
将一个输入信号限幅在一个预定值;
从限幅的输入信号中提取直流分量;以及
根据提取的直流分量的大小对输入信号进行二进制编码。
18、根据权利要求17的方法,其中所述二进制编码步骤包括以下步骤:
从所述的输入信号中减去所述的直流分量;和
将被减后的输出值与一阈值相比较。
19、根据权利要求18的方法,其中限幅步骤限制幅值,使得在极性反转附近至少能够存在一个不被限幅的取样值。
20、根据权利要求19的方法,其中
所述的阈值为零;及
所述的限幅值高于(极性反转附近的信号斜率)×(取样周期)/2。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP201412/95 | 1995-07-14 | ||
JP20141295A JP3299082B2 (ja) | 1995-07-14 | 1995-07-14 | 信号2値化回路及びデイジタル信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1150304A true CN1150304A (zh) | 1997-05-21 |
Family
ID=16440661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96111733A Pending CN1150304A (zh) | 1995-07-14 | 1996-07-14 | 信号二进制编码电路和数字信号处理装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5764166A (zh) |
EP (1) | EP0753850B1 (zh) |
JP (1) | JP3299082B2 (zh) |
KR (1) | KR100439610B1 (zh) |
CN (1) | CN1150304A (zh) |
AT (1) | ATE233009T1 (zh) |
BR (1) | BR9603061A (zh) |
CA (1) | CA2180702A1 (zh) |
DE (1) | DE69626244T2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3299082B2 (ja) * | 1995-07-14 | 2002-07-08 | ソニー株式会社 | 信号2値化回路及びデイジタル信号処理装置 |
DE19715274A1 (de) * | 1997-04-12 | 1998-10-15 | Thomson Brandt Gmbh | Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger |
WO1999018761A2 (de) * | 1997-10-06 | 1999-04-15 | Jens Kurrat | Vorrichtung zur drahtlosen übertragung digitaler daten, insbesondere audiodaten |
JP4161487B2 (ja) * | 1999-11-01 | 2008-10-08 | ソニー株式会社 | データ復号装置及び方法 |
EP1605390A3 (en) | 2000-01-24 | 2006-10-25 | Nidec Sankyo Corporation | Magnetic card reader and reproduction and demodulation method |
JP4124407B2 (ja) * | 2001-09-13 | 2008-07-23 | 株式会社リコー | 二値化装置 |
TWI227868B (en) * | 2002-10-02 | 2005-02-11 | Via Tech Inc | EFM data decoding method for optical disk system |
JP3996601B2 (ja) | 2002-12-27 | 2007-10-24 | 松下電器産業株式会社 | 信号処理装置及び信号処理方法 |
JP2007073147A (ja) | 2005-09-08 | 2007-03-22 | Hitachi Ltd | 光ディスク装置及びそれに用いられる集積回路 |
KR100924696B1 (ko) * | 2007-07-05 | 2009-11-03 | 삼성전자주식회사 | 하드디스크 드라이브의 기록밀도 향상방법 및 그 제어장치 |
FR2933514B1 (fr) * | 2008-07-02 | 2012-10-19 | Canon Kk | Procedes et dispositifs de codage et de decodage par similarites pour documents de type xml |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304508A (en) * | 1964-05-14 | 1967-02-14 | Ericsson Telefon Ab L M | Level regenerating arrangement for transmission of bipolar signals |
US3882540A (en) * | 1974-06-17 | 1975-05-06 | Ibm | Readback circuits for digital signal recorders |
US4544894A (en) * | 1983-03-23 | 1985-10-01 | Nec Corporation | DC Voltage control circuits |
DE3633768A1 (de) * | 1986-10-03 | 1988-04-14 | Endress Hauser Gmbh Co | Verfahren und anordnung zur erzeugung eines mittelwertfreien binaeren signals |
US5099366A (en) * | 1989-08-25 | 1992-03-24 | Ampex Corporation | Low frequency restorer |
KR920005464Y1 (ko) * | 1990-01-13 | 1992-08-13 | 대주기업 주식회사 | 쇼케이스용 진열판 |
KR930000216B1 (ko) * | 1990-11-16 | 1993-01-14 | 주식회사 금성사 | 디지탈 신호 재생 회로 |
JPH05189884A (ja) * | 1992-01-13 | 1993-07-30 | Olympus Optical Co Ltd | データ同期化装置 |
JP3299082B2 (ja) * | 1995-07-14 | 2002-07-08 | ソニー株式会社 | 信号2値化回路及びデイジタル信号処理装置 |
-
1995
- 1995-07-14 JP JP20141295A patent/JP3299082B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-08 CA CA002180702A patent/CA2180702A1/en not_active Abandoned
- 1996-07-10 AT AT96305067T patent/ATE233009T1/de not_active IP Right Cessation
- 1996-07-10 EP EP96305067A patent/EP0753850B1/en not_active Expired - Lifetime
- 1996-07-10 DE DE69626244T patent/DE69626244T2/de not_active Expired - Fee Related
- 1996-07-11 BR BR9603061A patent/BR9603061A/pt not_active Application Discontinuation
- 1996-07-11 US US08/678,289 patent/US5764166A/en not_active Expired - Fee Related
- 1996-07-12 KR KR1019960028060A patent/KR100439610B1/ko not_active IP Right Cessation
- 1996-07-14 CN CN96111733A patent/CN1150304A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CA2180702A1 (en) | 1997-01-15 |
EP0753850B1 (en) | 2003-02-19 |
US5764166A (en) | 1998-06-09 |
BR9603061A (pt) | 1998-05-05 |
DE69626244D1 (de) | 2003-03-27 |
JP3299082B2 (ja) | 2002-07-08 |
DE69626244T2 (de) | 2003-12-04 |
KR100439610B1 (ko) | 2004-11-06 |
ATE233009T1 (de) | 2003-03-15 |
KR970008054A (ko) | 1997-02-24 |
JPH0936746A (ja) | 1997-02-07 |
EP0753850A1 (en) | 1997-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6646574B2 (en) | Method for recording information, method for reproducing information, and information recording apparatus | |
CN1139816C (zh) | 采用自动门限控制的峰值检测器及其检测方法 | |
JPH0120568B2 (zh) | ||
CN1150304A (zh) | 信号二进制编码电路和数字信号处理装置 | |
CN1101584C (zh) | 重现存储数据的数据发生器组件 | |
CN1227661C (zh) | 用于调制和解调数据的方法和装置 | |
JPH10134519A (ja) | 変調装置および復調装置とそれらの方法 | |
KR19990039109A (ko) | 광 디스크 재생 시스템의 데이타 복원장치 및 방법 | |
CN1340821A (zh) | 数据恢复装置和方法 | |
US7512051B2 (en) | Information processing apparatus | |
US5726966A (en) | Optical recording medium reproducing apparatus using edge detecting technique | |
CN1484238A (zh) | 具有替换部件的记录/再现装置和替换突发差错的方法 | |
EP0811974A2 (en) | Simple pulse position modulation channel/decoder | |
JP3531202B2 (ja) | 信号2値化回路 | |
US6356523B1 (en) | Apparatus for reproducing information recorded on optical disc | |
US6212155B1 (en) | Apparatus for reproducing information recorded on optical disc | |
KR100372923B1 (ko) | 고밀도 디브이디를 위한 변조방법 | |
JP2830675B2 (ja) | コード変換方法 | |
JPH01171161A (ja) | 光情報記録再生装置 | |
JP2003273742A (ja) | 復調方法および復調装置 | |
JPH0746097A (ja) | 信号レベル識別回路 | |
JPH05266486A (ja) | 再生装置 | |
JP2001006292A (ja) | 情報記録再生方法 | |
JPH0991874A (ja) | ディジタルデータ再生装置 | |
JP2002190164A (ja) | 光ディスク装置および光ディスク装置用ラン長制限符号 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |