CN114938563A - 集成电路板及其制备方法、电子设备 - Google Patents
集成电路板及其制备方法、电子设备 Download PDFInfo
- Publication number
- CN114938563A CN114938563A CN202210519260.4A CN202210519260A CN114938563A CN 114938563 A CN114938563 A CN 114938563A CN 202210519260 A CN202210519260 A CN 202210519260A CN 114938563 A CN114938563 A CN 114938563A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- integrated circuit
- hole
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 95
- 239000011241 protective layer Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 13
- 230000003014 reinforcing effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000011148 porous material Substances 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 101100326725 Flaveria trinervia PPCB gene Proteins 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/0283—Stretchable printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及一种集成电路板及其制备方法、电子设备。该集成电路板包括基底和形成在所述基底上的走线层;集成电路板上形成有贯穿所述基底和走线层的孔槽结构。上述的集成电路板在基底和走线层上设置的孔槽结构,在受到外力时可以产生一定的变形,具体的变形方式可以是沿受到外力的方向,孔槽结构的两端彼此远离或靠近;根据该变形,集成电路板整体上就可以具有被拉伸、被挤压或者其他的多种变形状态,能够满足有关电子设备的需求。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种集成电路板及其制备方法、电子设备。
背景技术
在现代电子设备中,要实现相应功能,通常需要集成电路和相应的电子元件。集成电路一般以某种材料的基底作为载体。根据基底材料的不同,可以将集成电路板分为印刷电路板(PCB)和柔性电路板(FPCB)。
印刷电路板的基底为硬性结构,其不可弯折,适用于一般的电子设备。柔性电路板的基底为柔性材质,其可弯折,能够适用于柔性显示装置等设备。
但目前市场上不具有可拉伸的电路板结构,不能满足电子皮肤等要求具有拉伸、起伏等更多形态的装置。
发明内容
本发明提供了一种集成电路板及其制备方法、电子设备,以解决上述现有技术中存在的集成电路板不能实现拉伸、起伏等更多形态的技术问题。
本发明提供的集成电路板,所述集成电路板包括基底和形成在所述基底上的走线层;所述集成电路板上形成有贯穿所述基底和走线层的孔槽结构。
其中,所述孔槽结构的数量为多个,每个所述孔槽结构为孔或槽。
其中,多个所述孔槽结构包括多个槽,且所述多个槽具有至少两个不同的延伸方向。
其中,所述集成电路板还包括设置在一面侧的保护层。
其中,所述保护层以粘结的方式形成在所述集成电路板的一面侧。
其中,每个所述孔槽结构包括形成在所述基底上的第一孔槽和形成在所述走线层上的第二孔槽;
所述第一孔槽在所述第二孔槽上的投影位于所述第二孔槽内。
其中,所述第一孔槽表现为槽,且所述槽的端部为弧形。
其中,所述第二孔槽包括内孔槽区和外孔槽区,所述内孔槽区和所述第一孔槽对应,所述外孔槽区环绕所述内孔槽区,所述内孔槽区和外孔槽区之间具有将二者分隔开的包边部,所述包边部为所述走线层的一部分。
其中,所述包边部的宽度在3微米以上;和/或,所述外孔槽区的宽度在3微米以上;和/或,所述第一孔槽和内孔槽区的宽度在3~10微米。
其中,所述集成电路板上设置有岛区和与岛区连接的桥区;所述岛区用于设置电路元件;所述桥区设置有走线,用于与岛区的电路元件连接。
本发明提供的集成电路板的制备方法,其包括:
提供一形成有走线层的基底;
形成贯穿基底和走线层的过孔,所述过孔在基底处为第一孔槽,在走线层处为第二孔槽。
其中,所述集成电路板的制备方法还包括:
在形成过孔之前或之后,对走线层进行图案化工艺,形成包边部和第二孔槽的外孔槽区。
其中,所述集成电路板的制备方法还包括:
在形成过孔之前或之后,在所述基底的第一面侧形成保护层,所述第一面侧为走线层所在侧。
其中,所述集成电路板的制备方法还包括:
在所述基底的第二面侧形成补强层,所述第二面侧为基底的背离走线层的一面侧。
其中,所述集成电路板的制备方法还包括:
在形成过孔之前或之后,将两个形成有走线层的基底粘结。
本发明提供的电子设备,其包括上述的集成电路板。
其中,所述电子设备为电子皮肤。
本发明实施例提供的上述集成电路板及其制备方法、电子设备与现有技术相比具有如下优点:
本发明提供的集成电路板,其在基底和走线层上设置的孔槽结构,在受到外力时可以产生一定的变形,具体的变形方式可以是沿受到外力的方向,孔槽结构的两端彼此远离或靠近;根据该变形,集成电路板整体上就可以具有被拉伸、被挤压或者其他的多种变形状态,能够满足有关电子设备的需求。
本发明提供的集成电路板的制备方法,其所制备的集成电路板与上述的集成电路板相同,具有与上述的集成电路板一致的有益效果,不再赘述。
本发明提供的电子设备,其包括上述的集成电路板,具有与上述的集成电路板一致的有益效果,不再赘述。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中的集成电路板的层结构示意图;
图2为图1所示集成电路板的俯视方向的结构示意图;
图3为集成电路板的两个面侧的示意图;
图4为图2中A部的放大图;
图5为集成电路板中的岛区和桥区的示意图;
图6为本发明实施例中集成电路板的制备方法的流程图;
图7为具有走线层的基底的示意图;
图8为形成过孔的示意图;
图9为对走线层进行图案化的示意图;
图10为形成保护层的示意图;
图11为形成补强层的示意图;
图12为先形成过孔后形成保护层得到的集成电路板的示意图。
图中:
10-基底;11-走线层;12-第一粘结层;13-保护层;14-第二粘结层;15-补强层;16-第三粘结层;
101-第一孔槽;102-岛区;103-桥区;
111-第二孔槽;112-包边部;
1111-内孔槽区;1112-外孔槽区。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合附图对本发明提供的集成电路板及其制备方法、电子设备的实施例进行说明。
在本发明一个实施例中,如图1和图2所示,集成电路板包括基底10和形成在基底10上的走线层11。基底10和走线层11之间可以以粘结的方式相接在一起,如此,在二者之间还具有第一粘结层12,通过第一粘结层12,将基底10和走线层11粘结在一起。
集成电路板上形成有贯穿基底10和走线层11的孔槽结构。所谓孔槽结构,其表现形式可以为孔结构(可以为圆孔、方孔等各种孔结构,本发明对此不做限制),也可以为槽结构(相比孔结构,其在某一个方向具有较长的尺寸,该长度大于在另一个方向上的尺寸)。
集成电路板上的孔槽结构的数量可以为多个。在孔槽结构的数量为多个的情况下,就多个孔槽结构而言,其可以表现为均为孔结构,或者均为槽结构,或者表现为孔结构和槽结构的任一组合。
上述实施例中的集成电路板,在基底10和走线层11上设置的孔槽结构,在受到外力时可以产生一定的变形,具体的变形方式可以是沿受到外力的方向,孔槽结构的两端彼此远离或靠近;根据该变形,集成电路板整体上就可以具有被拉伸、被挤压或者其他的多种变形状态,能够满足有关电子设备的需求。
在本发明的一个优选实施例中,多个孔槽结构中的至少部分(两个以上)表现为槽结构。在该多个槽结构中,至少一个槽结构的延伸方向与其他的槽结构的延伸方向不同,也即是,多个槽结构具有至少两个不同的延伸方向。例如图2所示,图中的集成电路板中,有多个槽结构沿水平方向延伸,有多个槽结构沿竖向延伸,且沿水平方向延伸的槽结构和沿竖向延伸的槽结构可以相接在一起。上述设置,可以更好地使集成电路板在多个方向上呈现被拉伸、被挤压或者其他的变形形态。
本发明的实施例中,槽结构的延伸方向不限于在水平方向和竖向,还可以为集成电路板的斜向方向或者沿一个曲线的方向延伸,本发明对此不做限制。
如图1所示,集成电路板还包括设置在一面侧的保护层13,且一般地,保护层13作为该面侧的边缘层。集成电路板为板状结构,其具有两个面侧和四个边侧,如图3所示,图中的上、下表示两个面侧,前、后、左、右表示四个边侧。如图1所示,保护层13具体设置在与走线层11相同的一个面侧,即保护层13和走线层11位于基底10的同一侧,且走线层11位于基底10和保护层13之间。保护层13可以起到对集成电路板的保护作用,实现该保护作用的具体原因可以是:保护层13作为集成电路板在该面侧的边缘层,可以阻隔保护层13内的各结构与外部物质,从而起到保护作用。
保护层13具体可以以粘结的方式形成在集成电路板的一面侧。如此设置,在图1所示的实施例中,在保护层13和走线层11之间形成有第二粘结层14,通过第二粘结层14,保护层13和走线层11粘结在一起。
参看图1,每个孔槽结构包括形成在基底10上的第一孔槽101和形成在走线层11上的第二孔槽111。第一孔槽101在第二孔槽111上的投影位于第二孔槽111内。它包括了两种可实施的方案,首先的一种方案是第一孔槽101和第二孔槽111相等的方案,即第二孔槽111与第一孔槽101的投影完全对应,不包括除此之外的其他部分。其次的另一种方案第二孔槽111大于第一孔槽101,即第二孔槽111除了包括与第一孔槽101的投影完全对应的部分外,在该区域外,第二孔槽111还包括的其他的部分。在实施本发明时,优选第二孔槽111大于第一孔槽101的方案,在该方案中,走线层11的主体图形更加内缩,在集成电路板呈现拉伸、变形等状态时,走线层的图形更不容易被破坏。
具体地,第一孔槽101可以表现为槽。在第一孔槽101表现为槽时,该所述槽的端部为弧形,如图4所示。将第一孔槽101的端部设置为弧形,可以在集成电路板被拉伸、扭曲等变形状态时,改善第一孔槽101的端部处的应力状况,避免在第一孔槽101的端部发生撕裂等破损的情况。
如图1所示,第二孔槽111包括内孔槽区1111和外孔槽区1112,内孔槽区1111和第一孔槽101对应,外孔槽区1112环绕内孔槽区1111,内孔槽区1111和外孔槽区1112之间具有将二者分隔开的包边部112,包边部112为走线层11的一部分。设置包边部112,一方面可以增强第一孔槽101和第二孔槽111处的结构强度,减小第一孔槽101和第二孔槽111被撕裂的几率。即使在第一孔槽101由于应力集中等原因出现被撕裂的情况下,包边部112也可以阻止基底10的撕裂延伸到走线层11的主体部分(走线层11的主体部分可以包括走线层11中除了包边部112外的其他各部分)上,从而保护走线层11的主体部分的完整。
在本实施例中,如图1和图4所示,包边部112的宽度可以在3微米以上;外孔槽区1112的宽度可以在3微米以上;第一孔槽101和内孔槽区1111的宽度可以在3~10微米。
在本发明的一个实施例中,参看图5,集成电路板上设置有岛区102和与岛区102连接的桥区103;岛区102用于设置电路元件,如电阻、电容、传感器等;桥区103设置有走线,用于与岛区102的电路元件连接,起到传输电信号或者其他信号的作用。一般地,在岛区102,基本不发生较大的拉伸等形变,以保持电路元件的工作状态良好;而在桥区103,可以进行较大的拉伸等形变,设置相应的孔槽结构,满足特定产品对拉伸等多种变形形态的需求。
在本发明的一个实施例中,如图1所示,集成电路板还可以包括补强层15,补强层15具体可以以粘结的方式连接到基底10上,如此,在补强层15和基底10之间会具有将二者粘结在一起的第三粘结层16。补强层15和走线层11、保护层13等结构分别位于基底10的两个面侧。
本发明还提供一种集成电路板的制备方法。在其一个实施例中,集成电路板的制备方法包括以下步骤S1~S5,如图6所示。
步骤S1,提供一形成有走线层11的基底10,如图7所示。
在步骤S1中,参看图7,走线层11和基底10之间可以以粘结的形式相接在一起,如此,在基底10和走线层11之间还会具有第一粘结层12。
具体地,步骤S1中的基底可以为一般PPCB中的柔性基底,走线层11为导电物质,具体可以例如是铜,也即是走线层11可以为铜箔。
步骤S2,形成贯穿基底10和走线层11的过孔,如图8所示。
在步骤S2中,在具有第一粘结层12的情况下,容易理解,在形成贯穿基底10和走线层11的过孔时,该过孔同样会贯穿第一粘结层12。
在步骤S2中所形成的过孔包括在基底10处的部分,以及包括在走线层11处的部分,体现在图8中,该过孔包括上部分(在走线层11处)和下部分(在基底10处)。对于该过孔在基底10处的部分,称之为第一孔槽101;对于该过孔在走线层11处的部分,称之为第二孔槽111,具体为第二孔槽111的内孔槽区1111(相对于后续形成的外孔槽区1112而言)。
具体地,在步骤S2中所形成的第一孔槽101为槽时,该槽的端部呈弧形,如图4所示。
步骤S3,对走线层11进行图案化工艺,形成包边部112和第二孔槽111的外孔槽区1112,如图9所示。
在步骤S3中,通过图案化工艺,所形成的第二孔槽111的外孔槽区1112可以使走线层11的主体部分远离第一孔槽101和第二孔槽111的内孔槽区1111,从而能够更好的避免走线层11的主体部分被破坏。所形成的包边部112,一方面可以增强第一孔槽101和第二孔槽111处的结构强度,减小第一孔槽101和第二孔槽111被撕裂的几率。即使在第一孔槽101由于应力集中等原因出现被撕裂的情况下,包边部112也可以阻止基底10的撕裂延伸到走线层11的主体部分(走线层11的主体部分可以包括走线层11中除了包边部112外的其他各部分)上,从而保护走线层11的主体部分的完整。
在图6所示实施例中,步骤S3中所形成的对走线层11的图案化工艺在形成过孔的步骤之后进行,但本发明并不限制为该顺序。在实际实施本发明的方案时,还可以先进行对走线层11的图案化工艺,然后再形成过孔。
此外,在实际实施本发明的方案时,还可以不进行步骤S3,不对走线层11进行图案化,如此,第二孔槽111就不包括外孔槽区1112,走线层11也不在形成包边部112,而只包括在形成过孔的步骤中所形成的内孔槽区1111。
步骤S4,在基底10的第一面侧形成保护层13,如图10所示。
如上述实施例中所言,基底10为板状结构,其具有两个面侧和四个边侧。在步骤S4中,基底10的第一面侧为走线层11所在侧。在第一面侧形成保护层13,保护层13会覆盖在走线层11上。
保护层13可以起到对走线层11及其他结构的保护作用。实现该保护作用的原因可以是:保护层13作为集成电路板在该第一面侧的边缘层,可以阻隔保护层13内的各结构与外部物质,从而起到保护作用。
保护层13具体可以以粘结的方式形成在基底10的第一面侧。如此,在保护层13和走线层11之间会具有将二者粘结在一起的第二粘结层14。
在图6所示实施例中,步骤S4中所形成的保护层在形成过孔的步骤之后进行,但本发明并不限制为该顺序。在实际实施本发明的方案时,还可以在形成过孔的步骤之前,首先以粘结等方式形成保护层13,所形成的集成电路板如图12所示。容易理解的是,若第二孔槽111包括外孔槽区1112,则在形成保护层13的步骤之前,需要先进行对走线层11图案化的步骤。
步骤S5,在基底10的第二面侧形成补强层15,如图11所示。
在步骤S5中,所形成的补强层15能够对基底10以及形成在基底10上的各结构进行补强,增强基底10及其上形成的各结构的抗毁损能力。
补强层15具体可以以粘结的方式形成在基底10的第二面侧。如此,在补强层15和基底10之间会具有将二者粘结在一起的第三粘结层16。
在图7~图11所示的实施例中,所形成的集成电路板具有一个基底10,且在基底10的一个面侧形成走线层11等结构。在实际实施本发明的方案时,除了按照上述的实施例进行实施外,还可以以其他的方式实施,在该其他的实施例中,集成电路板具有两个基底10,每个基底10上形成有走线层11等结构,该两个基底10彼此粘结在一起(两个基底10的彼此粘结的一侧非走线层11所在的面侧),从而形成一个完整的集成电路板。具体地,就该实施例而言,将两个基底10粘结在一起的步骤可以在形成过孔之前进行或者在形成过孔之后进行。如果在形成过孔之前进行,在形成过孔的步骤中,直接形成贯穿该两个基底10和两个走线层11的过孔;如果在形成过孔之后进行,则在粘结时将相应的过孔对准。
本发明还提供一种电子设备,在该电子设备的实施例中,电子设备包括上述集成电路板的实施例中所描述的集成电路板。
具体地,所述电子设备可以为电子皮肤或其他的需要具有拉伸、扭曲等变形形态的产品。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (17)
1.一种集成电路板,其特征在于,所述集成电路板包括基底和形成在所述基底上的走线层;
所述集成电路板上形成有贯穿所述基底和走线层的孔槽结构。
2.根据权利要求1所述的集成电路板,其特征在于,所述孔槽结构的数量为多个,每个所述孔槽结构为孔或槽。
3.根据权利要求2所述的集成电路板,其特征在于,多个所述孔槽结构包括多个槽,且所述多个槽具有至少两个不同的延伸方向。
4.根据权利要求1所述的集成电路板,其特征在于,所述集成电路板还包括设置在一面侧的保护层。
5.根据权利要求4所述的集成电路板,其特征在于,所述保护层以粘结的方式形成在所述集成电路板的一面侧。
6.根据权利要求1所述的集成电路板,其特征在于,每个所述孔槽结构包括形成在所述基底上的第一孔槽和形成在所述走线层上的第二孔槽;
所述第一孔槽在所述第二孔槽上的投影位于所述第二孔槽内。
7.根据权利要求6所述的集成电路板,其特征在于,所述第一孔槽表现为槽,且所述槽的端部为弧形。
8.根据权利要求6所述的集成电路板,其特征在于,所述第二孔槽包括内孔槽区和外孔槽区,所述内孔槽区和所述第一孔槽对应,所述外孔槽区环绕所述内孔槽区,所述内孔槽区和外孔槽区之间具有将二者分隔开的包边部,所述包边部为所述走线层的一部分。
9.根据权利要求8所述的集成电路板,其特征在于,所述包边部的宽度在3微米以上;和/或
所述外孔槽区的宽度在3微米以上;和/或
所述第一孔槽和内孔槽区的宽度在3~10微米。
10.根据权利要求1所述的集成电路板,其特征在于,所述集成电路板上设置有岛区和与岛区连接的桥区;所述岛区用于设置电路元件;所述桥区设置有走线,用于与岛区的电路元件连接。
11.一种集成电路板的制备方法,其特征在于,包括:
提供一形成有走线层的基底;
形成贯穿基底和走线层的过孔,所述过孔在基底处为第一孔槽,在走线层处为第二孔槽。
12.根据权利要求11所述的集成电路板的制备方法,其特征在于,还包括:
在形成过孔之前或之后,对走线层进行图案化工艺,形成包边部和第二孔槽的外孔槽区。
13.根据权利要求11所述的集成电路板的制备方法,其特征在于,还包括:
在形成过孔之前或之后,在所述基底的第一面侧形成保护层,所述第一面侧为走线层所在侧。
14.根据权利要求11所述的集成电路板的制备方法,其特征在于,还包括:
在所述基底的第二面侧形成补强层,所述第二面侧为基底的背离走线层的一面侧。
15.根据权利要求11所述的集成电路板的制备方法,其特征在于,还包括:
在形成过孔之前或之后,将两个形成有走线层的基底粘结。
16.一种电子设备,其特征在于,所述电子设备包括权利要求1~10中任意一项所述的集成电路板。
17.根据权利要求16所述的电子设备,其特征在于,所述电子设备为电子皮肤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210519260.4A CN114938563B (zh) | 2022-05-12 | 2022-05-12 | 集成电路板及其制备方法、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210519260.4A CN114938563B (zh) | 2022-05-12 | 2022-05-12 | 集成电路板及其制备方法、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114938563A true CN114938563A (zh) | 2022-08-23 |
CN114938563B CN114938563B (zh) | 2024-08-27 |
Family
ID=82863570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210519260.4A Active CN114938563B (zh) | 2022-05-12 | 2022-05-12 | 集成电路板及其制备方法、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114938563B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017113800A1 (zh) * | 2015-12-29 | 2017-07-06 | 广东欧珀移动通信有限公司 | 一种柔性电路板及移动终端 |
CN109148529A (zh) * | 2018-08-20 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 基板及显示装置 |
CN208675596U (zh) * | 2018-07-31 | 2019-03-29 | 东莞联桥电子有限公司 | 一种高强度的多层电路板 |
CN109768052A (zh) * | 2019-01-08 | 2019-05-17 | 昆山国显光电有限公司 | 一种柔性显示基板、显示装置及其制备方法 |
WO2020232827A1 (zh) * | 2019-05-20 | 2020-11-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示装置 |
CN112635688A (zh) * | 2020-12-21 | 2021-04-09 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
CN112992993A (zh) * | 2021-02-05 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示面板以及电子装置 |
CN113066941A (zh) * | 2021-03-18 | 2021-07-02 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
-
2022
- 2022-05-12 CN CN202210519260.4A patent/CN114938563B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017113800A1 (zh) * | 2015-12-29 | 2017-07-06 | 广东欧珀移动通信有限公司 | 一种柔性电路板及移动终端 |
CN208675596U (zh) * | 2018-07-31 | 2019-03-29 | 东莞联桥电子有限公司 | 一种高强度的多层电路板 |
CN109148529A (zh) * | 2018-08-20 | 2019-01-04 | 武汉华星光电半导体显示技术有限公司 | 基板及显示装置 |
CN109768052A (zh) * | 2019-01-08 | 2019-05-17 | 昆山国显光电有限公司 | 一种柔性显示基板、显示装置及其制备方法 |
WO2020232827A1 (zh) * | 2019-05-20 | 2020-11-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、显示装置 |
CN112635688A (zh) * | 2020-12-21 | 2021-04-09 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
CN112992993A (zh) * | 2021-02-05 | 2021-06-18 | 京东方科技集团股份有限公司 | 显示面板以及电子装置 |
CN113066941A (zh) * | 2021-03-18 | 2021-07-02 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114938563B (zh) | 2024-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100400857B1 (ko) | 반도체장치와 그의 제조방법 및 동 반도체장치의 제조에 사용되는 보강용 테이프 | |
US9986641B2 (en) | Circuit board | |
KR100689681B1 (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
JP3804269B2 (ja) | フレキシブル配線基板の接合構造 | |
CN111554195A (zh) | 柔性显示模组及其制备方法、电子设备 | |
US6753477B1 (en) | Flatwire jumper patch | |
JP2004103843A (ja) | 電子素子およびその電子素子を用いた電子装置 | |
US7816609B2 (en) | Wired circuit board | |
US6633002B2 (en) | Tape carrier having high flexibility with high density wiring patterns | |
US11576255B2 (en) | Flexible printed circuit board and electronic device including the same | |
CN114938563A (zh) | 集成电路板及其制备方法、电子设备 | |
CN110335543B (zh) | 柔性显示面板及其制造方法、柔性显示装置 | |
CN112969280B (zh) | 柔性电路板及显示面板 | |
CN113645748B (zh) | 可弯折电路板及其制作方法 | |
JP6806520B2 (ja) | 半導体装置および配線基板の設計方法 | |
CN108073318B (zh) | 触控面板及其制作方法 | |
JP4072415B2 (ja) | フレキシブル回路基板 | |
JP3010738U (ja) | 折り曲げ可能なtab用テープ | |
JP2586971B2 (ja) | フレキシブル基板付き電子部品 | |
TWI678951B (zh) | 可撓式電路板及電路總成 | |
JP4626952B2 (ja) | 接着シート | |
JP7020629B2 (ja) | 半導体装置 | |
JP2000163551A (ja) | カード用基板およびその製造方法 | |
JPH1020325A (ja) | 粘着層積層体並びにそれを用いた表示装置及びその製造方法 | |
JP6089614B2 (ja) | 樹脂多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |