CN114551504A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114551504A
CN114551504A CN202110972490.1A CN202110972490A CN114551504A CN 114551504 A CN114551504 A CN 114551504A CN 202110972490 A CN202110972490 A CN 202110972490A CN 114551504 A CN114551504 A CN 114551504A
Authority
CN
China
Prior art keywords
transistor
layer
bottom shield
display device
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110972490.1A
Other languages
English (en)
Inventor
金根佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114551504A publication Critical patent/CN114551504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示装置。根据实施例的显示装置包括：柔性基板，包括包含聚酰亚胺的聚酰亚胺层及位于所述聚酰亚胺层的上方的阻挡层；驱动晶体管及第二晶体管，位于所述柔性基板上，并且包括多晶半导体层；第三晶体管，位于所述柔性基板上，并且包括氧化物半导体层；发光二极管，接收所述驱动晶体管的输出电流；以及底部屏蔽层，在截面上位于所述聚酰亚胺层与所述多晶半导体层之间，并且在平面上位于所述驱动晶体管的沟道周围。

Description

显示装置
技术领域
本公开涉及一种显示装置，尤其涉及一种包括发光二极管的显示装置。
背景技术
显示装置作为显示画面的装置，包括液晶显示装置(LCD：Liquid CrystalDisplay)、有机发光显示装置(OLED：Organic Light Emitting Diode)等。这些显示装置用于诸如便携式电话、导航仪、数码相机、电子书、便携式游戏机或各种终端等多种电子设备。
有机发光显示装置具有自发光(self-luminance)特性，并且与液晶显示装置不同地，不需要额外的光源，因此能够减小厚度和重量。并且，有机发光显示装置具有低功耗、高亮度及快速的响应速度等高质量特性。
最近，有机发光显示装置具有形成在塑料基板上而可弯曲的结构。
发明内容
实施例用于消除由于光而在像素的驱动晶体管中发生的特性的变化。
根据一实施例的一种显示装置包括：柔性基板，包括包含聚酰亚胺的聚酰亚胺层及位于所述聚酰亚胺层的上方的阻挡层；驱动晶体管及第二晶体管，位于所述柔性基板上，并且包括多晶半导体层；第三晶体管，位于所述柔性基板上，并且包括氧化物半导体层；发光二极管，接收所述驱动晶体管的输出电流；以及底部屏蔽层，在截面上位于所述聚酰亚胺层与所述多晶半导体层之间并且在平面上位于所述驱动晶体管的沟道周围。
所述底部屏蔽层可以在中间包括开口。
所述底部屏蔽层可以包括与相邻的所述底部屏蔽层连接的延伸部。
所述驱动晶体管还可以包括栅极电极，所述驱动晶体管的所述栅极电极在平面上与所述底部屏蔽层一部分重叠。
所述驱动晶体管还可以包括栅极电极，所述驱动晶体管的所述栅极电极在平面上不与所述底部屏蔽层重叠。
还可以包括：缓冲层，位于所述柔性基板与所述多晶半导体层之间，其中，所述底部屏蔽层包括：第一底部屏蔽层，位于所述柔性基板上，并且被所述缓冲层覆盖。
所述底部屏蔽层还可以包括：第二底部屏蔽层，位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
所述底部屏蔽层可以位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
所述柔性基板可以包括两层的所述聚酰亚胺层及两层的所述阻挡层。
还可以包括：背面保护层，位于所述柔性基板的背面，并且包括开口，其中，包括所述驱动晶体管、所述第二晶体管、所述第三晶体管、所述发光二极管及所述底部屏蔽层的一个像素形成在所述柔性基板上与所述背面保护层的所述开口对应的位置。
在所述背面保护层的所述开口可以布置有指纹感测传感器、相机及光学元件中的至少一个。所述第二晶体管可以是发光控制晶体管，所述第三晶体管是扫描晶体管。
根据一实施例的一种显示装置包括：基板，包括聚酰亚胺层及阻挡层；多晶半导体层，位于所述基板上，并且包括驱动晶体管的沟道；第一栅极绝缘膜，位于所述多晶半导体层的上方；驱动晶体管的栅极电极，位于所述第一栅极绝缘膜上，并且与所述驱动晶体管的沟道重叠；升压电容器的第一电极，位于所述第一栅极绝缘膜上；第二栅极绝缘膜，位于所述驱动晶体管的栅极电极及所述升压电容器的第一电极上；第一层间绝缘膜，位于所述第二栅极绝缘膜上；氧化物半导体，位于所述第一层间绝缘膜上，包括第三晶体管的沟道、第四晶体管的沟道及所述升压电容器的第二电极；第三栅极绝缘膜，位于所述氧化物半导体上；第三晶体管的栅极电极，位于所述第三栅极绝缘膜上，并且与所述第三晶体管的沟道重叠；第四晶体管的栅极电极，位于所述第三栅极绝缘膜上，并且与所述第四晶体管的沟道重叠；第二层间绝缘膜，位于所述第三晶体管的栅极电极及所述第四晶体管的栅极电极上；以及底部屏蔽层，位于所述聚酰亚胺层与所述多晶半导体层之间。
所述驱动晶体管的所述栅极电极可以在平面上与所述底部屏蔽层一部分重叠。
所述驱动晶体管的所述栅极电极可以在平面上不与所述底部屏蔽层重叠。
还可以包括：缓冲层，位于所述基板与所述多晶半导体层之间，其中，所述底部屏蔽层包括：第一底部屏蔽层，位于所述基板上，并且被所述缓冲层覆盖。
所述底部屏蔽层还可以包括：第二底部屏蔽层，位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
所述底部屏蔽层可以位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
所述基板可以包括两层的所述聚酰亚胺层及两层的所述阻挡层。
还可以包括：背面保护层，位于所述基板的背面，并且包括开口，其中，包括所述驱动晶体管、所述第三晶体管、所述第四晶体管、所述升压电容器及所述底部屏蔽层的一个像素形成在所述基板上与所述背面保护层的所述开口对应的位置。
根据实施例，形成位于像素的驱动晶体管周围并且在截面上位于基板与驱动晶体管之间的底部屏蔽层，从而像素的驱动晶体管的特性不会因光或柔性基板中引起的极性而变化。
附图说明
图1是根据一实施例的显示装置的示意性的平面图。
图2是根据图1的II-II'线的显示装置的剖视图。
图3是根据一实施例的显示装置中包括的一个像素的电路图。
图4是根据一实施例的像素的布置图。
图5是根据图4的V-V线的剖视图。
图6是根据又一实施例的像素的布置图。
图7是根据图6的VII-VII线的剖视图。
图8是根据一实施例的像素的剖视图。
图9是根据比较例的像素的剖视图。
图10及图11是图示根据比较例的像素的电场分布的图。
图12及图13是根据又一实施例的像素的剖视图。
图14是根据又一实施例的像素的布置图。
图15是根据又一实施例的显示装置的示意性的平面图。
图16是图15的显示装置中一部分的示意性的剖视图。
图17是放大图示图15的第二显示区域的平面图。
图18是图示根据实施例的多种底部屏蔽层的形状的图。
附图标记说明
10：显示装置 100：显示面板
BSL：底部屏蔽层 20：背面保护层
FSA：开口 15：传感器
11：黑胶带 12：垫层
13：金属层 DA、DA1、DA2：显示区域
DA2-1：像素区域 DA2-2：透射区域
25：光学元件 200：触摸感测部
250：窗口 110：基板
110-1、110-3：聚酰亚胺层 110-2、110-4：阻挡层
111、111-1、111-2：缓冲层 1132：驱动晶体管的沟道
1151：驱动晶体管的栅极电极
1153：第一保持电极 127、128：初始化电压线
141、142、142：栅极绝缘膜 151：第一扫描线
152、152a、152b：第二扫描线 153、153a、153b：初始化控制线
155：发光控制线 161、162、163：层间绝缘膜
171：数据线 172：驱动电压线
180：保护膜 151a：下部升压电极
3138t：上部升压电极 3155、4155：光阻断层
1175、3175：连接电极 741：公共电压线
具体实施方式
以下，参照附图对本发明的多个实施例进行详细说明，以使在本发明所属技术领域中具有基本知识的人可以容易地实施。本发明可以实现为多种不同的形态，不限于在此说明的实施例。
为了明确说明本发明，省略了与说明无关的部分，并且贯穿整个说明书，对相同或者相似的构成要素赋予了相同的附图标记。
并且，为了便于说明，任意地示出了附图中示出的各个构成的大小以及厚度，因此本发明并不一定限于图示的内容。附图中为了明确表达多个层以及区域，放大示出了厚度。并且，在附图中，为了便于说明，夸大示出了部分层以及区域的厚度。
并且，当提及层、膜、区域、板等部分位于另一部分“上方”或者“之上”时，其不仅包括位于另一部分“紧邻的上方”的情形，还包括在两者中间还有其他部分的情形。与此相反，当提及到某一部分位于另一部分“紧邻的上方”时，表示在两者中间没有其他部分。并且，所谓位于作为基准的部分“上方”或者“之上”是指位于作为基准的部分的上方或者下方，并不表示一定在与重力相反的方向上位于“上方”或者“之上”。
并且，在整个说明书中，当提及某一部分“包括”某一构成要素时，在没有特别相反的记载的前提下，并不表示排除其他构成要素，而是表示还可能包括其他构成要素。
并且，在整个说明书中，当提及“平面上”时，这表示从上方观察了对象部分，并且当提起“剖面上”时，这表示从侧面观察了将对象部分垂直切割而成的剖面。
通过图1及图2，对能够应用本发明的根据一实施例的显示装置的结构进行说明。
图1是根据一实施例的显示装置的示意性的平面图，图2是根据图1的II-II'线的显示装置的剖视图。
根据一实施例的显示装置10包括显示面板100、包含开口FSA的背面保护层20及传感器15。
背面保护层20包括黑胶带11、垫(cushion)层12及金属层13。黑胶带11层起到使光无法从背面提供到上部的阻断作用，并且垫层12使自背面的冲击不会传递到显示面板100。并且，金属层13可以使显示面板100在具有柔性而弯曲的情况下能够保持弯曲的状态，并且可以利用容易弯折的铜(Cu)等金属形成。
在背面保护层20的开口FSA内布置有传感器15。
在本实施例中使用的传感器15是感测在显示面板100的前面的用户的手指的传感器，以下，实施例以指纹传感器为一例进行说明。
在本实施例中，传感器15位于背面保护层20的开口FSA的理由是为了感测在显示面板100的前面的用户的手指。传感器15通过背面保护层20的开口FSA而进行感测，并且为了使传感器15以背面保护层20的开口FSA为中心布置以及贴附，还可以形成有双面胶带和/或树脂层。
根据一实施例的显示面板100使用具有柔性特性的有机发光显示面板。即，不包括单独的光源单元，而是包括能够自发光的有机发光层，并且在包括诸如聚酰亚胺(PI)之类的物质的柔性基板形成有像素。
显示面板100包括多个像素，并且一个像素包括像素电路部及发光元件部。
像素电路部是基于从外部施加的信号向发光元件部施加电流的部分，发光元件部位于像素电路部的上部，并且包括有机发光层及位于有机发光层两侧的一对电极(阳极、阴极)。像素电路部输出的电流在有机发光层中流动，并且有机发光层发出的光的程度根据电流的大小而变化。
有机发光层包括有机发光物质，有机发光物质的缺点在于在与水分结合的情况下效率降低。对此，通过封装层封装像素电路部及发光元件部的侧面及上部面，从而避免水分从外部渗透。封装层可以具有包括有机层和无机层的多层结构，并且可以包括无机层、有机层及无机层的三层结构。
根据实施例，在显示面板100的内部或显示面板100的上侧还可以包括能够感测触摸的触摸感测部(未图示)。即，还可以在显示面板100的封装层的上方形成能够感测触摸的感测电极，或者在显示面板100的上部布置单独的触摸感测基板。
以下，通过图3至图5对根据本实施例的形成于显示面板100的一个像素进行具体说明，图3至图5的像素可以位于显示面板100中与背面保护层20的开口FSA对应的部分。
首先，通过图3对像素的电路结构进行说明。
图3是根据一实施例的显示装置中包括的一个像素的电路图。
根据一实施例的一个像素包括连接于多条布线127、128、151、152、153、155、171、172、741的多个晶体管T1、T2、T3、T4、T5、T6、T7、保持电容器Cst、升压电容器Cboost及发光二极管LED。在此，发光元件部为发光二极管LED，并且除此之外的晶体管及电容器构成像素电路部。
在一个像素连接有多条布线127、128、151、152、153、155、171、172、741。多条布线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、发光控制线155、数据线171、驱动电压线172以及公共电压线741。在图3的实施例中，与第七晶体管T7连接的第一扫描线151也连接于第二晶体管T2，但根据实施例，第七晶体管T7也可以通过与第二晶体管T2连接的第一扫描线151不同的单独的旁路控制线连接。
第一扫描线151连接于栅极驱动部(未图示)而将第一扫描信号GW传递到第二晶体管T2及第七晶体管T7。第二扫描线152可以在与第一扫描线151的信号相同的时序被施加与施加于第一扫描线151的电压相反极性的电压。例如，当负极性的电压施加于第一扫描线151时，正极性的电压可以施加于第二扫描线152。第二扫描线152将第二扫描信号GC传递到第三晶体管T3。初始化控制线153将初始化控制信号GI传递到第四晶体管T4。发光控制线155将发光控制信号EM传递到第五晶体管T5及第六晶体管T6。
数据线171是传递在数据驱动部(未图示)生成的数据电压DATA的布线，据此，传递到发光二极管LED的电流的大小变化，使得发光二极管LED发光的亮度也变化。驱动电压线172施加驱动电压ELVDD。第一初始化电压线127传递第一初始化电压Vinit，第二初始化电压线128传递第二初始化电压AVinit。公共电压线741将公共电压ELVSS施加到发光二极管LED的阴极。在本实施例中，施加到驱动电压线172、第一初始化电压线127、第二初始化电压线128以及公共电压线741的电压可以分别是恒定电压。
驱动晶体管(或者，也称为第一晶体管)T1是p型晶体管，具有多晶半导体作为半导体层。驱动晶体管T1是根据驱动晶体管T1的栅极电极的电压(即，存储在保持电容器Cst的电压)的大小来调节向发光二极管LED的阳极输出的电流的大小的晶体管。由于根据输出到发光二极管LED的阳极电极的驱动电流的大小来调节发光二极管LED的亮度，因此可以根据施加到像素的数据电压DATA来调节发光二极管LED的发光亮度。为此，驱动晶体管T1的第一电极布置为接收驱动电压ELVDD，从而经由第五晶体管T5而与驱动电压线172连接。并且，驱动晶体管T1的第一电极还与第二晶体管T2的第二电极连接，从而还接收数据电压DATA。另外，驱动晶体管T1的第二电极向发光二极管LED输出电流，从而经由第六晶体管T6而与发光二极管LED的阳极连接。并且，驱动晶体管T1的第二电极还与第三晶体管T3连接，从而将施加到驱动晶体管T1的第一电极的数据电压DATA传递到第三晶体管T3。另外，驱动晶体管T1的栅极电极与保持电容器Cst的一电极(以下，称为“第二保持电极”)连接。据此，驱动晶体管T1的栅极电极的电压根据存储在保持电容器Cst的电压而变化，从而驱动晶体管T1输出的驱动电流变更。并且，保持电容器Cst起到在一帧期间保持驱动晶体管T1的栅极电极的电压恒定的作用。
根据图3，在驱动晶体管T1周围形成有浮置的底部屏蔽层BSL，并且在驱动晶体管T1与第五晶体管T5及第六晶体管T6之间形成有底部屏蔽层BSL。底部屏蔽层BSL通过溅射工艺利用钼(Mo)、钛(Ti)等多样种类的金属形成。并且，根据实施例，底部屏蔽层BSL还可以通过化学气相沉积法(CVD)形成为半导体层，或者在半导体层通过掺杂工艺形成为n+或p+。根据实施例，底部屏蔽层BSL可以接收电压，并且可以被施加诸如驱动电压ELVDD等的预定电压，或者与一个晶体管的一电极(例如，驱动晶体管T1的第一电极或第二电极)连接而接收电压。对于具体的底部屏蔽层BSL的结构，在图4等进行详细说明。
第二晶体管T2是p型晶体管，具有多晶半导体作为半导体层。第二晶体管T2是将数据电压DATA接收到像素内的晶体管。第二晶体管T2的栅极电极与第一扫描线151及升压电容器Cboost的一电极(以下，称为“下部升压电极”)连接。第二晶体管T2的第一电极与数据线171连接。第二晶体管T2的第二电极与驱动晶体管T1的第一电极连接。如果第二晶体管T2借助于通过第一扫描线151传递的第一扫描信号GW中负极性的电压而导通，则通过数据线171传递的数据电压DATA被传递到驱动晶体管T1的第一电极。
第三晶体管(或者，也称作“扫描晶体管”)T3是n型晶体管，具有氧化物半导体作为半导体层。第三晶体管T3电连接驱动晶体管T1的第二电极与驱动晶体管T1的栅极电极。第三晶体管T3是使数据电压DATA经过驱动晶体管T1而变化后的补偿电压存储在保持电容器Cst的第二保持电极的晶体管。第三晶体管T3的栅极电极与第二扫描线152连接，第三晶体管T3的第一电极与驱动晶体管T1的第二电极连接。第三晶体管T3的第二电极与保持电容器Cst的第二保持电极、驱动晶体管T1的栅极电极及升压电容器Cboost的另一电极(以下，称为“上部升压电极”)连接。第三晶体管T3借助于通过第二扫描线152接收的第二扫描信号GC中正极性的电压而导通，从而使驱动晶体管T1的栅极电极与驱动晶体管T1的第二电极连接，并将施加到驱动晶体管T1的栅极电极的电压传递到保持电容器Cst的第二保持电极而存储于保持电容器Cst。此时，存储于保持电容器Cst的电压对应于存储了当驱动晶体管T1截止时的驱动晶体管T1的栅极电极的电压的电压，因此存储为驱动晶体管T1的阈值电压Vth值得到补偿的电压。
第四晶体管T4是n型晶体管，具有氧化物半导体作为半导体层。第四晶体管T4起到初始化驱动晶体管T1的栅极电极及保持电容器Cst的第二保持电极的作用。第四晶体管T4的栅极电极与初始化控制线153连接，第四晶体管T4的第一电极与第一初始化电压线127连接。第四晶体管T4的第二电极连接于第三晶体管T3的第二电极、保持电容器Cst的第二保持电极、驱动晶体管T1的栅极电极及升压电容器Cboost的上部升压电极。第四晶体管T4借助于通过初始化控制线153接收的初始化控制信号GI中正极性的电压而导通，此时，将第一初始化电压Vinit传递到驱动晶体管T1的栅极电极、保持电容器Cst的第二保持电极及升压电容器Cboost的上部升压电极而进行初始化。
第五晶体管(或者，也称作“第一发光控制晶体管”)T5及第六晶体管(或者，也称作“第二发光控制晶体管”)T6是p型晶体管，具有多晶半导体作为半导体层。
第五晶体管T5起到将驱动电压ELVDD传递到驱动晶体管T1的作用。第五晶体管T5的栅极电极与发光控制线155连接，第五晶体管T5的第一电极与驱动电压线172连接，第五晶体管T5的第二电极与驱动晶体管T1的第一电极连接。
第六晶体管T6起到将从驱动晶体管T1输出的电流传递到发光二极管LED的作用。第六晶体管T6的栅极电极与发光控制线155连接，第六晶体管T6的第一电极与驱动晶体管T1的第二电极连接，第六晶体管T6的第二电极与发光二极管LED的阳极连接。
第七晶体管T7是p型晶体管，具有多晶半导体作为半导体层。第七晶体管T7起到初始化发光二极管LED的阳极的作用。第七晶体管T7的栅极电极与第一扫描线151连接，第七晶体管T7的第一电极与发光二极管LED的阳极连接，第七晶体管T7的第二电极与第二初始化电压线128连接。如果第七晶体管T7借助于第一扫描线151中负极性的电压而导通，则第二初始化电压AVinit被施加到发光二极管LED的负极而进行初始化。另外，第七晶体管T7的栅极电极也可以与单独的旁路控制线连接而通过与第一扫描线151独立的布线得到控制。并且，根据实施例，被施加第二初始化电压AVinit的第二初始化电压线128可以与被施加第一初始化电压Vinit的第一初始化电压线127彼此相同。
虽然对一个像素包括七个晶体管T1-T7、两个电容器(保持电容器Cst及升压电容器Cboost)的情形进行了说明，但是并不局限于此，可以部分地去除或追加晶体管及电容器。
以下，通过图4及图5对具有图3的电路结构的根据一实施例的像素的布置及截面结构进行说明。
图4是根据一实施例的像素的布置图，图5是根据图4的V-V线的剖视图。
在柔性基板110上方并在驱动晶体管T1周围形成浮置的底部屏蔽层BSL。更具体而言，底部屏蔽层BSL形成在驱动晶体管T1的沟道所位于的区域的周围，并且底部屏蔽层BSL以驱动晶体管T1与第五晶体管T5之间以及驱动晶体管T1与第六晶体管T6之间为中心形成。
并且，为了阻断从侧面入射到驱动晶体管T1的沟道的光，在图4的实施例中，形成具有包围驱动晶体管T1的沟道的四边形形状的开口的四边形形状的底部屏蔽层BSL。底部屏蔽层BSL具有与驱动晶体管T1的栅极电极的一部分在平面图中重叠的结构。
通过图4所示的结构的底部屏蔽层BSL，即使像素形成在背面保护层20中与开口FSA对应的位置而从外部等传递光，光也被位于驱动晶体管T1的沟道的下部的底部屏蔽层BSL阻断。其结果，驱动晶体管T1的沟道的特性不会因光而变更。
在基板110及底部屏蔽层BSL的上方布置有缓冲层111，在缓冲层111上布置有包括驱动晶体管T1的沟道1132、第一区域1131及第二区域1133的多晶半导体层。多晶半导体层不仅包括驱动晶体管T1的沟道，还包括第二晶体管T2、第五晶体管T5、第六晶体管T6及第七晶体管T7的沟道，在各沟道的两侧通过等离子体处理或掺杂而形成具有导电层特性的区域，从而执行第一电极及第二电极的作用。缓冲层111可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质。
驱动晶体管T1的沟道1132可以形成为在平面上曲折的形状。然而，驱动晶体管T1的沟道1132的形状并不局限于此，可以进行多样的变更。例如，驱动晶体管T1的沟道1132也可以曲折为不同的形状，也可以形成为杆形状。在驱动晶体管T1的沟道1132的两侧可以布置有驱动晶体管T1的第一区域1131及第二区域1133。位于多晶半导体层的第一区域1131及第二区域1133执行驱动晶体管T1的第一电极及第二电极的作用。驱动晶体管T1的第一区域1131在图4中沿上下方向延伸，向下侧延伸的部分与第二晶体管T2的第二电极连接，向上侧延伸的部分与第五晶体管T5的第二电极连接。驱动晶体管T1的第二区域1133在平面上向上延伸而与第六晶体管T6的第一电极连接，向下侧延伸而与第三晶体管T3连接。
在包括驱动晶体管T1的沟道1132、第一区域1131及第二区域1133的多晶半导体层上可以布置有第一栅极绝缘膜141。第一栅极绝缘膜141可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质。
在第一栅极绝缘膜141上可以布置有包括驱动晶体管T1的栅极电极1151的第一栅极导电层。第一栅极导电层不仅包括驱动晶体管T1的栅极电极，还包括第二晶体管T2、第五晶体管T5、第六晶体管T6及第七晶体管T7各自的栅极电极及升压电容器Cboost的下部升压电极151a。驱动晶体管T1的栅极电极1151可以与驱动晶体管T1的沟道1132重叠。驱动晶体管T1的沟道1132被驱动晶体管T1的栅极电极1151覆盖。
第一栅极导电层还可以包括第一扫描线151及发光控制线155。第一扫描线151及发光控制线155可以大致沿横向延伸。第一扫描线151可以与第二晶体管T2的栅极电极连接。第一扫描线151可以与第二晶体管T2的栅极电极形成为一体。第一扫描线151还与第七晶体管T7的栅极电极连接，第五晶体管T5的栅极电极及第六晶体管T6的栅极电极与发光控制线155连接。
在形成包括驱动晶体管T1的栅极电极1151的第一栅极导电层之后，可以执行等离子体处理或掺杂工艺而使多晶半导体层的暴露的区域导体化。即，被第一栅极导电层覆盖的多晶半导体层不会被导体化，多晶半导体层的未被第一栅极导电层覆盖的部分可以具有与导电层相同的特性。其结果，包括被导体化的部分的晶体管具有p型晶体管的特性，从而驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7可以是p型晶体管。
在包括驱动晶体管T1的栅极电极1151的第一栅极导电层及第一栅极绝缘膜141上可以布置有第二栅极绝缘膜142。第二栅极绝缘膜142可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质。
在第二栅极绝缘膜142上可以布置有包括保持电容器Cst的第一保持电极1153、第三晶体管T3的光阻断层3155及第四晶体管T4的光阻断层4155的第二栅极导电层。通过第三晶体管T3的光阻断层3155及第四晶体管T4的光阻断层4155，即使像素位于开口FSA，第三晶体管T3及第四晶体管T4的特性也不会因光而变更。
第一保持电极1153与驱动晶体管T1的栅极电极1151重叠而形成保持电容器Cst。在保持电容器Cst的第一保持电极1153形成有开口部1152。保持电容器Cst的第一保持电极1153的开口部1152可以与驱动晶体管T1的栅极电极1151重叠。第三晶体管T3的光阻断层3155可以与第三晶体管T3的沟道3137及栅极电极3151重叠。第四晶体管T4的光阻断层4155可以与第四晶体管T4的沟道4137及栅极电极4151重叠。
第二栅极导电层还可以包括下部第二扫描线152a、下部初始化控制线153a及第一初始化电压线127。下部第二扫描线152a、下部初始化控制线153a及第一初始化电压线127可以大致沿横向延伸。下部第二扫描线152a可以与第三晶体管T3的光阻断层3155连接。下部第二扫描线152a可以与第三晶体管T3的光阻断层3155形成为一体。下部初始化控制线153a可以与第四晶体管T4的光阻断层4155连接。下部初始化控制线153a可以与第四晶体管T4的光阻断层4155形成为一体。
在包括保持电容器Cst的第一保持电极1153、第三晶体管T3的光阻断层3155及第四晶体管T4的光阻断层4155的第二栅极导电层上可以布置有第一层间绝缘膜161。第一层间绝缘膜161可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质，并且根据实施例，可以将无机绝缘物质较厚地形成。但是，根据实施例，也可以包括有机物质。
在第一层间绝缘膜161上可以布置有包括第三晶体管T3的沟道3137、第一区域3136及第二区域3138、第四晶体管T4的沟道4137、第一区域4136及第二区域4138的氧化物半导体层。并且，氧化物半导体层可以包括升压电容器Cboost的上部升压电极3138t。
第三晶体管T3的沟道3137、第一区域3136及第二区域3138、第四晶体管T4的沟道4137、第一区域4136及第二区域4138可以彼此连接而形成为一体。在第三晶体管T3的沟道3137的两侧形成有第三晶体管T3的第一区域3136及第二区域3138，在第四晶体管T4的沟道4137的两侧形成有第四晶体管T4的第一区域4136及第二区域4138。第三晶体管T3的第二区域3138与第四晶体管T4的第二区域4138连接。第三晶体管T3的沟道3137与光阻断层3155重叠，第四晶体管T4的沟道4137与光阻断层4155重叠。
升压电容器Cboost的上部升压电极3138t与升压电容器Cboost的下部升压电极151a重叠而构成升压电容器Cboost。
在包括第三晶体管T3的沟道3137、第一区域3136及第二区域3138、第四晶体管T4的沟道4137、第一区域4136及第二区域4138以及升压电容器Cboost的上部升压电极3138t的氧化物半导体层上可以布置有第三栅极绝缘膜143。
第三栅极绝缘膜143可以位于氧化物半导体层及第一层间绝缘膜161上的整个表面。因此，第三栅极绝缘膜143可以覆盖第三晶体管T3的沟道3137、第一区域3136及第二区域3138、第四晶体管T4的沟道4137、第一区域4136及第二区域4138、升压电容器Cboost的上部升压电极3138t的上部面及侧面。然而，本实施例并不局限于此，第三栅极绝缘膜143也可以不位于氧化物半导体层及第一层间绝缘膜161的整个表面。例如，第三栅极绝缘膜143也可以与第三晶体管T3的沟道3137重叠，但不与第一区域3136及第二区域3138重叠。并且，第三栅极绝缘膜143也可以与第四晶体管T4的沟道4137重叠，但不与第一区域4136及第二区域4138重叠。
在第三栅极绝缘膜143上可以布置有包括第三晶体管T3的栅极电极3151及第四晶体管T4的栅极电极4151的第三栅极导电层。
第三晶体管T3的栅极电极3151可以与第三晶体管T3的沟道3137重叠。第三晶体管T3的栅极电极3151可以与第三晶体管T3的光阻断层3155重叠。
第四晶体管T4的栅极电极4151可以与第四晶体管T4的沟道4137重叠。第四晶体管T4的栅极电极4151可以与第四晶体管T4的光阻断层4155重叠。
第三栅极导电层还可以包括上部第二扫描线152b及上部初始化控制线153b。
上部第二扫描线152b及上部初始化控制线153b可以大致沿横向延伸。上部第二扫描线152b与下部第二扫描线152a一同构成第二扫描线152。上部第二扫描线152b可以与第三晶体管T3的栅极电极3151连接。上部第二扫描线152b可以与第三晶体管T3的栅极电极3151形成为一体。上部初始化控制线153b与下部初始化控制线153a一同构成初始化控制线153。上部初始化控制线153b可以与第四晶体管T4的栅极电极4151连接。上部初始化控制线153b可以与第四晶体管T4的栅极电极4151形成为一体。
在形成包括第三晶体管T3的栅极电极3151及第四晶体管T4的栅极电极4151的第三栅极导电层之后，通过等离子体处理或掺杂工艺，氧化物半导体层的被第三栅极导电层覆盖的部分形成为沟道，氧化物半导体层的未被第三栅极导电层覆盖的部分被导体化。第三晶体管T3的沟道3137可以以与栅极电极3151重叠的方式位于栅极电极3151下方。第三晶体管T3的第一区域3136及第二区域3138可以不与栅极电极3151重叠。第四晶体管T4的沟道4137可以以与栅极电极4151重叠的方式位于栅极电极4151下方。第四晶体管T4的第一区域4136及第二区域4138可以不与栅极电极4151重叠。上部升压电极3138t可以不与第三栅极导电层重叠。包括氧化物半导体层的晶体管可以具有n型晶体管的特性。
在包括第三晶体管T3的栅极电极3151及第四晶体管T4的栅极电极4151的第三栅极导电层上可以布置有第二层间绝缘膜162。第二层间绝缘膜162可以具有单层或多层结构。第二层间绝缘膜162可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质，并且根据实施例，可以包括有机物质。第二层间绝缘膜162可以包括第一开口部1165、第二开口部1166、第三开口部3165及第四开口部3166。
第一开口部1165可以与驱动晶体管T1的栅极电极1151的至少一部分重叠。第一开口部1165还可以形成在第三栅极绝缘膜143、第一层间绝缘膜161及第二栅极绝缘膜142。第一开口部1165可以与第一保持电极1153的开口部1152重叠。第一开口部1165可以位于第一保持电极1153的开口部1152的内侧。
第二开口部1166可以与升压电容器Cboost至少一部分重叠。第二开口部1166还可以形成在第三栅极绝缘膜143。
第三开口部3165可以与驱动晶体管T1的第二区域1133的至少一部分重叠。第三开口部3165还可以形成在第三栅极绝缘膜143、第一层间绝缘膜161、第二栅极绝缘膜142及第一栅极绝缘膜141。
第四开口部3166可以与第三晶体管T3的第一区域3136的至少一部分重叠。第四开口部3166还可以形成在第三栅极绝缘膜143。
在第二层间绝缘膜162上可以布置有包括第一连接电极1175及第二连接电极3175的第一数据导电层。
第一连接电极1175可以与驱动晶体管T1的栅极电极1151重叠。第一连接电极1175可以通过第一开口部1165及第一保持电极1153的开口部1152与驱动晶体管T1的栅极电极1151连接。第一连接电极1175可以与升压电容器Cboost重叠。第一连接电极1175可以通过第二开口部1166与升压电容器Cboost的上部升压电极3138t连接。据此，驱动晶体管T1的栅极电极1151与升压电容器Cboost的上部升压电极3138t可以通过第一连接电极1175连接。此时，驱动晶体管T1的栅极电极1151可以通过第一连接电极1175与第三晶体管T3的第二区域3138及第四晶体管T4的第二区域4138也连接。
第二连接电极3175可以与驱动晶体管T1的第二区域1133重叠。第二连接电极3175可以通过第三开口部3165与驱动晶体管T1的第二区域1133连接。第二连接电极3175可以与第三晶体管T3的第一区域3136重叠。第二连接电极3175可以通过第四开口部3166与第三晶体管T3的第一区域3136连接。因此，驱动晶体管T1的第二区域1133与第三晶体管T3的第一区域3136可以通过第二连接电极3175连接。
第一数据导电层还可以包括第二初始化电压线128。第二初始化电压线128可以大致沿横向延伸。
在包括第一连接电极1175及第二连接电极3175的第一数据导电层上可以布置有第三层间绝缘膜163。第三层间绝缘膜163可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质，并且根据实施例，也可以包括有机物质。
在第三层间绝缘膜163上可以布置有包括数据线171及驱动电压线172的第二数据导电层。数据线171及驱动电压线172可以大致沿纵向延伸。数据线171可以与第二晶体管T2连接。驱动电压线172可以与第五晶体管T5连接。并且，驱动电压线172可以与第一保持电极1153连接。
在数据线171及驱动电压线172上可以布置有保护膜180。保护膜180可以利用有机物质形成。
虽然在图4及图5中省略图示，但是在保护膜180上可以布置有像素电极和/或阳极。作为阳极上方并且以与阳极的一端重叠的方式可以形成有分隔壁。形成于分隔壁的开口使阳极暴露，在开口内形成发光元件层，并且在分隔壁和发光元件层上形成阴极，从而完成包括阳极、发光元件层及阴极的发光二极管LED。
虽然未图示，但是在阴极的上方还可以包括覆盖其的封装层。
在如上所述的图4及图5的结构中，对具有与驱动晶体管T1的栅极电极一部分重叠的结构的底部屏蔽层BSL进行了说明。
通过图4所示的结构的底部屏蔽层BSL，即使光从外部等传递至形成在背面保护层20中与开口FSA对应的位置的像素，光也被位于驱动晶体管T1的沟道的下部的底部屏蔽层BSL所阻断。并且，在第三晶体管T3及第四晶体管T4的沟道所在的氧化物半导体层也分别形成有第三晶体管T3的光阻断层3155及第四晶体管T4的光阻断层4155，从而光被阻断而特性不变。
其结果，即使如图3至图5所示的结构的像素形成在对应于开口FSA的显示面板100，包括在像素中的晶体管(即，驱动晶体管T1、第三晶体管T3及第四晶体管T4)的特性也不会变更。
但是，通过与图4及图5不同的结构的底部屏蔽层BSL也可以获得相同、相似的效果，通过图6及图7对这些变形例进行说明。
图6是根据又一实施例的像素的布置图，图7是根据图6的VII-VII线的剖视图。
图6及图7与图4及图5的实施例的差异在于底部屏蔽层BSL不与驱动晶体管T1的栅极电极重叠。
即，在柔性基板110上方并且驱动晶体管T1的栅极电极的周围形成有浮置的底部屏蔽层BSL。更具体而言，底部屏蔽层BSL与驱动晶体管T1的栅极电极在平面图中隔开预定距离而形成，并且底部屏蔽层BSL以驱动晶体管T1与第五晶体管T5之间以及驱动晶体管T1与第六晶体管T6之间为中心形成。并且，为了阻断从侧面入射到驱动晶体管T1的沟道的光，在图6的实施例中图示了包围驱动晶体管T1的栅极电极并且具有与驱动晶体管T1的栅极电极的轮廓线平行的轮廓线的开口及包括其的底部屏蔽层BSL。
如图6及图7所示的结构的底部屏蔽层BSL也防止通过开口FSA施加的光入射到驱动晶体管T1的沟道，从而避免特性变化。
以上，以通过底部屏蔽层BSL而防止光入射到驱动晶体管T1的沟道的效果为中心进行了说明。
但是，本发明的实施例具有如下的效果：防止因使用柔性基板而使驱动晶体管T1的沟道受到基于基板110中发生的分子的极性排列的电场的影响，对此通过图8至图10进行详细说明。
首先，通过图8对根据本发明的实施例的显示面板的截面结构进行说明。
图8是根据一实施例的像素的剖视图。
图8图示了包括聚酰亚胺(PI)的基板110的更详细的结构，并且还一同图示了驱动晶体管T1、第三晶体管T3、第五晶体管T5或第六晶体管T6的截面结构。
首先，包括聚酰亚胺(PI)的柔性基板110包括两个聚酰亚胺(PI)层110-1、110-3和两个阻挡层110-2、110-4。阻挡层110-2、110-4分别利用氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)等无机绝缘物质形成。
在上部阻挡层110-4的上方可以布置有利用双层构成的缓冲层111，下部缓冲层111-1及上部缓冲层111-2中的一个可以利用氮化硅(SiNx)形成，另一个利用氧化硅(SiOx)形成。
与图5及图7的实施例不同，图8的实施例是底部屏蔽层BSL未被缓冲层111覆盖，而被上部阻挡层110-4覆盖，并且形成于上部聚酰亚胺层110-3的上方的实施例。
缓冲层111的上部结构与图4至图7相同，驱动晶体管T1包括多晶半导体层的沟道1132和其上的栅极电极1151，通过栅极电极1151以及与栅极电极1151重叠的第一保持电极1153形成保持电容器Cst。
并且，第五晶体管T5或第六晶体管T6也具有在多晶半导体层具有沟道并且包括位于发光控制线155的栅极电极的结构。
另外，第三晶体管T3在氧化物半导体层具有沟道3137，在沟道3137的两侧具有第一区域3136、第二区域3138。并且，第三晶体管T3包括与沟道3137重叠的栅极电极3151。
在第三晶体管T3的周围可以追加地包括光阻断层3155及第二连接电极3175。光阻断层3155具有与氧化物半导体层的包括第三晶体管T3的沟道的区域重叠的结构，第二连接电极3175通过第四开口部3166与第三晶体管T3的第一区域3136连接。
在这种结构中，包括于上部聚酰亚胺(PI)层110-3的分子(聚酰亚胺等分子)具有通过电场而排列的特性。
在像素操作的区间中占据最长时间的发光区间，作为发光控制信号EM施加导通电压，因此施加-8V的负极性的电压，作为第二扫描信号GC施加作为截止电压的-8V的负极性的电压。即使是这样的相同的电压晶体管的操作仍不同的原因在于各个晶体管具有的n型、p型的类型不同。
为了针对在这样的发光区间中的电场特性对本实施例与比较例进行比较，参照图9至图11。
图9是根据比较例的像素的剖视图，图10及图11是图示根据比较例的像素的电场分布的图。
首先，当与图8相比时，图9的比较例是没有底部屏蔽层BSL的结构。
从图9中可以看出，由于向第三晶体管T3施加的负极性的电压和向第五晶体管T5/第六晶体管T6施加的负极性的电压，在上部聚酰亚胺层110-3引起分子排列，进而电场向驱动晶体管T1的下部聚集。这是因为强的负极性的电压位于两侧，在其之间引起相对正极性，这样引起的正极性以上部聚酰亚胺(PI)层110-3的表面为中心形成。
与此相反，在图8的本实施例中，在上部聚酰亚胺(PI)层110-3的表面布置有底部屏蔽层BSL，从而在上部聚酰亚胺(PI)层110-3的表面引起的正极性的电荷被底部屏蔽层BSL屏蔽，对驱动晶体管T1的沟道不产生影响。其结果，驱动晶体管T1的特性不变化。
在图10及图11中，比较像素使用两个种类的半导体层(多晶半导体层及氧化物半导体层)的像素(HOP pixel)的情况(图10)与像素仅使用多晶半导体层作为半导体层的像素(LTPS pixel)的情况而说明。
即，在与图9一样，图10中使用两个种类的半导体层的情况下，使一个晶体管导通而另一个晶体管截止的电压彼此相同，因此存在电场集中在位于其之间的驱动晶体管T1的问题。
然而，在仅使用一个多晶半导体的图11的比较例中，由于使一个晶体管导通而另一个晶体管截止的电压彼此不同，因此电场从一侧向另一侧施加，因此对驱动晶体管T1的特性的影响较小。
因此，可以确认如下内容，当为了指纹检测等，而在一个像素形成多晶半导体层及氧化物半导体层的结构的像素在其背面形成开口FSA时，由于存在通过开口FSA施加的光，有必要在平面图中位于与开口FSA重叠的区域及其周围的像素需要形成底部屏蔽层BSL。
以下，通过图12至图15对底部屏蔽层BSL的变形实施例进行说明。
图12及图13是根据又一实施例的像素的剖视图，图14是根据又一实施例的像素的布置图。
首先，通过图12及图13对形成于与图8不同的层上位置的底部屏蔽层BSL进行说明。
在图8中，描述了底部屏蔽层BSL形成于上部聚酰亚胺(PI)层110-3上并被上部阻挡层110-4覆盖的结构。
与此相反，在图12中，底部屏蔽层BSL位于上部阻挡层110-4的上方并被缓冲层111覆盖，在图12的实施例中，图示了被下部缓冲层111-1覆盖的实施例。但是，根据实施例，底部屏蔽层BSL也可以形成于下部缓冲层111-1上并被上部缓冲层111-2覆盖。
另外，在图13的实施例中图示了如下的结构，位于驱动晶体管T1的沟道周围的底部屏蔽层BSL形成为两个(第一底部屏蔽层及第二底部屏蔽层)，一个形成于上部聚酰亚胺(PI)层110-3上并被上部阻挡层110-4覆盖，另一个位于上部阻挡层110-4的上方并被缓冲层111覆盖。图13所示的两个底部屏蔽层BSL可以具有至少一部分区域彼此重叠的结构，并且可以具有彼此不同的形状或彼此相同的形状。
另外，以下，通过图14对平面结构的变更进行说明。
与图4及图6不同，图14具有还包括从底部屏蔽层BSL向四个方向分别延伸的延伸部的结构，并且具有与图6一样的不与驱动晶体管T1的栅极电极重叠的结构。但是，在追加变形的实施例中，底部屏蔽层BSL也可以与驱动晶体管T1的栅极电极在一部分区域重叠。
虽然底部屏蔽层BSL可以浮置，但是在图14所示的结构中，形成有与形成于相邻像素的底部屏蔽层BSL连接的延伸部，从而可以不浮置，而施加预定电平的电压(例如，驱动电压ELVDD)等电压。
以上，以像素在平面图中位于显示面板100中诸如指纹传感器的传感器所位于的背面保护层20的开口FSA及其周围的情形为中心进行了说明。
但是，根据实施例，如图15所示，像素也可以位于相机所位于的第二显示区域DA2中。以下，通过图15至图17对第二显示区域DA2进行说明。
图15是根据又一实施例的显示装置的示意性的平面图，图16是图15的显示装置中一部分的示意性的剖视图，图17是放大图示图15的第二显示区域的平面图。
根据本实施例的显示装置10包括显示面板100，显示面板100为了显示图像而包括包含多个像素PX的显示区域(display area)DA，并且显示区域DA包括第一显示区域DA1及第二显示区域DA。在显示区域DA的外部可以布置有非显示区域。
第一显示区域DA1是多个像素PX连续布置的部分且是用于显示图像的区域，像素PX中像素电路部可以沿行和列连续排列，发光元件以多种方式排列。第一显示区域DA1主要显示图像，也可以在上部包括触摸感测电极而感测触摸。
除了显示图像的固有功能之外，第二显示区域DA2追加地还一同执行使光透射使得位于显示面板100的背面的光学元件25可以操作的作用。即，第二显示区域DA2是还形成有在多个像素PX之间没有形成像素PX而空余的空间(透射区域DA2-2)的区域。其结果，除了执行通过像素区域DA2-1显示图像的固有功能之外，第二显示区域DA2还可以利用透射区域DA2-2来使用位于背面的相机或红外传感器等光学元件25执行其他功能。第二显示区域DA2由于透射区域DA2-2而具有比第一显示区域DA1更高的透射率。相比于第一显示区域DA1，第二显示区域DA2的像素PX的密度(即，每单位面积的像素PX的数量)小，并且显示的图像的分辨率也低。第二显示区域DA2也可以在上部包括触摸感测电极而感测触摸。
在显示区域DA内，第二显示区域DA2的形状、位置及大小可以是多样的。即，与图15中所示的第二显示区域DA2的形状不同，可以具有圆形以及多种多边形形状。并且，在整个显示区域DA中，第二显示区域DA2所位于的部分也可以靠近显示区域DA的轮廓而布置，或者靠近中央而布置。第二显示区域DA2的数量也可以包括多个，延伸的方向也可以与图15不同地沿纵向延伸。
参照图15，虽然第二显示区域DA2位于第一显示区域DA1的一侧使得第一显示区域DA1没有位于第二显示区域DA2的上部，但是根据实施例，第二显示区域DA2可以被第一显示区域DA1包围。
参照图16，显示装置10可以包括显示面板100、位于其背面的背面保护层20、位于上部面的触摸感测部200及窗口250。
如图2所示，背面保护层20可以包括黑胶带11、垫(cushion)层12及金属层13，并且包括对应于光学元件25的开口。背面保护层20的开口对应于第二显示区域DA2。
虽然图16中在显示面板100的上部图示了窗口250及触摸感测部200，但是图2也可以追加包括窗口250及触摸感测部200。
图16以在柔性基板110的上方形成有像素PX的多种元件的方式简略地图示了显示面板100。显示面板100的像素PX可以被封装层覆盖而密封，以避免水分或空气从外部渗透。
参照图17，第二显示区域DA2可以包括像素区域DA2-1和透射区域DA2-2，并且透射区域DA2-2被连接到像素区域DA2-1的布线SL1、SL2分离而划分。
透射区域DA2-2是具有较高的透射率而能够向位于背面的光学元件25提供光的部分，像素区域DA2-1可以形成有具有如图3至图8、图12至图14及图18所示的结构的像素。由于透射区域DA2-2，第二显示区域DA2的分辨率也可以较低。
在显示面板100的上部面还可以贴附有偏光板，或者与黑矩阵一同还形成有滤色器层或颜色转换层。这些可以起到防止外部的光被反射而使使用者的眼睛识别到像素的上部图案的作用。并且，滤色器层或颜色转换层也可以为了提高显示的色感而使用。
光学元件25的示例包括传感器、相机、闪光灯等。在光学元件25为传感器的情况下，光学元件25可以是接近传感器、照度传感器、红外线传感器或紫外线传感器。
以下，通过图18对多种底部屏蔽层的形状进行说明。
图18是图示根据实施例的多种底部屏蔽层的形状的图。
图18的(A)图示了底部屏蔽层BSL为上部开口的结构，图18的(B)图示了两侧面开口的结构，图18的(C)图示了一侧面开口的结构。虽然在图18中未图示，但是也可以使用下部开口或左侧面开口的结构。
并且，在图18的(B)中，在驱动晶体管T1的沟道的上下两侧形成有线型结构的底部屏蔽层BSL，但是当变形时，也可以仅在上下中的一侧形成线型结构的底部屏蔽层BSL。
由于底部屏蔽层BSL形成于各个像素，因此在将底部屏蔽层BSL形成为大面积的情况下，可能发生不必要的寄生电容，所以需要优化底部屏蔽层BSL的位置及面积。此时，可以通过变更为图18所示的多种结构而包括得到优化的底部屏蔽层BSL来形成像素。
以上对本发明的实施例进行了详细说明，然而本发明的权利范围并不限于此，本领域技术人员利用权利要求书中所定义的本发明的基本概念而进行的多种变形以及改良形态也属于本发明的权利范围。

Claims (20)

1.一种显示装置，包括：
柔性基板，包括包含聚酰亚胺的聚酰亚胺层及位于所述聚酰亚胺层的上方的阻挡层；
驱动晶体管及第二晶体管，位于所述柔性基板上，并且包括多晶半导体层；
第三晶体管，位于所述柔性基板上，并且包括氧化物半导体层；
发光二极管，接收所述驱动晶体管的输出电流；以及
底部屏蔽层，在截面上位于所述聚酰亚胺层与所述多晶半导体层之间，并且在平面上位于所述驱动晶体管的沟道周围。
2.根据权利要求1所述的显示装置，其中，
所述底部屏蔽层在中间包括开口。
3.根据权利要求2所述的显示装置，其中，
所述底部屏蔽层包括与相邻的所述底部屏蔽层连接的延伸部。
4.根据权利要求1所述的显示装置，其中，
所述驱动晶体管还包括栅极电极，
所述驱动晶体管的所述栅极电极在平面上与所述底部屏蔽层一部分重叠。
5.根据权利要求1所述的显示装置，其中，
所述驱动晶体管还包括栅极电极，
所述驱动晶体管的所述栅极电极在平面上不与所述底部屏蔽层重叠。
6.根据权利要求1所述的显示装置，其中，还包括：
缓冲层，位于所述柔性基板与所述多晶半导体层之间，
其中，所述底部屏蔽层包括：第一底部屏蔽层，位于所述柔性基板上，并且被所述缓冲层覆盖。
7.根据权利要求6所述的显示装置，其中，
所述底部屏蔽层还包括：第二底部屏蔽层，位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
8.根据权利要求1所述的显示装置，其中，
所述底部屏蔽层位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
9.根据权利要求1所述的显示装置，其中，
所述柔性基板包括两层的所述聚酰亚胺层及两层的所述阻挡层。
10.根据权利要求1所述的显示装置，其中，还包括：
背面保护层，位于所述柔性基板的背面，并且包括开口，
其中，包括所述驱动晶体管、所述第二晶体管、所述第三晶体管、所述发光二极管及所述底部屏蔽层的一个像素形成在所述柔性基板上与所述背面保护层的所述开口对应的位置。
11.根据权利要求10所述的显示装置，其中，
在所述背面保护层的所述开口布置有指纹感测传感器、相机及光学元件中的至少一个。
12.根据权利要求1所述的显示装置，其中，
所述第二晶体管是发光控制晶体管，所述第三晶体管是扫描晶体管。
13.一种显示装置，包括：
基板，包括聚酰亚胺层及阻挡层；
多晶半导体层，位于所述基板上，并且包括驱动晶体管的沟道；
第一栅极绝缘膜，位于所述多晶半导体层的上方；
驱动晶体管的栅极电极，位于所述第一栅极绝缘膜上，并且与所述驱动晶体管的沟道重叠；
升压电容器的第一电极，位于所述第一栅极绝缘膜上；
第二栅极绝缘膜，位于所述驱动晶体管的栅极电极及所述升压电容器的第一电极上；
第一层间绝缘膜，位于所述第二栅极绝缘膜上；
氧化物半导体，位于所述第一层间绝缘膜上，包括第三晶体管的沟道、第四晶体管的沟道及所述升压电容器的第二电极；
第三栅极绝缘膜，位于所述氧化物半导体上；
第三晶体管的栅极电极，位于所述第三栅极绝缘膜上，并且与所述第三晶体管的沟道重叠；
第四晶体管的栅极电极，位于所述第三栅极绝缘膜上，并且与所述第四晶体管的沟道重叠；
第二层间绝缘膜，位于所述第三晶体管的栅极电极及所述第四晶体管的栅极电极上；以及
底部屏蔽层，位于所述聚酰亚胺层与所述多晶半导体层之间。
14.根据权利要求13所述的显示装置，其中，
所述驱动晶体管的所述栅极电极在平面上与所述底部屏蔽层一部分重叠。
15.根据权利要求13所述的显示装置，其中，
所述驱动晶体管的所述栅极电极在平面上不与所述底部屏蔽层重叠。
16.根据权利要求13所述的显示装置，其中，还包括：
缓冲层，位于所述基板与所述多晶半导体层之间，
其中，所述底部屏蔽层包括：第一底部屏蔽层，位于所述基板上，并且被所述缓冲层覆盖。
17.根据权利要求16所述的显示装置，其中，
所述底部屏蔽层还包括：第二底部屏蔽层，位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
18.根据权利要求13所述的显示装置，其中，
所述底部屏蔽层位于所述聚酰亚胺层上，并且被所述阻挡层覆盖。
19.根据权利要求13所述的显示装置，其中，
所述基板包括两层的所述聚酰亚胺层及两层的所述阻挡层。
20.根据权利要求13所述的显示装置，其中，还包括：
背面保护层，位于所述基板的背面，并且包括开口，
其中，包括所述驱动晶体管、所述第三晶体管、所述第四晶体管、所述升压电容器及所述底部屏蔽层的一个像素形成在所述基板上与所述背面保护层的所述开口对应的位置。
CN202110972490.1A 2020-11-25 2021-08-24 显示装置 Pending CN114551504A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200159977A KR20220072930A (ko) 2020-11-25 2020-11-25 표시 장치
KR10-2020-0159977 2020-11-25

Publications (1)

Publication Number Publication Date
CN114551504A true CN114551504A (zh) 2022-05-27

Family

ID=81657513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110972490.1A Pending CN114551504A (zh) 2020-11-25 2021-08-24 显示装置

Country Status (3)

Country Link
US (1) US20220165824A1 (zh)
KR (1) KR20220072930A (zh)
CN (1) CN114551504A (zh)

Also Published As

Publication number Publication date
US20220165824A1 (en) 2022-05-26
KR20220072930A (ko) 2022-06-03

Similar Documents

Publication Publication Date Title
US10452181B2 (en) Touchscreen
US9710084B2 (en) Organic light-emitting diode (OLED) display
US20160132148A1 (en) Organic light-emitting diode (oled) display
KR20200015868A (ko) 표시 패널
KR20180044491A (ko) 표시 장치
KR20190079742A (ko) 표시 장치
US10908734B2 (en) Display device
CN112086484A (zh) 显示设备
KR20150002290A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기발광표시장치
CN116343631A (zh) 显示装置
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
CN114551531A (zh) 显示装置
CN114551504A (zh) 显示装置
CN115132791A (zh) 显示装置
CN115769296A (zh) 显示基板及其制备方法、显示装置
CN219019444U (zh) 显示装置和包括该显示装置的电子设备
CN217306509U (zh) 显示面板
EP4181650A1 (en) Light emitting display device
EP4300273A1 (en) Display device
KR20220072931A (ko) 표시 장치
US20240065059A1 (en) Display panel and electronic device including same
KR20240038900A (ko) 발광 표시 장치
KR20240024398A (ko) 발광 표시 장치
CN113764466A (zh) 显示装置
CN117238921A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination