CN113764466A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113764466A
CN113764466A CN202110339422.1A CN202110339422A CN113764466A CN 113764466 A CN113764466 A CN 113764466A CN 202110339422 A CN202110339422 A CN 202110339422A CN 113764466 A CN113764466 A CN 113764466A
Authority
CN
China
Prior art keywords
layer
electrode
zinc oxide
transistor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110339422.1A
Other languages
English (en)
Inventor
李周炫
白炅旼
宋都根
申铉亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113764466A publication Critical patent/CN113764466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一实施例涉及的显示装置包括：基板，包括第一显示区域和第二显示区域；光学元件，与所述第二显示区域重叠；半导体层，位于所述基板上；第一绝缘层，被设置成覆盖所述半导体层；栅极导电体，位于所述第一绝缘层上；第二绝缘层，被设置成覆盖所述栅极导电体；数据导电体，位于所述第二绝缘层上；第三绝缘层，被设置成覆盖所述数据导电体；以及像素电极，位于所述数据导电体上，位于所述第一显示区域的所述数据导电体包括不透明导电体，位于所述第二显示区域的所述数据导电体的一部分为透明导电体。

Description

显示装置
技术领域
本公开涉及包括光学元件的显示装置。
背景技术
显示装置可包括如传感器、相机这样的光学元件。为了避免与画面的干涉，光学元件可配置在显示装置的边框区域(包围画面的区域)。
若减小显示装置的边框，则可增加显示装置的屏占比(screen-to-body ratio)，即，从正面观察显示装置时画面所占的比率。屏占比反映显示装置的技术水平的同时，在消费者选择产品时起到重要作用。然而，随着显示装置的边框减少，很难将光学元件配置在边框区域，因此需要开发出将光学元件配置在画面内的技术。
发明内容
各实施例用于在包括光学元件的显示装置中将光学元件配置在画面内的同时提高显示装置的分辨率和透过率。
一实施例涉及的显示装置包括：基板，包括第一显示区域和第二显示区域；光学元件，与所述第二显示区域重叠；半导体层，位于所述基板上；第一绝缘层，被设置成覆盖所述半导体层；栅极导电体，位于所述第一绝缘层上；第二绝缘层，被设置成覆盖所述栅极导电体；数据导电体，位于所述第二绝缘层上；第三绝缘层，被设置成覆盖所述数据导电体；以及像素电极，位于所述数据导电体上，位于所述第一显示区域的所述数据导电体包括不透明导电体，位于所述第二显示区域的所述数据导电体的一部分为透明导电体。
可以是，在所述第二显示区域，所述数据导电体包括与所述半导体层连接的源极连接部、漏极连接部和布线部，所述布线部为所述透明导电体。
可以是，所述透明导电体由包括上部层、中间层和下部层的三层结构构成，所述上部层和所述下部层包括ITO、IZO、IGZO、AZO、GZO和ITZO中的至少一种，以及所述中间层包括银(Ag)、铜(Cu)和铝(Al)中的至少一种。
可以是，所述中间层的厚度在
Figure BDA0002998676810000021
以下。
可以是，所述源极连接部和所述漏极连接部由上部层和下部层包括钛(Ti)且中间层包括铝(Al)的三层结构构成。
可以是，所述像素电极由包括上部层、中间层和下部层的三层结构构成。
可以是，所述栅极导电体由包括上部层、中间层和下部层的三层结构构成。
可以是，在所述第一显示区域，所述数据导电体由上部层和下部层包括钛(Ti)且中间层包括铝(Al)的三层结构构成。
可以是，所述第二显示区域包括透过区域。
一实施例涉及的显示装置包括：基板，包括第一显示区域和第二显示区域；光学元件，与所述第二显示区域重叠；扫描线，位于所述基板上且在第一方向上延伸；数据线和驱动电压线，在与所述第一方向垂直的第二方向上延伸；驱动晶体管，包括与所述驱动电压线电连接的第一电极和第一栅电极；第二晶体管，包括与所述数据线连接的第一电极；以及像素电极，与所述驱动晶体管电连接，位于所述第一显示区域的所述数据线和所述驱动电压线包括不透明导电体，位于所述第二显示区域的所述数据线和所述驱动电压线中的至少一个的一部分为透明导电体。
可以是，在所述第二显示区域，所述数据线包括在所述第二方向上延伸的布线部以及与所述第二晶体管的所述第一电极连接的第二晶体管连接部。
可以是，所述数据线的所述布线部为所述透明导电体，并且所述第二晶体管连接部包括所述不透明导电体。
可以是，所述显示装置还包括：第五晶体管，包括与所述驱动电压线连接的第一电极。
可以是，所述驱动电压线包括在所述第一方向上延伸的横向布线部、在所述第二方向上延伸的纵向布线部、岛型电极连接部、维持电极连接部以及第五晶体管连接部。
可以是，所述驱动电压线的所述横向布线部和所述纵向布线部为所述透明导电体，并且所述岛型电极连接部、所述维持电极连接部和所述第五晶体管连接部包括所述不透明导电体。
可以是，所述横向布线部与所述维持电极连接部直接接触并被电连接。
可以是，所述维持电极与所述第一栅电极构成维持电容器，并且绝缘层位于其间。
可以是，所述纵向布线部包括第一纵向布线部和第二纵向布线部，所述第一纵向布线部与所述岛型电极连接部直接接触并被电连接，并且所述第二纵向布线部与所述第五晶体管连接部直接接触并被电连接。
可以是，所述岛型电极连接部通过绝缘层的开口而与岛型电极电连接。
可以是，所述第五晶体管连接部通过绝缘层的开口而与所述第五晶体管的所述第一电极电连接。
(发明效果)
根据实施例，在包括光学元件的显示装置中，通过将光学元件配置在画面内，并且使像素区域的布线中的一部分包括透明导电体，从而可提高显示装置的分辨率和透过率。
附图说明
图1是一实施例涉及的显示装置的示意性平面图。
图2是一实施例涉及的显示装置的示意性剖视图。
图3是一实施例涉及的显示装置的第一显示区域和第二显示区域的示意性配置图。
图4是关于一实施例涉及的显示装置的第二显示区域的一部分的剖视图。
图5是关于一实施例涉及的显示装置的第一显示区域的一部分的剖视图。
图6是一实施例涉及的显示装置的第二显示区域中的一个像素的平面图。
图7是沿着图6的VII-VII'线截取的剖视图。
图8至图12是按照各个层来示出图6的显示装置的一个像素的平面图。
图13是一实施例涉及的显示装置的一个像素的电路图。
图14是用于说明基于一实施例涉及的显示装置的透明导电体的厚度的透过率改善效果的图表。
符号说明：
110：基板； 130：半导体层；
141：第一绝缘层； 142：第二绝缘层；
160：第三绝缘层； 180：平坦化层；
151：扫描线； 152：前级扫描线；
153：发光控制线； 154：旁路控制线；
155：第一栅电极； 126：维持电极；
127、128：初始化电压线； 171：数据线；
172：驱动电压线； 173：第一连接电极；
174：第二连接电极； 175：阳极连接电极；
176：第三连接电极； 191：像素电极。
具体实施方式
以下，参照附图，详细说明本发明的各实施例，以便本领域技术人员能够容易实施。本发明可以由各种不同的形态实现，并不限于在此说明的各实施例。
为了明确说明本发明，省略了与说明无关的部分，并在整个说明书中对相同或者类似的构成要素赋予相同的符号。
此外，图示的各构成的大小以及厚度为了便于说明而任意示出，本发明并不一定限于图示的情况。在附图中，为了明确表示各层以及区域，有所夸张地示出了厚度。另外，在附图中，为了便于说明，有所夸张地示出了部分层和区域的厚度。
此外，层、膜、区域、板等部分位于其他部分上或上方时，不仅包括直接位于其他部分上的情况，还包括其间包括其他部分的情况。相反，某一部分直接位于其他部分上时，是指其间不存在其他部分。另外，位于作为基准的部分上或上方是指位于作为基准的部分的下或下方，并不一定指在重力方向侧位于上或上方的情况。
此外，在整个说明书中，某一部分包括某一构成要素时，在没有特别相反的记载的情况下，并不是排除包括其他构成要素，而是指还可以包括其他构成要素。
此外，在整个说明书中，“平面上”是指从上观察对象部分的情况，“截面上”是指从侧方观察垂直截取对象部分的截面的情况。
在附图中，用于表示方向的符号x是第一方向，y是与第一方向垂直的第二方向，并且z是与第一方向和第二方向垂直的第三方向。
以下，参照图1至图2来说明实施例涉及的显示装置。在此，显示装置可为发光显示装置。
图1是一实施例涉及的显示装置的示意性平面图，图2是一实施例涉及的显示装置的示意性剖视图。
参照图1和图2，显示装置1包括显示面板10、包括与显示面板10相接的柔性印刷电路膜20及集成电路芯片30等的驱动装置以及光学元件40。
显示面板10可包括显示图像的显示区域(display area)DA以及配置成包围显示区域DA且不显示图像的非显示区域(non-display area)NA。显示区域DA可对应于画面(screen)。
在显示区域DA设置有多个像素PX。在此，像素PX是显示图像的最小单位，各个像素PX可根据输入图像信号而以多种亮度显示特定颜色(例如，红色、绿色和蓝色中的任一种颜色)。
在非显示区域NA配置有用于生成和/或传递施加到显示区域DA的各种信号的电路和/或信号线。在各个像素PX连接了栅极线、数据线、驱动电压线等信号线，像素PX可从这些信号线接收栅极信号、数据电压、驱动电压等。
显示区域DA包括第一显示区域DA1和第二显示区域DA2。第二显示区域DA2具有比第一显示区域DA1高的透过率，以便可执行除了显示图像的固有功能以外的其他功能。在此，透过率意味着在第三方向z上透过显示面板10的光的透过率。光可为可见光和/或可见光以外的波长的光(例如，红外光)。第二显示区域DA2的像素PX的密度(即，每单位面积的像素PX的数量)比第一显示区域DA1小。
在显示区域DA，可以多种方式配置第二显示区域DA2。在图示的实施例中，第二显示区域DA2位于第一显示区域DA1内并且被第一显示区域DA1包围。
第二显示区域DA2可位于与非显示区域NA相接的位置处。第二显示区域DA2可在显示区域DA的上端处位于左侧、右侧和/或中央。第二显示区域DA2可被设置为分离成两个以上的区域。第二显示区域DA2可完全横穿显示区域DA的上端而位于沿着第一方向x的位置处。第二显示区域DA2可横穿显示区域DA的左侧端和/或右侧端而位于沿着第二方向y的位置处。第二显示区域DA2可具有四边形、三角形等多边形、圆形、椭圆形等各种形状。
在显示面板10的非显示区域NA可设置有生成和/或处理用于驱动显示面板10的各种信号的驱动装置(driving unit)。驱动装置可包括向数据线施加数据电压的数据驱动部(data driver)、向栅极线施加栅极信号的栅极驱动部(gate driver)、控制数据驱动部和栅极驱动部的信号控制部(signal controller)等。
驱动装置可被集成到显示面板10，并且可位于显示区域DA的左右两侧或一侧。数据驱动部和信号控制部可以集成电路芯片(也称为驱动IC芯片)30的方式被提供，并且集成电路芯片30可被安装于柔性印刷电路膜20而与显示面板10电连接。集成电路芯片30也可被安装于显示面板10的非显示区域NA。
显示面板10可包括基板110，并且在基板110上可形成有多个像素PX。基板110可包括第一显示区域DA1和第二显示区域DA2。
显示面板10可包括整体地覆盖多个像素PX的封装层EC。封装层EC可对第一显示区域DA1和第二显示区域DA2进行密封以阻挡水分或氧渗透到显示面板10的内部。在封装层EC为基板形态的情况下，基板110和封装层EC可通过密封部件被接合。在封装层EC上可设置有用于减少外光反射的反射防止层AR，并且反射防止层AR可包括偏振层和/或相位延迟层。
在显示面板10的背面可设置有光学元件40。光学元件40可为传感器、相机、闪光灯等。在光学元件40为传感器的情况下，光学元件40可为接近式传感器或照度传感器。光学元件40所利用的波长的光可因第二显示区域DA2而以更高的透过率通过显示面板10。在显示面板10的背面除了光学元件40以外还可设置有各种电子装置。
光学元件40可朝向位于显示面板10的前表面的物体OB侧射出预定波长范围的光L或者可接收从物体OB反射的光L的输入。这种预定波长范围的光L可为能够在光学元件40中处理的波长的光，可为可见光和/或红外光。预定波长的光主要可通过位于第二显示区域DA2的透过区域。在光学元件40使用红外光的情况下，预定波长的光可具有约900nm至1000nm的波长区域。光学元件40也可接收照射在显示面板10的前表面的预定波长的光的输入。光学元件40可与第二显示区域DA2的整体对应地配置，也可仅与第二显示区域DA2的一部分对应地配置。在第二显示区域DA2可配置有多个光学元件40。
以下，结合图1和图2，参照图3至图5，说明一实施例涉及的显示装置的第一显示区域DA1和第二显示区域DA2。
图3是关于一实施例涉及的显示装置的第一显示区域和第二显示区域的一部分的示意性配置图，图4是关于一实施例涉及的显示装置的第二显示区域的一部分的剖视图，并且图5是关于一实施例涉及的显示装置的第一显示区域的一部分的剖视图。
参照图3，第一显示区域DA1包括多个第一像素区域PA1，并且第二显示区域DA2包括多个第二像素区域PA2、多个透过区域TA以及位于多个第二像素区域PA2与多个透过区域TA之间的多个布线区域WA。多个布线区域WA分别被设置成包围多个透过区域TA。
一个第一像素区域PA1的大小和一个第二像素区域PA2的大小可相同，也可不同。
在第一显示区域DA1，第一像素区域PA1可在作为彼此不同的方向的第一方向x和第二方向y上被排列成行和列。
在第二显示区域DA2，第二像素区域PA2和透过区域TA可被排列成行和列。第二像素区域PA2和透过区域TA可被排列成棋盘(checkerboard)图案，以便能够使第二像素区域PA2和透过区域TA均匀地混合存在。即，在一个第二像素区域PA2的周边，透过区域TA可沿着第一方向x和第二方向y与其相邻；在一个透过区域TA的周边，第二像素区域PA2可沿着第一方向x和第二方向y与其相邻。在第一方向x和/或第二方向y上，可交替地排列一个以上的第二像素区域PA2和一个以上的透过区域TA。此外，根据实施例，在第二显示区域DA2，也可仅连续地排列第二像素区域PA2而不存在透过区域TA。
各个透过区域TA的大小可彼此相同，也可不同。可以各种方式变更第二像素区域PA2和透过区域TA的配置和大小。
各个像素区域PA1、PA2可包括至少一个像素PX。像素PX可包括像素电路和发光部。像素电路是用于驱动如发光二极管LED的发光元件(light emitting element)的电路，可包括晶体管(transistor)、电容器(capacitor)等。发光部是射出由发光元件发出的光的区域。
参照图4和图5，显示装置1在基板110上包括半导体层130、第一绝缘层141、第一栅极导电体、第二绝缘层142、第二栅极导电体、第三绝缘层160、数据导电体、平坦化层180以及像素电极191。图4可为关于图3的第二像素区域PA2的一部分的剖视图，并且图5可为关于图3的第一像素区域PA1的一部分的剖视图。以下，透明导电体意味着使光透过的导电体，并且不透明导电体意味着使大部分光无法透过的导电体。透明导电体可包括如ITO(IndiumTin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)等透明金属物质。此外，在透明导电体包括如铝(Al)、铜(Cu)等不透明金属的情况下，其也可为以能够使光透过的适当的厚度形成而整体使光透过的导电体。透明导电体可根据所包括的金属物质的种类而形成为单层、双层、三层，并且各层均由透明导电体形成。透明导电体和不透明导电体可根据所包括的物质来决定，在包括相同的物质的情况下，可根据金属层的厚度来决定透过率。例如，在不透明金属层的厚度形成得薄的情况下，可由透明金属体实现。虽然图4所示的数据导电体部分包括透明导电体，但是图5所示的数据导电体整体上包括不透明导电体，以下将对其进行详细观察。
基板110可包括如聚酰亚胺(polyimide)、聚酰胺(polyamide)这样的聚合物或玻璃等绝缘物质，并且可为光学透明的。在基板110包括聚合物层的情况下，为了防止水分等的渗透，基板110可包括含有如硅氧化物(SiOx)、硅氮化物(SiNx)这样的无机绝缘物质的阻挡层(barrier layer，未图示)。
在基板110上设置有半导体层130。半导体层130可包括沟道区域以及沟道区域两侧的源极区域和漏极区域。半导体层130可包括如多晶硅、非晶硅、氧化物半导体这样的半导体物质。在基板110与半导体层130之间可设置有用于防止会劣化半导体层130的特性的杂质的扩散并且防止水分等的渗透的缓冲层(buffer layer，未图示)。
在半导体层130上设置有包括无机绝缘物质的第一绝缘层141。
在第一绝缘层141上设置有包括晶体管的栅电极1155、电容器CP的第一电极1156、栅极线(未图示)等的第一栅极导电体。栅电极1155与半导体层130的沟道区域重叠。
图4所示的第一栅极导电体可为包括钼(Mo)、铜(Cu)、铝(Al)、银(Ag)、铬(Cr)、钽(Ta)或钛(Ti)等金属的单层和/或多层结构。此外，第一栅极导电体可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(IndiumZinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)和铜(Cu)中的至少一种，并且下部层可包括ITO(Indium TinOxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(IndiumGallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000091
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000092
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的第一栅极导电体可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。第一栅极导电体使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000101
的银(Ag)，从而可整体成为透明导电体。由此，第一栅极导电体可在第二显示区域DA2提高从基板110的下部流入的外部光的透过率。
相反，图5所示的第一栅极导电体可为包括钼(Mo)、铜(Cu)、铝(Al)、银(Ag)、铬(Cr)、钽(Ta)、钛(Ti)等金属的单层和/或多层结构。
在第一栅极导电体上设置有第二绝缘层142以覆盖第一绝缘层141和第一栅极导电体。第二绝缘层142可包括无机绝缘物质。
在第二绝缘层142上设置有包括电容器CP的第二电极1125的第二栅极导电体。
图4所示的第二栅极导电体可为包括钼(Mo)、铜(Cu)、铝(Al)、银(Ag)、铬(Cr)、钽(Ta)或钛(Ti)等金属的单层和/或多层结构。此外，第二栅极导电体可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(IndiumZinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)和铜(Cu)中的至少一种，并且下部层可包括ITO(Indium TinOxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(IndiumGallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000103
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000104
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的第二栅极导电体可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。第二栅极导电体使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000102
的银(Ag)，从而可整体成为透明导电体。由此，第二栅极导电体可在第二显示区域DA2提高从基板110的下部流入的外部光的透过率。
相反，图5所示的第二栅极导电体可为包括钼(Mo)、铜(Cu)、铝(Al)、银(Ag)、铬(Cr)、钽(Ta)或钛(Ti)等金属的单层和/或多层结构。
在第二绝缘层142上设置有第三绝缘层160以覆盖第二绝缘层142和第二栅极导电体。第三绝缘层160可包括有机绝缘物质。
在第三绝缘层160上设置有包括晶体管的源电极70、漏电极71、电容器连接部72以及作为数据线、驱动电压线等的一部分的布线部1172的数据导电体。源电极70可通过第二绝缘层142的开口(opening)连接到半导体层130的源极区域，并且漏电极71可通过第二绝缘层142的开口(opening)连接到半导体层130的漏极区域。此外，源电极70可为源极连接部，漏电极71可为漏极连接部。
源电极70和漏电极71可为包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)或钽(Ta)等金属的单层和/或多层结构。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。这种源电极70和漏电极71可为使大部分光无法透过的不透明导电体。
图4所示的布线部1172可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin ZincOxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)和铜(Cu)中的至少一种，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(IndiumZinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000111
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000112
相反，图5所示的布线部1172与源电极70和漏电极71相同地整体包括不透明导电体。例如，可为包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属的单层和/或多层结构。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的数据导电体的布线部1172可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。数据导电体使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000121
的银(Ag)，从而可整体成为透明导电体。由此，图4的布线部1172可在第二显示区域DA2提高从基板110的下部流入的外部光的透过率。
与位于第一显示区域DA1的数据导电体相同地，位于第二显示区域DA2的数据导电体的源电极70和漏电极71可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。在包括这种三层结构的数据导电体的源电极70和漏电极71中，上部层和下部层可为透明的，但是可基于中间层的铝(Al)的厚度等而整体为不透明。
虽然数据导电体的源电极70和漏电极71可比布线部1172厚并且可包括不透明导电体，但是当其为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构时，可维持适当的厚度，从而可与半导体层130稳定地连接。
栅电极1155、源电极70和漏电极71与半导体层130一同构成晶体管。第一电极1156和第二电极1125与它们之间的第二绝缘层142一同构成电容器CP。构成像素电路的晶体管和电容器可位于第二像素区域PA2，并且不位于透过区域TA。
在第三绝缘层160和数据导电体上设置有平坦化层180。平坦化层180可包括有机物质。为了提高待形成在平坦化层180上的发光元件的发光效率，平坦化层180可消除高低差而实现平坦化。平坦化层180可在第二像素区域PA2覆盖第三绝缘层160和数据导电体。
在平坦化层180上设置有像素电极191。像素电极191相当于发光二极管的阳极(Anode)。像素电极191可与晶体管的漏电极71电连接以接收电压的施加。
图4所示的像素电极191可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin ZincOxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)和铜(Cu)中的至少一种，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(IndiumZinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000131
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000132
由此，图4的像素电极191可在第二显示区域DA2提高从基板110的下部流入的外部光的透过率。
相反，图5所示的像素电极191也可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)和ITZO(Indium TinZinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)和ITZO(Indium TinZinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。位于第一显示区域DA1的像素电极191的中间层的厚度可比位于第二显示区域DA2的像素电极191厚。由此，在第一显示区域DA1中光的透过率可比第二显示区域DA2低。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的像素电极191可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。位于第一显示区域DA1的像素电极191也可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。然而，位于第二显示区域DA2的像素电极191的银(Ag)的厚度可比位于第一显示区域DA1的像素电极191的银(Ag)的厚度薄。在此，位于第二显示区域DA2的像素电极191的适当的厚度可为
Figure BDA0002998676810000141
以下，参照图6至图13来说明一实施例涉及的显示装置的第二显示区域的一个像素。
图6是一实施例涉及的显示装置的第二显示区域中的一个像素的平面图，图7是沿着图6的VII-VII'线截取的剖视图，图8至图12是按照各个层示出图6的显示装置的一个像素的平面图，并且图13是一实施例涉及的显示装置的一个像素的电路图。
首先，参照图6，图6所示的第二显示区域DA2中的一个像素PX包括第一子像素PX1、第二子像素PX2和第三子像素PX3。虽然第一子像素PX1、第二子像素PX2和第三子像素PX3可分别包括所有电极，并且所有电极可执行相同的作用，但是一部分电极的位置和形状可不同。在图6所示的像素PX的周边可设置有透过区域TA，并且还可设置有与图6所示的像素PX相同或不同的像素。
一实施例涉及的显示装置1主要包括沿着第一方向x延伸并且分别传递扫描信号Sn、前级扫描信号Sn-1、发光控制信号EM、旁路(Bypass)信号GB和初始化电压Vint的扫描线151、前级扫描线152、发光控制线153、旁路控制线154和初始化电压线127、128。虽然在图6仅示出了一部分，但是扫描线151、前级扫描线152、发光控制线153、旁路控制线154和初始化电压线127、128中的至少一个可被设置成在第一方向x上延伸得很长。
显示装置1包括沿着与第一方向x交叉的第二方向y延伸且分别传递数据电压Dm和驱动电压ELVDD的数据线171和驱动电压线172。虽然在图6仅示出了一部分，但是数据线171和驱动电压线172中的至少一个可被设置成在第二方向y上延伸得很长。
在本实施例中，扫描线151、前级扫描线152、发光控制线153、旁路控制线154、初始化电压线127、128、数据线171和驱动电压线172可整体地或者部分地包括透明导电体。由此，本实施例涉及的显示装置可提高外部光的透过率，详细内容将后述。
显示装置1包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、维持电容器Cst和发光二极管LED。
在包括如聚酰亚胺(polyimide)、聚酰胺(polyamide)这样的聚合物或玻璃等绝缘物质的基板110上，设置有多个晶体管T1、T2、T3、T4、T5、T6、T7的半导体层130。在图8示出了半导体层130。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7各自的沟道(channel)位于延伸得很长的半导体层130内。不仅如此，多个晶体管T1、T2、T3、T4、T5、T6、T7的第一电极和第二电极中的至少一部分位于半导体层130。半导体层130可弯折成各种形状来形成。半导体层130可包括如多晶硅这样的多晶半导体或氧化物半导体。
半导体层130包括用n型杂质或p型杂质进行了沟道掺杂的沟道以及位于沟道的两侧且掺杂浓度比掺杂在沟道中的杂质高的第一掺杂区域和第二掺杂区域。第一掺杂区域和第二掺杂区域分别对应于多个晶体管T1、T2、T3、T4、T5、T6、T7的第一电极和第二电极。当第一掺杂区域和第二掺杂区域中的一个为源极区域时，剩余的一个可为漏极区域。此外，在半导体层130中彼此不同的晶体管的第一电极与第二电极之间的区域也可被掺杂以使得两个晶体管彼此电连接。
多个晶体管T1、T2、T3、T4、T5、T6、T7的各自的沟道与各个晶体管T1、T2、T3、T4、T5、T6、T7的栅电极重叠，并且位于各个晶体管T1、T2、T3、T4、T5、T6、T7的第一电极与第二电极之间。多个晶体管T1、T2、T3、T4、T5、T6、T7可具有实质上相同的叠层结构。以下，主要对驱动晶体管T1进行详细说明，对剩余的晶体管T2、T3、T4、T5、T6、T7进行简单说明。
驱动晶体管T1包括沟道、第一栅电极155、第一电极S1和第二电极D1。驱动晶体管T1的第一电极S1和第二电极D1分别位于沟道的两侧。沟道被弯折，这是为了在有限的区域内将沟道的长度形成得较长。沟道的形状并不限于所示的Ω形，可为U形、S形等各种形状。
在基板110和半导体层130上设置有第一绝缘层141。
在第一绝缘层141上设置有包括多个晶体管的栅电极、扫描线151、前级扫描线152、发光控制线153和旁路控制线154的第一栅极导电体。在图9示出了第一栅极导电体。
驱动晶体管T1的第一栅电极155在平面上与沟道重叠。
第二晶体管T2的栅电极可为半导体层130与扫描线151重叠的部分的一部分。
第三晶体管T3的栅电极可为扫描线151的一部分，并且可由彼此相邻的两个晶体管构成。在图6的像素PX内，以第三晶体管T3的半导体层130被弯折的部分为基准，在左侧和下侧示出了T3的符号。这两个部分可分别为第三晶体管T3的栅电极。
第四晶体管T4的栅电极可为前级扫描线152的一部分，并且可由彼此相邻的两个晶体管构成。在图6的像素PX内，以第四晶体管T4的半导体层130被弯折的部分为基准，在下侧示出了两个T4的符号。这两个部分可分别为第四晶体管T4的栅电极。如上所述的结构可被称为双栅极(dual gate)结构，可阻断漏电流的流动。
第五晶体管T5的栅电极可为半导体层130与发光控制线153重叠的部分的一部分。
第六晶体管T6的栅电极可为半导体层130与发光控制线153重叠的部分的一部分。
第七晶体管T7的栅电极可为半导体层130与旁路控制线154重叠的部分的一部分。
在第一栅极导电体上设置有第二绝缘层142。
在第二绝缘层142上设置有包括维持电极126、初始化电压线127、128、岛型电极123的第二栅极导电体。在图10示出了第二栅极导电体。
维持电极126可与第一栅电极155重叠，并且可彼此被连接并延伸成位于第一子像素PX1、第二子像素PX2和第三子像素PX3处。维持电极126包括开口部41。维持电极126与第一栅电极155在平面上重叠，且第二绝缘层142位于其间，由此构成维持电容器Cst。维持电极126为维持电容器Cst的第一电极，并且第一栅电极155构成第二电极。
维持电极126通过开口56与驱动电压线172电连接。由此，维持电容器Cst可存储与通过驱动电压线172传递到维持电极126的驱动电压ELVDD和第一栅电极155的栅极电压Vg之间的差对应的电荷。
初始化电压线127、128可向第四晶体管T4和第七晶体管T7传递初始化电压Vint。初始化电压线127、128可包括向第四晶体管T4的第一电极S4传递初始化电压Vint的第一初始化电压线127和向第七晶体管T7的第二电极D7传递初始化电压Vint的第二初始化电压线128。向第一初始化电压线127和第二初始化电压线128可分别施加不同的初始化电压Vint，也可分别施加相同的初始化电压Vint。此时，第一初始化电压线127和第二初始化电压线128可在第一方向x上延伸并且彼此被连接。
岛型电极123与维持电极126及初始化电压线127、128间隔开，被设置成岛形状。岛型电极123通过开口50与驱动电压线172电连接。由此，岛型电极123可从驱动电压线172接收驱动电压ELVDD的传递。
在第二绝缘层142上设置有第三绝缘层160以覆盖第二绝缘层142和第二栅极导电体。第三绝缘层160可包括有机绝缘物质。
在第三绝缘层160上设置有包括多个晶体管的第一电极连接部及第二电极连接部、数据线171、驱动电压线172、第一连接电极173、第二连接电极174、第三连接电极176和阳极连接电极175的数据导电体。在图11示出了数据导电体。
数据线171包括在第二方向y上延伸的布线部1711和第二晶体管连接部1712。数据线171的布线部1711是指除了与第二晶体管T2的第一电极S2连接的第二晶体管连接部1712以外的部分。第二晶体管连接部1712通过开口53与第二晶体管T2的第一电极S2电连接。
数据线171的布线部1711与第二晶体管连接部1712可彼此直接接触，并且可直接被连接以传递数据电压Dm。布线部1711和第二晶体管连接部1712可包括不同的物质。
数据线171的布线部1711可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin ZincOxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000181
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000182
相反，第二晶体管连接部1712包括不透明导电体。例如，可为包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属的单层和/或多层结构。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。在包括这种三层结构的第二晶体管连接部1712中，上部层和下部层可为透明的，但是可根据中间层的铝(Al)的厚度等而整体不透明。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的数据线171的布线部1711可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。数据线171的布线部1711使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000183
的银(Ag)，从而可整体成为透明导电体。由此，数据线171的布线部1711可在第二显示区域DA2提高从基板110的下部流入的外部光的透过率。
与位于第一显示区域DA1的数据线相同地，位于第二显示区域DA2的第二晶体管连接部1712可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
驱动电压线172包括布线部1721、岛型电极连接部1722、维持电极连接部1723和第五晶体管连接部1724。
驱动电压线172的布线部1721为从驱动电压线172中除了岛型电极连接部1722、维持电极连接部1723和第五晶体管连接部1724以外的部分。布线部1721包括在第一方向x上延伸的横向布线部1721a和在第二方向y上延伸的纵向布线部。
横向布线部1721a与维持电极连接部1723可彼此直接接触，并且可被直接连接以传递驱动电压ELVDD。维持电极连接部1723通过开口56与维持电极126电连接。
纵向布线部包括第一纵向布线部1721b和第二纵向布线部1721c。第一纵向布线部1721b可与岛型电极连接部1722彼此接触并且可被电连接。第二纵向布线部1721c可与第五晶体管连接部1724直接接触并且可被直接连接。岛型电极连接部1722通过开口50与岛型电极123电连接。第五晶体管连接部1724通过开口57与第五晶体管T5的第一电极S5电连接。
驱动电压线172的布线部1721可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-ZincOxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(IndiumTin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium ZincOxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000191
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000192
相反，岛型电极连接部1722、维持电极连接部1723和第五晶体管连接部1724包括不透明导电体。例如，可为包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属的单层和/或多层结构。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的驱动电压线172的布线部1721可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。驱动电压线172的布线部1721使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000193
的银(Ag)，从而可整体成为透明导电体。由此，驱动电压线172的布线部1721可提高从基板110的下部流入的外部光的透过率。
与位于第一显示区域DA1的驱动电压线相同地，位于第二显示区域DA2的岛型电极连接部1722、维持电极连接部1723和第五晶体管连接部1724可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。在包括这种三层结构的岛型电极连接部1722、维持电极连接部1723和第五晶体管连接部1724中，虽然上部层和下部层可为透明的，但是可根据中间层的铝(Al)的厚度等而整体不透明。
对于图11所示的除了数据线171和驱动电压线172的布线部以外的连接部用虚线区分了区域，但是连接部的区域可根据各个开口的形状、大小而具有各种变形。
第一连接电极173包括布线部1731、第一栅电极连接部1732和第三晶体管连接部1733。第一连接电极173的布线部1731是除了第一栅电极连接部1732和第三晶体管连接部1733以外的部分。布线部1731可与第一栅电极连接部1732和第三晶体管连接部1733直接接触并且可被电连接。
第一栅电极连接部1732通过开口51与第一栅电极155电连接，并且第三晶体管连接部1733通过开口52与第三晶体管T3的第二电极D3电连接。由此，第一连接电极173可连接驱动晶体管T1的栅电极155与第三晶体管T3的第二电极D3。
第一栅电极连接部1732和第三晶体管连接部1733包括不透明导电体。例如，可包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
相反，第一连接电极173的布线部1731可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-ZincOxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(IndiumTin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium ZincOxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000211
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000212
由此，第一连接电极173的布线部1731可提高从基板110的下部流入的外部光的透过率。
第二连接电极174包括布线部1741、第四晶体管连接部1742和第一初始化连接部1743。第二连接电极174的布线部1741是除了第四晶体管连接部1742和第一初始化连接部1743以外的部分。布线部1741可与第四晶体管连接部1742和第一初始化连接部1743直接接触并且可被电连接。
第四晶体管连接部1742通过开口54与第四晶体管T4的第一电极S4连接，并且第一初始化连接部1743通过开口55与第一初始化电压线127连接。由此，第二连接电极174可连接第四晶体管T4与第一初始化电压线127。
第四晶体管连接部1742和第一初始化连接部1743包括不透明导电体。例如，可包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
相反，第二连接电极174的布线部1741可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-ZincOxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(IndiumTin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium ZincOxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000221
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000222
由此，第二连接电极174的布线部1741可提高从基板110的下部流入的外部光的透过率。
第三连接电极176包括布线部1761、第二初始化连接部1762和第七晶体管连接部1763。第三连接电极176的布线部1761是除了第二初始化连接部1762和第七晶体管连接部1763以外的部分。布线部1761可与第二初始化连接部1762和第七晶体管连接部1763直接接触并且可被电连接。
第二初始化连接部1762通过开口59与第二初始化电压线128连接，并且第七晶体管连接部1763通过开口60与第七晶体管T7的第二电极D7连接。由此，第三连接电极176可连接第七晶体管T7与第二初始化电压线128。
第二初始化连接部1762和第七晶体管连接部1763包括不透明导电体。例如，可包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
相反，第三连接电极176的布线部1761可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-ZincOxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(IndiumTin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium ZincOxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000224
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000223
由此，第三连接电极176的布线部1761可提高从基板110的下部流入的外部光的透过率。
阳极连接电极175包括第六晶体管连接部1752。第六晶体管连接部1752可通过开口58与第六晶体管T6的第二电极D6连接。此外，阳极连接电极175可通过开口81与像素电极191连接。在阳极连接电极175中与像素电极191连接的开口81可与第六晶体管连接部1752重叠，也可设置成不重叠。
阳极连接电极175可在各个子像素PX1、PX2、PX3中以不同的形状实现。如图6所示，在第一子像素PX1中可实现为岛形状，在第二子像素PX2中可实现为朝向开口81的下侧延伸得较长以设置开口58的长杆形状，并且在第三子像素PX3中可实现为相邻设置开口81和开口58且朝向开口58的上侧延伸得较长的长杆形状。
包围开口58的第六晶体管连接部1752包括不透明导电体。例如，可包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、镍(Ni)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、钽(Ta)等金属。具体地，可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
相反，阳极连接电极175中除了第六晶体管连接部1752以外的杆形状部分可由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium ZincOxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin ZincOxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000231
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000232
由此，阳极连接电极175可提高从基板110的下部流入的外部光的透过率。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的各个连接电极173、174、175、176的布线部可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。各个连接电极173、174、175、176的布线部使上部层和下部层包括透明金属(例如，ITO)并且使中间层包括厚度为
Figure BDA0002998676810000241
以下的银(Ag)，从而可整体成为透明导电体。
位于第二显示区域DA2的各个连接部可为上部层由钛(Ti)构成、中间层由铝(Al)构成并且下部层由钛(Ti)构成的三层结构。
在数据导电体上设置有平坦化层180。
在平坦化层180上设置有像素电极191。在图12示出了像素电极191。
像素电极191可为大致菱形形状。此外，在各个子像素PX1、PX2、PX3中，可根据与第六晶体管T6连接的开口81的位置而以不同的形状实现各个子像素。例如，在第一子像素PX1中，开口81位于菱形的下方顶点的一侧，从而可为在下方顶点处部分扩张的多边形。在第二子像素PX2中，开口81在菱形的下方顶点的下方被隔开设置，从而可为在下方顶点处包括沿着第二方向y延伸的长矩形的多边形。在第三子像素PX3中，开口81被设置成与菱形的下方顶点的下方相邻，从而可为在下方顶点处包括沿着第二方向y部分延伸的四边形的多边形。
像素电极191可通过平坦化层180的开口81而与阳极连接电极175电连接。由此，像素电极191可通过阳极连接电极175而与第六晶体管T6连接并且可接收驱动晶体管T1的输出电流。
像素电极191可整体由包括透明导电体的三层结构构成。上部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InSnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin ZincOxide，铟锡锌氧化物，InSnZnO)中的至少一种，中间层可包括银(Ag)、铝(Al)、铜(Cu)等，并且下部层可包括ITO(Indium Tin Oxide，铟锡氧化物，InZnO)、IZO(Indium Zinc Oxide，铟锌氧化物，InZnO)、IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物，InGaZnO)、AZO(Al-Zinc Oxide，铝锌氧化物，AlZnO)、GZO(Gallium-Zinc Oxide，镓锌氧化物，GaZnO)和ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物，InSnZnO)中的至少一种。中间层的厚度可在
Figure BDA0002998676810000251
以下，并且可使外部光透过的最佳的厚度可为
Figure BDA0002998676810000253
由此，像素电极191可提高从基板110的下部流入的外部光的透过率。
即，在一实施例涉及的显示装置中，位于第二显示区域DA2的像素电极191可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。位于第一显示区域DA1的像素电极191也可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。然而，位于第二显示区域DA2的像素电极191的银(Ag)的厚度可比位于第一显示区域DA1的像素电极191的银(Ag)的厚度薄。在此，位于第二显示区域DA2的像素电极191的适当的厚度可为
Figure BDA0002998676810000252
根据实施例，像素电极191可包括不透明的部分。不透明的像素电极191可为上部层包括ITO、中间层包括银(Ag)并且下部层包括ITO的三层结构。第二显示区域DA2的像素电极191的中间层的厚度可与图5所示的位于第一显示区域DA1的像素电极191的中间层的厚度相同。在第二显示区域DA2，即使像素电极191的厚度与第一显示区域DA1中的像素电极191的厚度相同，由于像素电极191可通过平坦化层180的开口81与透明的阳极连接电极175及透明的第六晶体管T6的第二电极D6连接，因此可提高从基板110的下部流入的外部光的透过率。
在像素电极191上可设置有分隔壁(未图示)。在分隔壁可形成有开口，并且可通过开口与像素电极191重叠。在分隔壁的开口可设置有发光层。图12所示的位于像素电极191内的菱形形状可为发光层360。在发光层360上可设置有公共电极(未图示)。像素电极191、发光层360和公共电极可构成发光二极管LED。
参照图13，多个信号线127、151、152、153、154、171、172、741与一个像素PX连接。多个信号线包括初始化电压线127、扫描线151、前级扫描线152、发光控制线153、旁路控制线154、数据线171、驱动电压线172和公共电压线741。
扫描线151与栅极驱动部(未图示)连接，从而将扫描信号Sn传递到第二晶体管T2和第三晶体管T3。前级扫描线152与栅极驱动部连接，从而将施加到位于前级的像素PX的前级扫描信号Sn-1传递到第四晶体管T4。发光控制线153与发光控制部(未图示)连接，并且将控制使发光二极管LED发光的时间的发光控制信号EM传递到第五晶体管T5和第六晶体管T6。旁路控制线154将旁路信号GB传递到第七晶体管T7。
数据线171是传递由数据驱动部(未图示)生成的数据电压Dm的布线，根据数据电压Dm，发光二极管LED发光的亮度会变化。驱动电压线172施加驱动电压ELVDD，初始化电压线127传递使驱动晶体管T1初始化的初始化电压Vint，并且公共电压线741施加公共电压ELVSS。分别向驱动电压线172、初始化电压线127和公共电压线741施加一定的电压。
驱动晶体管T1是根据所施加的数据电压Dm来调节输出的电流的大小的晶体管。驱动晶体管T1的第一电极S1经由第五晶体管T5而与驱动电压线172连接。此外，驱动晶体管T1的第一电极S1还与第二晶体管T2的第二电极D2连接，从而还接收数据电压Dm。驱动晶体管T1的第二电极D1经由第六晶体管T6而与发光二极管LED的阳极(Anode)连接。另一方面，栅电极G1与维持电容器Cst的一电极(第二维持电极E2)连接。由此，栅电极G1的电压根据存储在维持电容器Cst中的电压而变化，由此驱动晶体管T1输出的驱动电流Id会变化。
第二晶体管T2是将数据电压Dm接收到像素PX内的晶体管。栅电极G2与扫描线151连接，并且第一电极S2与数据线171连接。第二晶体管T2的第二电极D2与驱动晶体管T1的第一电极S1连接。当根据通过扫描线151传递的扫描信号Sn，第二晶体管T2被导通时，通过数据线171传递的数据电压Dm被传递到驱动晶体管T1的第一电极S1。
第三晶体管T3是将数据电压Dm经过驱动晶体管T1发生了变化的补偿电压(Dm+Vth的电压)传递到维持电容器Cst的第二维持电极E2的晶体管。栅电极G3与扫描线151连接，并且第一电极S3与驱动晶体管T1的第二电极D1连接。第三晶体管T3的第二电极D3与维持电容器Cst的第二维持电极E2和驱动晶体管T1的栅电极G1连接。第三晶体管T3根据通过扫描线151接收到的扫描信号Sn而被导通，从而连接驱动晶体管T1的栅电极G1与第二电极D1，并且还连接驱动晶体管T1的第二电极D1与维持电容器Cst的第二维持电极E2。
第四晶体管T4使驱动晶体管T1的栅电极G1和维持电容器Cst的第二维持电极E2初始化。栅电极G4与前级扫描线152连接，并且第一电极S4与初始化电压线127连接。第四晶体管T4的第二电极D4与维持电容器Cst的第二维持电极E2和驱动晶体管T1的栅电极G1连接。
第五晶体管T5将驱动电压ELVDD传递到驱动晶体管T1。栅电极G5与发光控制线153连接，并且第一电极S5与驱动电压线172连接。第五晶体管T5的第二电极D5与驱动晶体管T1的第一电极S1连接。
第六晶体管T6将从驱动晶体管T1输出的驱动电流Id传递到发光二极管LED。栅电极G6与发光控制线153连接，并且第一电极S6与驱动晶体管T1的第二电极D1连接。第六晶体管T6的第二电极D6与发光二极管LED的阳极(Anode)连接。
第五晶体管T5和第六晶体管T6根据通过发光控制线153接收到的发光控制信号EM而被同时导通，并且当通过第五晶体管T5将驱动电压ELVDD施加到驱动晶体管T1的第一电极S1时，根据驱动晶体管T1的栅电极G1的电压，驱动晶体管T1输出驱动电流Id。输出的驱动电流Id通过第六晶体管T6而被传递到发光二极管LED。随着电流Iled流过发光二极管LED，发光二极管LED发射光。
第七晶体管T7使发光二极管LED的阳极初始化。栅电极G7与旁路控制线154连接，第一电极S7与发光二极管LED的阳极(Anode)连接，并且第二电极D7与初始化电压线127连接。当第七晶体管T7根据旁路信号GB而被导通时，初始化电压Vint被施加到发光二极管LED的阳极，从而进行初始化。
维持电容器Cst的第一维持电极E1与驱动电压线172连接，第二维持电极E2与驱动晶体管T1的栅电极G1、第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4连接。其结果，第二维持电极E2决定驱动晶体管T1的栅电极G1的电压，并且通过第三晶体管T3的第二电极D3接收数据电压Dm、或者通过第四晶体管T4的第二电极D4接收初始化电压Vint。
另一方面，发光二极管LED的阳极(Anode)可与第六晶体管T6的第二电极D6和第七晶体管T7的第一电极S7连接，并且阴极(Cathode)与传递公共电压ELVSS的公共电压线741连接。
虽然在图13的实施例中像素电路包括七个晶体管T1至T7和一个电容器Cst，但是并不限于此，可以各种方式变更晶体管的数量和电容器的数量以及它们的连接。
以下，参照图14说明在一实施例涉及的显示装置中透过率的改善效果。
图14是用于说明基于一实施例涉及的显示装置的透明导电体的厚度的透过率改善效果的图表。
图14示出了对上部层由ITO构成、中间层由银(Ag)构成并且下部层由ITO构成的透明导电体进行热处理而基于波长的透过率。在本实施例中，这种透明导电体可为前述的第一栅极导电体、第二栅极导电体、数据导电体的布线部和像素电极。
下述表1示出了基于波长的透过率。
表1：
Figure BDA0002998676810000281
结合上述表1参照图14可确认出，在透明导电体中平均透过率和各波长下的透过率随着银(Ag)的厚度变薄而变大。
由此，在一实施例中，通过第一栅极导电体、第二栅极导电体、数据导电体的布线部和像素电极包括透明导电体，可改善透过率。
此外，在包括透明导电体的一实施例涉及的显示装置中包括与厚度在
Figure BDA0002998676810000282
以下的情况相当的银(Ag)，从而可确保低的电阻，并且可防止信号延迟。
以上，详细说明了本发明的实施例，但是本发明的权利范围并不限于此，本领域技术人员利用权利要求书中定义的本发明的基本概念进行的各种变形以及改良形态均属于本发明的权利范围。

Claims (10)

1.一种显示装置，包括：
基板，包括第一显示区域和第二显示区域；
光学元件，与所述第二显示区域重叠；
半导体层，位于所述基板上；
第一绝缘层，被设置成覆盖所述半导体层；
栅极导电体，位于所述第一绝缘层上；
第二绝缘层，被设置成覆盖所述栅极导电体；
数据导电体，位于所述第二绝缘层上；
第三绝缘层，被设置成覆盖所述数据导电体；以及
像素电极，位于所述数据导电体上，
位于所述第一显示区域的所述数据导电体包括不透明导电体，
位于所述第二显示区域的所述数据导电体的一部分为透明导电体。
2.根据权利要求1所述的显示装置，其中，
在所述第二显示区域，所述数据导电体包括与所述半导体层连接的源极连接部、漏极连接部和布线部，
所述布线部为所述透明导电体。
3.根据权利要求2所述的显示装置，其中，
所述透明导电体由包括上部层、中间层和下部层的三层结构构成，
所述上部层和所述下部层包括ITO、IZO、IGZO、AZO、GZO和ITZO中的至少一种，以及
所述中间层包括银、铜和铝中的至少一种。
4.根据权利要求2所述的显示装置，其中，
所述源极连接部和所述漏极连接部由上部层和下部层包括钛且中间层包括铝的三层结构构成。
5.根据权利要求2所述的显示装置，其中，
所述像素电极由包括上部层、中间层和下部层的三层结构构成。
6.根据权利要求2所述的显示装置，其中，
所述栅极导电体由包括上部层、中间层和下部层的三层结构构成。
7.根据权利要求1所述的显示装置，其中，
在所述第一显示区域，所述数据导电体由上部层和下部层包括钛且中间层包括铝的三层结构构成。
8.根据权利要求1所述的显示装置，其中，
所述第二显示区域包括透过区域。
9.一种显示装置，包括：
基板，包括第一显示区域和第二显示区域；
光学元件，与所述第二显示区域重叠；
扫描线，位于所述基板上且在第一方向上延伸；
数据线和驱动电压线，在与所述第一方向垂直的第二方向上延伸；
驱动晶体管，包括与所述驱动电压线电连接的第一电极和第一栅电极；
第二晶体管，包括与所述数据线连接的第一电极；以及
像素电极，与所述驱动晶体管电连接，
位于所述第一显示区域的所述数据线和所述驱动电压线包括不透明导电体，
位于所述第二显示区域的所述数据线和所述驱动电压线中的至少一个的一部分为透明导电体。
10.根据权利要求9所述的显示装置，其中，
在所述第二显示区域，所述数据线包括在所述第二方向上延伸的布线部以及与所述第二晶体管的所述第一电极连接的第二晶体管连接部。
CN202110339422.1A 2020-06-02 2021-03-30 显示装置 Pending CN113764466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066614A KR20210149958A (ko) 2020-06-02 2020-06-02 표시 장치
KR10-2020-0066614 2020-06-02

Publications (1)

Publication Number Publication Date
CN113764466A true CN113764466A (zh) 2021-12-07

Family

ID=78705424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110339422.1A Pending CN113764466A (zh) 2020-06-02 2021-03-30 显示装置

Country Status (3)

Country Link
US (1) US11495624B2 (zh)
KR (1) KR20210149958A (zh)
CN (1) CN113764466A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115943457A (zh) * 2021-05-20 2023-04-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570000B1 (ko) 2016-03-03 2023-08-23 삼성전자주식회사 디스플레이를 제어하는 전자 장치 및 이의 동작 방법
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
US10587738B2 (en) 2017-01-26 2020-03-10 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display module and electronic device
CN206451466U (zh) 2017-02-14 2017-08-29 广东欧珀移动通信有限公司 显示屏及电子装置
CN108010947B (zh) * 2017-11-29 2021-01-08 上海天马有机发光显示技术有限公司 一种有机发光显示面板和有机发光显示装置
KR102391961B1 (ko) 2018-01-29 2022-04-28 삼성전자주식회사 플렉서블 디스플레이를 포함하는 전자 장치
KR102664717B1 (ko) 2018-04-13 2024-05-10 삼성전자 주식회사 표시 영역에 의해 둘러싸인 홀 영역을 우회하는 복수의 배선들을 포함하는 디스플레이 및 이를 포함하는 전자 장치
WO2020185446A1 (en) * 2019-03-08 2020-09-17 Array Photonics, Inc. Electronic devices having displays with infrared components behind the displays
CN110969949A (zh) * 2019-11-29 2020-04-07 武汉华星光电技术有限公司 复合型显示屏、复合型显示屏模块和其显示控制方法

Also Published As

Publication number Publication date
KR20210149958A (ko) 2021-12-10
US11495624B2 (en) 2022-11-08
US20210375943A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US11600234B2 (en) Display substrate and driving method thereof
US11600679B2 (en) Display apparatus
KR102668610B1 (ko) 표시 장치
US9087800B2 (en) Organic light emitting diode display
US11678555B2 (en) Display device having transmissive area
TWI730542B (zh) 顯示裝置
CN113129771A (zh) 显示装置
US12022710B2 (en) Organic light emitting display device
CN114551531A (zh) 显示装置
CN113764466A (zh) 显示装置
KR20220111817A (ko) 표시 장치 및 그 제조 방법
KR20200076191A (ko) 표시장치
EP4181650A1 (en) Light emitting display device
US20220246710A1 (en) Light emitting display device
US20230171994A1 (en) Light emitting display device
US20220077269A1 (en) Display device
KR20220089776A (ko) 투명 표시 장치 및 이를 포함하는 타일드 표시 장치
CN114551504A (zh) 显示装置
CN116895246A (zh) 发光显示装置
KR20240024398A (ko) 발광 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20240038900A (ko) 발광 표시 장치
KR20240103750A (ko) 표시 장치 및 표시 패널
KR20230040418A (ko) 표시 패널 및 표시 패널의 제조 방법
CN118156268A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination