KR20240024398A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20240024398A
KR20240024398A KR1020220102065A KR20220102065A KR20240024398A KR 20240024398 A KR20240024398 A KR 20240024398A KR 1020220102065 A KR1020220102065 A KR 1020220102065A KR 20220102065 A KR20220102065 A KR 20220102065A KR 20240024398 A KR20240024398 A KR 20240024398A
Authority
KR
South Korea
Prior art keywords
layer
transistor
gate electrode
semiconductor
gate
Prior art date
Application number
KR1020220102065A
Other languages
English (en)
Inventor
김형석
정민재
박준현
박희진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220102065A priority Critical patent/KR20240024398A/ko
Priority to US18/322,765 priority patent/US20240065031A1/en
Publication of KR20240024398A publication Critical patent/KR20240024398A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 기판; 구동 트랜지스터용 제1 반도체 및 다결정 스위칭 트랜지스터용 제1 반도체를 포함하는 제1 반도체층; 상기 구동 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 구동 트랜지스터의 게이트 전극 및 상기 다결정 스위칭 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 다결정 스위칭 트랜지스터의 게이트 전극을 포함하는 제1 게이트 도전층; 상기 구동 트랜지스터의 상기 게이트 전극의 적어도 일부와 중첩하며, 오프닝을 가지는 유지 커패시터의 일 전극을 포함하는 제2 게이트 도전층; 산화물 스위칭 트랜지스터용 제2 반도체를 포함하는 제2 반도체층; 및 상기 산화물 스위칭 트랜지스터용 제2 반도체의 적어도 일부와 중첩하는 산화물 스위칭 트랜지스터의 게이트 전극을 포함하는 제3 게이트 도전층을 포함하며, 상기 구동 트랜지스터의 상기 게이트 전극과 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 동일한 층에 위치하며, 서로 다른 물질로 형성되어 있다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 내비게이션, 디지털 사진기, 전자 책, 휴대용 게임기, 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
표시 장치는 행 방향 및 열 방향으로 배치되어 있는 복수의 화소를 포함할 수 있다. 각 화소 내에는 트랜지스터, 커패시터 등과 같은 다양한 소자와 이들 소자에 신호를 공급할 수 있는 다양한 배선들이 위치할 수 있다.
이러한 트랜지스터, 커패시터 등 다양한 소자는 다양한 타이밍으로 인가되는 신호에 의하여 제어되어 화상을 표시하며, 발광 표시 장치는 특정 휘도의 빛을 방출하도록 제어되어 화상을 표시한다.
실시예들은 고속 구동이 가능한 발광 표시 장치를 제공하기 위한 것이다.
실시예들은 다결정 반도체에서 공정 중 탈 수소가 원활하게 이루어져 구동 트랜지스터의 특성을 일정하게 확보할 수 있다.
일 실시예에 따른 발광 표시 장치는 기판; 구동 트랜지스터용 제1 반도체 및 다결정 스위칭 트랜지스터용 제1 반도체를 포함하는 제1 반도체층; 상기 구동 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 구동 트랜지스터의 게이트 전극 및 상기 다결정 스위칭 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 다결정 스위칭 트랜지스터의 게이트 전극을 포함하는 제1 게이트 도전층; 상기 구동 트랜지스터의 상기 게이트 전극의 적어도 일부와 중첩하며, 오프닝을 가지는 유지 커패시터의 일 전극을 포함하는 제2 게이트 도전층; 산화물 스위칭 트랜지스터용 제2 반도체를 포함하는 제2 반도체층; 및 상기 산화물 스위칭 트랜지스터용 제2 반도체의 적어도 일부와 중첩하는 산화물 스위칭 트랜지스터의 게이트 전극을 포함하는 제3 게이트 도전층을 포함하며, 상기 구동 트랜지스터의 상기 게이트 전극과 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 동일한 층에 위치하며, 서로 다른 물질로 형성되어 있다.
상기 구동 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성될 수 있다.
상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 저저항 물질을 포함할 수 있다.
상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함할 수 있다.
상기 유지 커패시터의 상기 일 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하며, 상기 유지 커패시터의 상기 일 전극은 상기 구동 트랜지스터의 상기 게이트 전극과 중첩하여 상기 유지 커패시터를 형성할 수 있다.
상기 산화물 스위칭 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성될 수 있다.
상기 구동 트랜지스터용 제1 반도체와 상기 산화물 스위칭 트랜지스터용 제2 반도체를 연결하는 연결 부재를 더 포함할 수 있다.
상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되는 연결 부재를 더 포함할 수 있다.
일 실시예에 따른 발광 표시 장치는 기판; 구동 트랜지스터용 제1 반도체 및 다결정 스위칭 트랜지스터용 제1 반도체를 포함하는 제1 반도체층; 상기 구동 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 구동 트랜지스터의 게이트 전극; 상기 다결정 스위칭 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 다결정 스위칭 트랜지스터의 게이트 전극; 상기 구동 트랜지스터의 상기 게이트 전극의 적어도 일부와 중첩하며, 오프닝을 가지는 유지 커패시터의 일 전극; 산화물 스위칭 트랜지스터용 제2 반도체; 및 상기 산화물 스위칭 트랜지스터용 제2 반도체의 적어도 일부와 중첩하는 산화물 스위칭 트랜지스터의 게이트 전극을 포함하며, 상기 구동 트랜지스터의 상기 게이트 전극과 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 서로 다른 층에 위치한다.
상기 제1 반도체층을 덮는 제1 게이트 절연막; 및 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극을 덮는 제2 게이트 절연막을 더 포함하며, 상기 구동 트랜지스터의 상기 게이트 전극은 상기 제2 게이트 절연막 위에 위치할 수 있다.
상기 구동 트랜지스터의 상기 게이트 전극을 덮는 추가 제2 게이트 절연막; 및 상기 유지 커패시터의 상기 일 전극을 덮는 제1 층간 절연막을 더 포함할 수 있다.
상기 제1 반도체층을 덮는 제1 게이트 절연막; 및 상기 구동 트랜지스터의 상기 게이트 전극을 덮는 제2 게이트 절연막을 더 포함하며, 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 상기 제2 게이트 절연막 위에 위치할 수 있다.
상기 유지 커패시터의 상기 일 전극을 덮는 추가 제2 게이트 절연막; 및 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극을 덮는 제1 층간 절연막을 더 포함할 수 있다.
상기 구동 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성될 수 있다.
상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 저저항 물질을 포함할 수 있다.
상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함할 수 있다.
상기 유지 커패시터의 상기 일 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하며, 상기 유지 커패시터의 상기 일 전극은 상기 구동 트랜지스터의 상기 게이트 전극과 중첩하여 상기 유지 커패시터를 형성할 수 있다.
상기 산화물 스위칭 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성될 수 있다.
상기 구동 트랜지스터용 제1 반도체와 상기 산화물 스위칭 트랜지스터용 제2 반도체를 연결하는 연결 부재를 더 포함할 수 있다.
상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되는 연결 부재를 더 포함할 수 있다.
실시예들에 따르면, 구동 게이트 전극과 다른 물질이며, 저저항 물질로 다결정 반도체층을 포함하는 트랜지스터의 게이트 전극을 형성하여 발광 표시 장치가 고속 구동이 가능하도록 한다.
몰리브덴(Mo)을 포함하는 물질로 구동 게이트 전극을 형성하여 구동 트랜지스터에 포함되는 반도체층이 공정 중에 수소가 충분히 제거될 수 있어 구동 트랜지스터의 특성이 일정하게 형성될 수 있다.
도 1은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
도 2는 일 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이다.
도 3은 도 2의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 4 및 도 5는 비교예와 실시예에 따른 차이를 비교하는 도면이다.
도 6은 일 실시예에 따른 발광 표시 장치에서 주파수에 따른 스캔 전압의 변화를 도시한 도면이다.
도 7은 또 다른 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이다.
도 8는 도 7의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 9은 또 다른 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이다.
도 10은 도 9의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 11는 일 실시예에 따른 발광 표시 장치의 단면 구조를 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
또한, 명세서 전체에서, 배선, 층, 막, 영역, 판, 구성 요소 등의 부분이 "제1 방향 또는 제2 방향으로 연장된다"라고 할 때, 이는 해당 방향으로 곧게 뻗은 직선 형상만을 의미하는 것이 아니고, 제1 방향 또는 제2 방향을 따라 전반적으로 연장되는 구조로, 일 부분에서 꺾이거나, 지그재그 구조를 가지거나, 곡선 구조를 포함하면서 연장되는 구조도 포함한다.
또한, 명세서에서 설명된 표시 장치, 표시 패널 등이 포함된 전자 기기(예를 들면, 휴대폰, TV, 모니터, 노트북 컴퓨터, 등)나 명세서에서 설명된 제조 방법에 의하여 제조된 표시 장치, 표시 패널 등이 포함된 전자 기기도 본 명세서의 권리 범위에서 배제되지 않는다.
이하에서 설명하는 본 발명은 다양한 발광 표시 장치에 적용될 수 있으며, 이하에서는 다양한 화소 구조 중 하나의 실시예를 도 1을 통하여 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
일 실시예에 따른 하나의 화소는 여러 배선(127, 128, 151, 152, 153, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cboost) 그리고 발광 다이오드(LED)를 포함한다. 여기서, 발광 다이오드(LED)를 제외한 트랜지스터 및 커패시터는 화소 회로부를 구성한다. 실시예에 따라서는 부스트 커패시터(Cboost)가 생략될 수 있다. 한편, 실시예에 따라서는 추가 커패시터 또는 추가 부스트 커패시터가 형성될 수도 있다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔선(151), 제2 스캔선(152), 초기화 제어선(153), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔선(151)은 스캔 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)에 전달한다. 제2 스캔선(152)은 제1 스캔선(151)의 신호와 동일한 타이밍에 제1 스캔선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔선(151)에 부극성의 전압이 인가될 때, 제2 스캔선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다. 초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 이에 따라 발광 다이오드(LED)에 전달되는 발광 전류의 크기가 변하여 발광 다이오드(LED)가 발광하는 휘도도 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(VAINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
구동 트랜지스터(T1; 또는 제1 트랜지스터라고도 함)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체(이하 다결정 반도체 또는 제1 반도체라고도 함)를 가진다. 구동 트랜지스터(T1)의 게이트 전극의 전압(즉, 유지 커패시터(Cst)에 저장된 전압)의 크기에 따라서 발광 다이오드(LED)의 애노드로 출력되는 발광 전류의 크기를 조절하는 트랜지스터이다. 발광 다이오드(LED)의 애노드 전극으로 출력되는 발광 전류의 크기에 따라서 발광 다이오드(LED)의 밝기가 조절되므로 화소에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)의 발광 휘도를 조절할 수 있다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)의 제2 전극과도 연결되어 데이터 전압(DATA)도 인가 받는다. 한편, 구동 트랜지스터(T1)의 제2 전극은 발광 다이오드(LED)로 발광 전류를 출력하며, 제6 트랜지스터(T6; 이하 출력 제어 트랜지스터라고도 함)를 경유하여 발광 다이오드(LED)의 애노드와 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제2 전극은 제3 트랜지스터(T3)와도 연결되어, 제1 전극으로 인가되는 데이터 전압(DATA)을 제3 트랜지스터(T3)로 전달한다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 유지 커패시터(Cst)의 일 전극(이하 '제2 유지 전극'이라고 함)과 연결되어 있다. 유지 커패시터(Cst)의 타 전극(이하 '제1 유지 전극이라고 함)은 구동 전압(ELVDD)을 전달받는다. 이에 유지 커패시터(Cst)에 저장된 전압에 따라서 구동 트랜지스터(T1)의 게이트 전극의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 발광 전류가 변경된다. 유지 커패시터(Cst)는 한 프레임 동안 구동 트랜지스터(T1)의 게이트 전극의 전압을 일정하게 유지시키는 역할을 한다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 제3 트랜지스터(T3)와도 연결되어 구동 트랜지스터(T1)의 제1 전극으로 인가되는 데이터 전압(DATA)이 제3 트랜지스터(T3)를 지나 구동 트랜지스터(T1)의 게이트 전극으로 전달되도록 할 수 있다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 제4 트랜지스터(T4)와도 연결되어 제1 초기화 전압(VINT)을 전달받아 초기화 될 수 있다.
제2 트랜지스터(T2)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체를 가진다. 제2 트랜지스터(T2)는 데이터 전압(DATA)을 화소내로 받아들이는 트랜지스터이다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔선(151) 및 부스트 커패시터(Cboost)의 일 전극(이하 '하부 부스트 전극'이라 함)과 연결되어 있다. 부스트 커패시터(Cboost)의 타 전극은 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 유지 전극과 연결되어 있다. 한편, 제2 트랜지스터(T2)의 제1 전극은 데이터선(171)과 연결되어 있으며, 제2 트랜지스터(T2)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다. 제1 스캔선(151)을 통해 전달되는 제1 스캔 신호(GW) 중 부극성의 전압에 의하여 제2 트랜지스터(T2)가 턴 온 되면, 데이터선(171)을 통해 전달되는 데이터 전압(DATA)이 구동 트랜지스터(T1)의 제1 전극으로 전달되며, 최종적으로 데이터 전압(DATA)은 구동 트랜지스터(T1)의 게이트 전극으로 전달되고 유지 커패시터(Cst)에 저장된다.
제3 트랜지스터(T3)는 n형 트랜지스터로, 반도체층으로는 산화물 반도체(이하 제2 반도체라고도 함)를 가진다. 제3 트랜지스터(T3)는 구동 트랜지스터(T1)의 제2 전극과 구동 트랜지스터(T1)의 게이트 전극을 전기적으로 연결한다. 그 결과 데이터 전압(DATA)이 구동 트랜지스터(T1)의 문턱 전압만큼 보상된 후 유지 커패시터(Cst)의 제2 유지 전극에 저장되도록 하는 트랜지스터이다. 제3 트랜지스터(T3)의 게이트 전극이 제2 스캔선(152)과 연결되어 있고, 제3 트랜지스터(T3)의 제1 전극이 구동 트랜지스터(T1)의 제2 전극과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극은 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극 및 부스트 커패시터(Cboost)의 타 전극(이하 '상부 부스트 전극'이라 함)과 연결되어 있다. 제3 트랜지스터(T3)는 제2 스캔선(152)을 통해 전달받은 제2 스캔 신호(GC) 중 정극성의 전압에 의하여 턴 온 되어, 구동 트랜지스터(T1)의 게이트 전극과 구동 트랜지스터(T1)의 제2 전극을 연결시키고, 구동 트랜지스터(T1)의 게이트 전극에 인가된 전압을 유지 커패시터(Cst)의 제2 유지 전극으로 전달하여 유지 커패시터(Cst)에 저장시킨다. 이 때, 유지 커패시터(Cst)에 저장되는 전압은 구동 트랜지스터(T1)가 턴 오프될 때의 구동 트랜지스터(T1)의 게이트 전극의 전압이 저장되어 구동 트랜지스터(T1)의 문턱 전압(Vth)값이 보상된 상태로 저장된다.
제4 트랜지스터(T4)는 n형 트랜지스터로, 반도체층으로는 산화물 반도체를 가진다. 제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 유지 전극을 초기화시키는 역할을 한다. 제4 트랜지스터(T4)의 게이트 전극은 초기화 제어선(153)과 연결되어 있고, 제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극은 제3 트랜지스터(T3)의 제2 전극, 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극, 및 부스트 커패시터(Cboost)의 상부 부스트 전극에 연결되어 있다. 제4 트랜지스터(T4)는 초기화 제어선(153)을 통해 전달받은 초기화 제어 신호(GI) 중 정극성의 전압에 의하여 턴 온 되며, 이 때, 제1 초기화 전압(VINT)을 구동 트랜지스터(T1)의 게이트 전극, 유지 커패시터(Cst)의 제2 유지 전극, 및 부스트 커패시터(Cboost)의 상부 부스트 전극에 전달하여 초기화한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체를 가진다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달하는 역할을 한다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제5 트랜지스터(T5)의 제1 전극은 구동 전압선(172)과 연결되어 있으며, 제5 트랜지스터(T5)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 발광 전류를 발광 다이오드(LED)로 전달하는 역할을 한다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 구동 트랜지스터(T1)의 제2 전극과 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 발광 다이오드(LED)의 애노드와 연결되어 있다.
제7 트랜지스터(T7)는 p형 또는 n형 트랜지스터로, 반도체층으로는 실리콘 반도체 또는 산화물 반도체를 가질 수 있으며, 도 26의 실시예에서 제7 트랜지스터(T7)는 p형 트랜지스터로, 실리콘 반도체를 포함한다. 제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드를 초기화시키는 역할을 한다. 제7 트랜지스터(T7)의 게이트 전극은 제1 스캔선(151)과 연결되어 있고, 제7 트랜지스터(T7)의 제1 전극은 발광 다이오드(LED)의 애노드와 연결되어 있으며, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(128)과 연결되어 있다. 여기서, 제7 트랜지스터(T7)의 게이트 전극은 전단 화소의 제1 스캔선(151)과 연결되어, 동일한 화소(PX)에 속하는 제2 트랜지스터(T2)의 게이트 전극과 동일한 제1 스캔선(151)에 연결되는 것이 아니고, 전단 화소(PX)의 제2 트랜지스터(T2)의 게이트 전극과 동일한 제1 스캔선(151)에 연결될 수 있다. 제1 스캔선(151) 중 부극성의 전압에 의해 제7 트랜지스터(T7)가 턴 온 되면 제2 초기화 전압(VAINT)이 발광 다이오드(LED)의 애노드로 인가되어 초기화된다. 한편, 제7 트랜지스터(T7)의 게이트 전극은 바이패스 신호(GB)가 전달되는 별도의 바이패스 제어선과 연결되어 제1 스캔선(151)과 별도의 배선으로 제어할 수도 있다. 또한, 실시예에 따라서는 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압선(128)은 제1 초기화 전압(VINT)이 인가되는 제1 초기화 전압선(127)이 서로 동일할 수 있다.
하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 2개의 커패시터(유지 커패시터(Cst), 부스트 커패시터(Cboost))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 부스트 커패시터(Cboost)가 제외될 수도 있다. 또한, 실시예에 따라서는 추가 부스트 커패시터가 제3 트랜지스터(T3)의 게이트 전극과 구동 트랜지스터(T1)의 게이트 전극 사이에 형성될 수 있다. 또한, 제3 트랜지스터 및 제4 트랜지스터가 n형 트랜지스터로 형성된 실시예이지만, 이 들 중 하나만 n형 트랜지스터로 형성되거나 다른 트랜지스터(예를 들어 제7 트랜지스터 등)가 n형 트랜지스터로 형성될 수도 있다.
이상과 같이 발광 표시 장치의 화소에는 서로 다른 층에 위치하는 두 종류의 반도체가 포함되어 있으며, 두 종류의 반도체는 각각 다결정 반도체(제1 반도체라고도 함)와 산화물 반도체(제2 반도체라고도 함)이다. 이들은 각각 트랜지스터에 포함되어 있으며, 이하에서는 다결정 반도체를 포함하는 트랜지스터는 다결정 트랜지스터라고 하며, 산화물 반도체를 포함하는 트랜지스터는 산화물 트랜지스터라고 한다. 이와 같이 하나의 화소가 다결정 트랜지스터와 산화물 트랜지스터를 포함할 수 있으며, 발광 다이오드(LED)에 구동 전류를 제공하는 구동 트랜지스터(T1)는 다결정 트랜지스터로 형성되어 있다. 구동 트랜지스터(T1)를 제외한 나머지 트랜지스터는 모두 스위칭 트랜지스터라고도 하며, 스위칭 트랜지스터는 다결정 스위칭 트랜지스터와 산화물 스위칭 트랜지스터로 구분될 수 있다.
이하에서는 도 2를 통하여 일 실시예에 따른 발광 표시 장치의 단면도를 살펴본다.
도 2는 일 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이다.
도 2에서는 구동 트랜지스터, 다결정 스위칭 트랜지스터, 및 산화물 스위칭 트랜지스터가 대표적으로 도시되어 있다. 여기서, 다결정 스위칭 트랜지스터는 도 1의 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 하나일 수 있으며, 산화물 스위칭 트랜지스터는 도 1의 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 중 하나일 수 있다. 실시예에 따라서는 제7 트랜지스터(T7)가 산화물 스위칭 트랜지스터로 형성될 수도 있다.
도 2에 의하면, 기판(110), 베리어층(110-1), 및 버퍼층(111)이 순차적으로 형성되어 있다. 기판(110)은 유리 등의 리지드(rigid)한 특성을 가져 휘지 않는 물질을 포함하거나 플라스틱이나 폴리 이미드(Polyimid)와 같이 휠 수 있는 플렉서블한 물질을 포함할 수 있다. 기판(110) 위에는 베리어층(110-1)이 위치하며, 실시예에 따라서는 베리어층(110-1)이 생략될 수도 있다.
베리어층(110-1)의 위에는 이를 덮는 버퍼층(111)이 위치한다. 버퍼층(111)은 제1 반도체층(ACT1)에 불순 원소의 침투를 차단하는 역할을 하며, 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다. 실시예에 따라서는 베리어층(110-1)과 버퍼층(111)의 사이에는 금속층(도 11의 BML 참고)이 형성될 수 있다.
버퍼층(111)의 위에는 다결정 반도체(P-Si)로 형성된 제1 반도체층(ACT1)이 위치한다. 도 2에서 제1 반도체층(ACT1)은 구동 트랜지스터의 제1 반도체(ACT1-1; 이하 구동 트랜지스터용 제1 반도체라고도 함)과 다결정 스위칭 트랜지스터의 제1 반도체(ACT1-2; 이하 다결정 스위칭 트랜지스터용 제1 반도체라고도 함)로 구분되어 도시되어 있다. 여기서, 다결정 스위칭 트랜지스터는 도 1의 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 하나일 수 있다. 제1 반도체층(ACT1) 각각은 채널과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함하며, 제1 영역 및 제2 영역은 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가져 다결정 트랜지스터의 제1 전극 및 제2 전극의 역할을 수행할 수 있다.
제1 반도체층(ACT1)의 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제1 게이트 절연막(141) 위에 다결정 트랜지스터의 게이트 전극(GE1, GE2)을 포함하는 제1 게이트 도전층이 위치할 수 있다. 제1 게이트 도전층은 구동 트랜지스터의 게이트 전극(GE1)과 다결정 스위칭 트랜지스터의 게이트 전극(GE2)로 구분되어 도시되어 있다.
도 1의 실시예에 따른 구동 트랜지스터의 게이트 전극(GE1)과 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 서로 동일한 층(제1 게이트 절연막(141)) 위에 위치하지만, 서로 다른 물질을 포함하여 형성되어 있다. 즉, 구동 트랜지스터의 게이트 전극(GE1)은 몰리브덴(Mo)을 포함하는 물질로 형성되어 있으며, 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 알루미늄(Al)을 포함하는 물질로 형성되어 있으며, 각각 단일층 또는 다중층으로 형성될 수 있다. 일 실시예에서 구동 트랜지스터의 게이트 전극(GE1)은 몰리브덴(Mo)으로 형성되며, 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다. 여기서, 몰리브덴(Mo)의 구동 트랜지스터의 게이트 전극(GE1)은 도 4에서 도시하는 바와 같이 공정 중의 탈 수소가 용이하게 발생하여 구동 트랜지스터의 특성이 일정하도록 하는 장점을 가진다. 한편, 저저항 특성을 가지는 알루미늄(Al)을 포함하는 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 도 6에서 도시하는 바와 같이, 240Hz의 고속 구동시에도 충분한 전압값을 가지는 스캔 신호가 전달되어 저항에 따른 지연의 문제가 발생하지 않는다.
제1 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 제1 게이트 도전층에 의해 가려진 제1 반도체층(ACT1)은 도체화되지 않고, 제1 게이트 도전층에 의해 덮여 있지 않은 제1 반도체층(ACT1)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제2 게이트 절연막(142) 위에 유지 커패시터(Cst)의 일 전극(CE)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 유지 커패시터(Cst)의 일 전극(CE)은 구동 트랜지스터의 게이트 전극(GE1)과 중첩하여 유지 커패시터(Cst)를 이루며, 구동 트랜지스터의 게이트 전극(GE1)의 일 부분과 중첩하는 오프닝(CEop)를 가질 수 있다. 실시예에 따라서 제2 게이트 도전층은 스캔선, 제어선, 또는 전압선을 더 포함할 수 있다. 제2 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 일 실시예에 따른 제2 게이트 도전층은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다.
제2 게이트 도전층 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있으며, 실시예에 따라서는 무기 절연 물질을 두껍게 형성할 수 있다.
제1 층간 절연막(161) 위에는 산화물 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 제2 반도체(ACT2; 이하 산화물 스위칭 트랜지스터용 제2 반도체라고도 함)를 포함하는 제2 반도체층이 위치할 수 있다.
제2 반도체층 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 제2 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 제3 게이트 절연막(143)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있다.
제3 게이트 절연막(143) 위에는 산화물 트랜지스터(또는 산화물 스위칭 트랜지스터)의 게이트 전극(GE3)을 포함하는 제3 게이트 도전층이 위치할 수 있다. 산화물 트랜지스터의 게이트 전극(GE3)은 채널과 중첩할 수 있다. 제3 게이트 도전층은 스캔선이나 제어선을 더 포함할 수 있다. 제3 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 일 실시예에 따른 제3 게이트 도전층은 몰리브덴(Mo)으로 형성된 단일층으로 형성될 수 있다.
제3 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제2 반도체(ACT2)의 노출된 영역을 도체화시킬 수 있다. 즉, 제3 게이트 도전층에 의해 가려진 제2 반도체(ACT2)는 도체화되지 않고, 제3 게이트 도전층에 의해 덮여 있지 않은 제2 반도체(ACT2)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제3 게이트 도전층 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 단층 또는 다층 구조를 가질 수 있다. 제2 층간 절연막(162)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있으며, 실시예에 따라서는 유기 물질을 포함할 수 있다.
제2 층간 절연막(162)의 위에는 다결정 트랜지스터 및 산화물 트랜지스터 각각의 제1 영역 및 제2 영역과 연결될 수 있는 연결 부재를 포함하는 제1 데이터 도전층이 위치할 수 있다.
도 2에서 제1 데이터 도전층은 구동 트랜지스터의 제1 영역과 연결되는 연결 부재(SE1), 구동 트랜지스터의 제2 영역과 연결되는 연결 부재(DE1), 구동 트랜지스터의 게이트 전극과 연결되는 연결 부재(CM2), 다결정 스위칭 트랜지스터의 제1 영역 및 제2 영역 각각과 연결되는 연결 부재(SE2, DE2), 그리고 산화물 스위칭 트랜지스터의 제1 영역 및 제2 영역 각각과 연결되는 연결 부재(SE3, DE3)를 포함하며, 산화물 스위칭 트랜지스터의 제1 영역과 연결되는 연결 부재(SE3)와 구동 트랜지스터의 제2 영역과 연결되는 연결 부재(DE1)는 일체로 연결되어 연결 부재(CM1)을 구성한다. 즉, 연결 부재(CM1)에 의하여, 구동 트랜지스터용 제1 반도체(ACT1-1)와 산화물 스위칭 트랜지스터용 제2 반도체(ACT2)는 서로 연결될 수 있다.
제1 데이터 도전층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제1 데이터 도전층 위에는 유기막이 위치할 수 있으며, 유기막 위에는 애노드가 위치할 수 있다. 제1 데이터 도전층의 위의 구조에 대해서는 도 11에서 살펴본다.
이상과 같은 도 2의 구조는 도 3과 같은 제조 방법으로 형성될 수 있다.
도 3은 도 2의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 3에서는 반도체 또는 도전체의 적층 단계(DEP1 내지 DEP7), 식각 단계(ET1 내지 ET8), 및 절연막 적층 단계(IDEP1 내지 IDEP5)로 구분하여 도시하였으며, 낮은 위치에 위치하는 단계일수록 먼저 진행되는 것을 나타내고 있다.
구체적으로, 도 3의 제조 방법에 의하면, 제1 반도체(ACT1)를 적층(DEP1)하고, 제1 반도체(ACT1)를 식각(ET1)한 후, 제1 게이트 절연막(141)을 적층(IDEP1)한다.
그 후, 제1-1 게이트 도전층(GAT1_1)을 적층(DEP2)하고, 제1-1 게이트 도전층(GAT1_1)을 식각(ET2)한 후, 제1-2 게이트 도전층(GAT1_2)을 적층(DEP3)하고, 제1-2 게이트 도전층(GAT1_2)을 식각(ET3)한다. 여기서, 제1-1 게이트 도전층(GAT1_1) 및 제1-2 게이트 도전층(GAT1_2)은 서로 다른 물질로 형성되는 제1 게이트 도전층을 각각 별도의 공정으로 형성하는 것을 나타내며, 실시예에 따라서 제1-1 게이트 도전층(GAT1_1)은 구동 트랜지스터의 게이트 전극(GE1)을 포함하고, 제1-2 게이트 도전층(GAT1_2)은 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 포함할 수 있다. 실시예에 따라서, 제1-1 게이트 도전층(GAT1_1)은 몰리브덴(Mo)을 포함하는 물질로 형성되어 있으며, 제1-2 게이트 도전층(GAT1_2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다.
그 후, 제2 게이트 절연막(142)을 적층(IDEP2)한다. 그 후, 제2 게이트 도전층(GAT2)을 적층(DEP4)하고, 제2 게이트 도전층(GAT2)을 식각(ET4)한 후, 제1 층간 절연막(161)을 적층(IDEP3)한다. 그 후, 제2 반도체(ACT2)를 적층(DEP5)하고, 제2 반도체(ACT2)를 식각(ET5)한 후, 제3 게이트 절연막(143)을 적층(IDEP4)한다. 그 후, 제3 게이트 도전층(GAT3)을 적층(DEP6)하고, 제3 게이트 도전층(GAT3)을 식각(ET6)한 후, 제2 층간 절연막(162)을 적층(IDEP5)한다. 여기서, 제2 게이트 도전층(GAT2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있으며, 제3 게이트 도전층(GAT3)은 몰리브덴(Mo)을 포함하는 물질로 형성된 단일층으로 형성될 수 있다.
그 후, 제1 게이트 절연막(141), 제2 게이트 절연막(142), 제1 층간 절연막(161), 제3 게이트 절연막(143), 및 제2 층간 절연막(162) 중 적어도 하나의 절연막에 콘택홀(CNT)을 형성(ET7)한다. 여기서, 콘택홀(CNT)은 두 종료의 콘택홀로 구분될 수 있으며, 제1 콘택홀은 제1 반도체(ACT1), 제1-1 게이트 도전층(GAT1_1), 제1-2 게이트 도전층(GAT1_2), 및 제2 게이트 도전층(GAT2)을 노출시키는 콘택홀이고, 제2 콘택홀은 제2 반도체(ACT2) 및 제3 게이트 도전층(GAT3)을 노출시키는 콘택홀일 수 있다. 실시예에 따라서는 제1 콘택홀과 제2 콘택홀은 서로 다른 공정에서 형성될 수 있다.
그 후, 제1 데이터 도전층을 적층(DEP7)하고 제1 데이터 도전층을 식각(ET8)한다.
제1 데이터 도전층의 상부의 구조는 도 11에서 살펴본다.
이하에서는 도 4 및 도 5를 통하여 구동 트랜지스터의 게이트 전극을 몰리브덴(Mo)으로 형성하는 경우의 특징을 비교예와 비교하여 살펴본다.
도 4 및 도 5는 비교예와 실시예에 따른 차이를 비교하는 도면이다.
도 4는 구동 트랜지스터의 게이트 전극을 몰리브덴(Mo)으로 형성한 실시예이며, 도 5는 구동 트랜지스터의 게이트 전극을 몰리브덴(Mo)이 아닌 저저항 금속인 알루미늄(Al)으로 형성한 비교예이다.
비교예인 도 5를 참고하면, 알루미늄(Al)으로 형성된 게이트 전극으로 인하여, 절연막에 형성된 오프닝(PCNT)을 통하여 제1 반도체(ACT1)의 내에 위치하는 수소가 외부로 제거되지 않는다. 이에 반하여 일 실시예인 도 4를 참고하면, 몰리브덴(Mo)으로 형성한 구동 트랜지스터의 게이트 전극은 제1 반도체(ACT1)의 내에 위치하는 수소가 오프닝(PCNT)을 통하여 외부로 배출되는 것을 막지 않는다. 그 결과 제1 반도체(ACT1)의 탈 수소 현상이 충분히 발생하게 되므로, 구동 트랜지스터가 가지는 구동 범위를 일정하게 확보할 수 있고, 구동 트랜지스터의 특성도 일정해지는 장점을 가진다.
한편, 게이트 전극을 저저항의 알루미늄(Al)으로 형성하는 경우 고속 구동이 가능한 장점이 있다. 이에 대하여 도 6을 통하여 살펴본다.
도 6은 일 실시예에 따른 발광 표시 장치에서 주파수에 따른 스캔 전압의 변화를 도시한 도면이다.
도 6에서는 신호선을 몰리브덴(Mo)으로 형성한 실시예와 알루미늄(Al)으로 형성한 실시예에 대하여 구동 주파수에 따른 스캔 신호(GW)의 특성을 도시하고 있다. 또한, 도 6(A)에서는 120Hz의 구동 주파수로 동작하는 경우를 도시하고 있으며, 도 6(B)에서는 240Hz의 구동 주파수로 동작하는 경우를 도시하고 있다.
도 6(A)를 참고하면, 120Hz의 구동 주파수에서는 신호선을 몰리브덴(Mo)으로 형성하거나 알루미늄(Al)으로 형성하거나 모두 스캔 신호(GW)가 일정 레벨 이하의 전압을 일정 기간이상 가져 120Hz로 구동하는데 문제가 없는 것을 확인할 수 있다.
하지만, 도 6(B)를 참고하면, 240Hz의 구동 주파수에서는 알루미늄(Al)으로 형성된 신호선으로 전달되는 스캔 신호(GW)는 일정 레벨 이하의 전압을 일정 기간이상 가져 240Hz로 구동하는데 문제가 없지만, 몰리브덴(Mo)으로 형성된 신호선으로 전달되는 스캔 신호(GW)는 전압이 충분히 낮아지지 않아서 스캔 신호로서 동작하기 어려워 240Hz로 구동시 데이터 전압(DATA)이 충분히 충전되지 못하는 문제가 발생한다. 그러므로, 240Hz 및 이에 준하는 고속 구동을 위해서는 트랜지스터의 게이트 전극과 연결되는 신호선 및/또는 게이트 전극을 몰리브덴(Mo)으로 형성하지 않고 알루미늄(Al)과 같은 저저항 물질로 형성할 필요가 있다.
도 4 및 도 6의 특징을 종합하면, 본 실시예에서는 다결정 트랜지스터 중 하나인 구동 트랜지스터(T1)의 게이트 전극은 몰리브덴(Mo)을 포함하는 물질로 형성하여 탈 수소가 용이하게 이뤄지도록 하며, 다결정 스위칭 트랜지스터 중 적어도 하나의 트랜지스터의 게이트 전극은 저저항을 가지는 물질을 포함하도록 형성하여 240Hz의 고속 구동에서도 신호 지연 및 충전률 저하의 문제가 발생하지 않도록 한다. 본 실시예에서 저자항을 가지는 물질로는 알루미늄(Al)을 사용할 수 있다.
이하에서는 도 7 내지 도 10을 통하여 도 2 및 도 3과 다른 변형된 또 다른 실시예를 살펴보며, 먼저, 도 7 및 도 8의 실시예를 살펴본다.
도 7은 또 다른 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이고, 도 8는 도 7의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 7 및 도 8의 실시예는 도 2 및 도 3의 실시예와 달리, 구동 트랜지스터의 게이트 전극(GE1)을 제2 게이트 절연막(142)의 위에 형성하며, 추가 제2 게이트 절연막(142-1)을 더 포함한다. 그 결과 서로 다른 물질로 형성된 구동 트랜지스터의 게이트 전극(GE1)과 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 서로 다른 층의 위에 위치하고 있다.
도 7 및 도 8의 구조를 상세하게 살펴보면 아래와 같으며, 도 2 및 도 3에서 설명한 내용 중 중복되는 일부 내용은 생략하였다.
도 7에 의하면, 기판(110), 베리어층(110-1), 및 버퍼층(111)이 순차적으로 형성되어 있다. 기판(110) 위에는 베리어층(110-1)이 위치하며, 실시예에 따라서는 베리어층(110-1)이 생략될 수도 있다.
베리어층(110-1)의 위에는 이를 덮는 버퍼층(111)이 위치한다. 실시예에 따라서는 베리어층(110-1)과 버퍼층(111)의 사이에는 금속층(도 11의 BML 참고)이 형성될 수 있다.
버퍼층(111)의 위에는 다결정 반도체(P-Si)로 형성된 제1 반도체층(ACT1)이 위치한다. 도 7에서 제1 반도체층(ACT1)은 구동 트랜지스터의 제1 반도체(ACT1-1)과 다결정 스위칭 트랜지스터의 제1 반도체(ACT1-2)로 구분되어 도시되어 있다. 여기서, 다결정 스위칭 트랜지스터는 도 1의 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 하나일 수 있다. 제1 반도체층(ACT1) 각각은 채널과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함하며, 제1 영역 및 제2 영역은 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가져 다결정 트랜지스터의 제1 전극 및 제2 전극의 역할을 수행할 수 있다.
제1 반도체층(ACT1)의 위에는 제1 게이트 절연막(141)이 위치할 수 있다.
제1 게이트 절연막(141) 위에 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 포함하는 제1_1 게이트 도전층이 위치할 수 있다.
다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 저저항을 가지는 알루미늄(Al)을 포함하는 물질로 형성되어 있으며, 각각 단일층 또는 다중층으로 형성될 수 있다. 일 실시예에서 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다. 여기서, 저저항 특성을 가지는 알루미늄(Al)을 포함하는 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 도 6에서 도시하는 바와 같이, 240Hz의 고속 구동시에도 충분한 전압값을 가지는 스캔 신호가 전달되어 저항에 따른 지연의 문제가 발생하지 않는다.
제1_1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다.
제2 게이트 절연막(142)의 위에는 구동 트랜지스터의 게이트 전극(GE1)을 포함하는 제1_2 게이트 도전층이 위치할 수 있다.
구동 트랜지스터의 게이트 전극(GE1)은 몰리브덴(Mo)을 포함하는 물질로 형성되어 있으며, 몰리브덴(Mo)의 구동 트랜지스터의 게이트 전극(GE1)은 도 4에서 도시하는 바와 같이 공정 중의 탈 수소가 용이하게 발생하여 구동 트랜지스터의 특성이 일정하도록 하는 장점을 가질 수 있다.
제1_2 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 제1_1 게이트 도전층 및 제1_2 게이트 도전층에 의해 가려진 제1 반도체층(ACT1)은 도체화되지 않고, 제1_1 게이트 도전층 및 제1_2 게이트 도전층에 의해 덮여 있지 않은 제1 반도체층(ACT1)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제1_2 게이트 도전층 및 제2 게이트 절연막(142) 위에는 추가 제2 게이트 절연막(142-1)이 위치할 수 있다. 추가 제2 게이트 절연막(142-1)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
추가 제2 게이트 절연막(142-1) 위에 유지 커패시터(Cst)의 일 전극(CE)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 유지 커패시터(Cst)의 일 전극(CE)은 구동 트랜지스터의 게이트 전극(GE1)과 중첩하여 유지 커패시터(Cst)를 이루며, 구동 트랜지스터의 게이트 전극(GE1)의 일 부분과 중첩하는 오프닝(CEop)를 가질 수 있다. 일 실시예에 따른 제2 게이트 도전층은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다.
제2 게이트 도전층 위에는 제1 층간 절연막(161)이 위치할 수 있다.
제1 층간 절연막(161) 위에는 산화물 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 제2 반도체(ACT2)를 포함하는 제2 반도체층(산화물 반도체층)이 위치할 수 있다.
제2 반도체층 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 제2 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다.
제3 게이트 절연막(143) 위에는 산화물 트랜지스터의 게이트 전극(GE3)을 포함하는 제3 게이트 도전층이 위치할 수 있다. 산화물 트랜지스터의 게이트 전극(GE3)은 채널과 중첩할 수 있다. 제3 게이트 도전층은 스캔선이나 제어선을 더 포함할 수 있다. 일 실시예에 따른 제3 게이트 도전층은 몰리브덴(Mo)으로 형성된 단일층으로 형성될 수 있다.
제3 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제2 반도체(ACT2)의 노출된 영역을 도체화시킬 수 있다. 즉, 제3 게이트 도전층에 의해 가려진 제2 반도체(ACT2)는 도체화되지 않고, 제3 게이트 도전층에 의해 덮여 있지 않은 제2 반도체(ACT2)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제3 게이트 도전층 위에는 제2 층간 절연막(162)이 위치할 수 있다.
제2 층간 절연막(162)의 위에는 다결정 트랜지스터 및 산화물 트랜지스터 각각의 제1 영역 및 제2 영역과 연결될 수 있는 연결 부재를 포함하는 제1 데이터 도전층이 위치할 수 있다.
제1 데이터 도전층 위에는 유기막이 위치할 수 있으며, 유기막 위에는 애노드가 위치할 수 있다. 제1 데이터 도전층의 위의 구조에 대해서는 도 11에서 살펴본다.
이상과 같은 도 7의 구조는 도 8과 같은 제조 방법으로 형성될 수 있다.
도 8에서는 반도체 또는 도전체의 적층 단계(DEP1 내지 DEP7), 식각 단계(ET1 내지 ET8), 및 절연막 적층 단계(IDEP1 내지 IDEP5)로 구분하여 도시하였으며, 낮은 위치에 위치하는 단계일수록 먼저 진행되는 것을 나타내고 있다.
구체적으로, 도 8의 제조 방법에 의하면, 제1 반도체(ACT1)를 적층(DEP1)하고, 제1 반도체(ACT1)를 식각(ET1)한 후, 제1 게이트 절연막(141)을 적층(IDEP1)한다.
그 후, 제1-1 게이트 도전층(GAT1_1)을 적층(DEP2)하고, 제1-1 게이트 도전층(GAT1_1)을 식각(ET2)한 후, 제2 게이트 절연막(142)을 적층(IDEP2)한다.
그 후, 제1-2 게이트 도전층(GAT1_2)을 적층(DEP3)하고, 제1-2 게이트 도전층(GAT1_2)을 식각(ET3)한 후, 추가 제2 게이트 절연막(142-1)을 적층(IDEP2-1)한다.
여기서, 제1-1 게이트 도전층(GAT1_1)은 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 포함하고, 제1-2 게이트 도전층(GAT1_2)은 구동 트랜지스터의 게이트 전극(GE1)을 포함할 수 있다. 실시예에 따라서, 제1-1 게이트 도전층(GAT1_1)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있으며, 제1-2 게이트 도전층(GAT1_2)은 몰리브덴(Mo)을 포함하는 물질로 형성되어 있다.
그 후, 제2 게이트 도전층(GAT2)을 적층(DEP4)하고, 제2 게이트 도전층(GAT2)을 식각(ET4)한 후, 제1 층간 절연막(161)을 적층(IDEP3)한다. 그 후, 제2 반도체(ACT2)를 적층(DEP5)하고, 제2 반도체(ACT2)를 식각(ET5)한 후, 제3 게이트 절연막(143)을 적층(IDEP4)한다. 그 후, 제3 게이트 도전층(GAT3)을 적층(DEP6)하고, 제3 게이트 도전층(GAT3)을 식각(ET6)한 후, 제2 층간 절연막(162)을 적층(IDEP5)한다. 여기서, 제2 게이트 도전층(GAT2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있으며, 제3 게이트 도전층(GAT3)은 몰리브덴(Mo)을 포함하는 물질로 형성된 단일층으로 형성될 수 있다.
그 후, 제1 게이트 절연막(141), 제2 게이트 절연막(142), 추가 제2 게이트 절연막(142-1), 제1 층간 절연막(161), 제3 게이트 절연막(143), 및 제2 층간 절연막(162) 중 적어도 하나의 절연막에 콘택홀(CNT)을 형성(ET7)한다. 여기서, 콘택홀(CNT)은 두 종료의 콘택홀로 구분될 수 있으며, 제1 콘택홀은 제1 반도체(ACT1), 제1-1 게이트 도전층(GAT1_1), 제1-2 게이트 도전층(GAT1_2), 및 제2 게이트 도전층(GAT2)을 노출시키는 콘택홀이고, 제2 콘택홀은 제2 반도체(ACT2) 및 제3 게이트 도전층(GAT3)을 노출시키는 콘택홀일 수 있다. 실시예에 따라서는 제1 콘택홀과 제2 콘택홀은 서로 다른 공정에서 형성될 수 있다.
그 후, 제1 데이터 도전층을 적층(DEP7)하고 제1 데이터 도전층을 식각(ET8)한다.
제1 데이터 도전층의 상부의 구조는 도 11에서 살펴본다.
이하에서는 도 9 및 도 10을 통하여 또 다른 실시예에 대하여 살펴본다.
도 9은 또 다른 실시예에 따른 발광 표시 장치 중 일 부분의 단면도이고, 도 10은 도 9의 실시예에 따른 발광 표시 장치의 제조 방법을 개괄적으로 도시한 도면이다.
도 9 및 도 10의 실시예는 도 2 및 도 3의 실시예와 달리, 추가 제2 게이트 절연막(142-1)을 더 포함하며, 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 추가 제2 게이트 절연막(142-1)의 위에 추가 도전층으로 형성되어 있다. 그 결과 서로 다른 물질로 형성된 구동 트랜지스터의 게이트 전극(GE1)과 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 서로 다른 층의 위에 위치하고 있다. 도 9 및 도 10의 실시예는 도 7 및 도 8의 실시예와 달리, 제2 게이트 절연막(142)의 아래에 구동 트랜지스터의 게이트 전극(GE1)이 위치하고, 추가 제2 게이트 절연막(142-1)의 위에 다결정 스위칭 트랜지스터의 게이트 전극(GE2)이 위치하는 차이가 있다.
도 9 및 도 10의 구조를 상세하게 살펴보면 아래와 같으며, 도 2 및 도 3에서 설명한 내용 중 중복되는 일부 내용은 생략하였다.
도 9에 의하면, 기판(110), 베리어층(110-1), 및 버퍼층(111)이 순차적으로 형성되어 있다. 기판(110) 위에는 베리어층(110-1)이 위치하며, 실시예에 따라서는 베리어층(110-1)이 생략될 수도 있다.
베리어층(110-1)의 위에는 이를 덮는 버퍼층(111)이 위치한다. 실시예에 따라서는 베리어층(110-1)과 버퍼층(111)의 사이에는 금속층(도 11의 BML 참고)이 형성될 수 있다.
버퍼층(111)의 위에는 다결정 반도체(P-Si)로 형성된 제1 반도체층(ACT1)이 위치한다. 도 9에서 제1 반도체층(ACT1)은 구동 트랜지스터의 제1 반도체(ACT1-1)과 다결정 스위칭 트랜지스터의 제1 반도체(ACT1-2)로 구분되어 도시되어 있다. 여기서, 다결정 스위칭 트랜지스터는 도 1의 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 하나일 수 있다. 제1 반도체층(ACT1) 각각은 채널과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함하며, 제1 영역 및 제2 영역은 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가져 다결정 트랜지스터의 제1 전극 및 제2 전극의 역할을 수행할 수 있다.
제1 반도체층(ACT1)의 위에는 제1 게이트 절연막(141)이 위치할 수 있다.
제1 게이트 절연막(141) 위에 구동 트랜지스터의 게이트 전극(GE1)을 포함하는 제1 게이트 도전층이 위치할 수 있다.
구동 트랜지스터의 게이트 전극(GE1)은 몰리브덴(Mo)을 포함하는 물질로 형성되어 있으며, 몰리브덴(Mo)의 구동 트랜지스터의 게이트 전극(GE1)은 도 4에서 도시하는 바와 같이 공정 중의 탈 수소가 용이하게 발생하여 구동 트랜지스터의 특성이 일정하도록 하는 장점을 가질 수 있다.
제1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다.
제2 게이트 절연막(142)의 위에는 유지 커패시터(Cst)의 일 전극(CE)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 유지 커패시터(Cst)의 일 전극(CE)은 구동 트랜지스터의 게이트 전극(GE1)과 중첩하여 유지 커패시터(Cst)를 이루며, 구동 트랜지스터의 게이트 전극(GE1)의 일 부분과 중첩하는 오프닝(CEop)를 가질 수 있다. 일 실시예에 따른 제2 게이트 도전층은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다.
제2 게이트 도전층 및 제2 게이트 절연막(142) 위에는 추가 제2 게이트 절연막(142-1)이 위치할 수 있다. 추가 제2 게이트 절연막(142-1)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
추가 제2 게이트 절연막(142-1) 위에 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 포함하는 추가 도전층이 위치할 수 있다.
다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 저저항을 가지는 알루미늄(Al)을 포함하는 물질로 형성되어 있으며, 각각 단일층 또는 다중층으로 형성될 수 있다. 일 실시예에서 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다. 여기서, 저저항 특성을 가지는 알루미늄(Al)을 포함하는 다결정 스위칭 트랜지스터의 게이트 전극(GE2)은 도 6에서 도시하는 바와 같이, 240Hz의 고속 구동시에도 충분한 전압값을 가지는 스캔 신호가 전달되어 저항에 따른 지연의 문제가 발생하지 않는다.
추가 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 제1 게이트 도전층 및 추가 도전층에 의해 가려진 제1 반도체층(ACT1)은 도체화되지 않고, 제1 게이트 도전층 및 추가 도전층에 의해 덮여 있지 않은 제1 반도체층(ACT1)의 부분은 도전층과 동일한 특성을 가질 수 있다.
한편, 추가 도전층은 후속하여 형성되는 제2 반도체층의 아래에 위치하여 산화물 트랜지스터의 특성을 유지시키는 하부 실딩층(도 11의 BML-1 참고)을 포함할 수도 있다.
추가 도전층의 위에는 제1 층간 절연막(161)이 위치할 수 있다.
제1 층간 절연막(161) 위에는 산화물 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 제2 반도체(ACT2)를 포함하는 제2 반도체층(산화물 반도체층)이 위치할 수 있다.
제2 반도체층 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 제2 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다.
제3 게이트 절연막(143) 위에는 산화물 트랜지스터의 게이트 전극(GE3)을 포함하는 제3 게이트 도전층이 위치할 수 있다. 산화물 트랜지스터의 게이트 전극(GE3)은 채널과 중첩할 수 있다. 제3 게이트 도전층은 스캔선이나 제어선을 더 포함할 수 있다. 일 실시예에 따른 제3 게이트 도전층은 몰리브덴(Mo)으로 형성된 단일층으로 형성될 수 있다.
제3 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제2 반도체(ACT2)의 노출된 영역을 도체화시킬 수 있다. 즉, 제3 게이트 도전층에 의해 가려진 제2 반도체(ACT2)는 도체화되지 않고, 제3 게이트 도전층에 의해 덮여 있지 않은 제2 반도체(ACT2)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제3 게이트 도전층 위에는 제2 층간 절연막(162)이 위치할 수 있다.
제2 층간 절연막(162)의 위에는 다결정 트랜지스터 및 산화물 트랜지스터 각각의 제1 영역 및 제2 영역과 연결될 수 있는 연결 부재를 포함하는 제1 데이터 도전층이 위치할 수 있다.
제1 데이터 도전층 위에는 유기막이 위치할 수 있으며, 유기막 위에는 애노드가 위치할 수 있다. 제1 데이터 도전층의 위의 구조에 대해서는 도 11에서 살펴본다.
이상과 같은 도 9의 구조는 도 10과 같은 제조 방법으로 형성될 수 있다.
도 10에서는 반도체 또는 도전체의 적층 단계(DEP1 내지 DEP7), 식각 단계(ET1 내지 ET8), 및 절연막 적층 단계(IDEP1 내지 IDEP5)로 구분하여 도시하였으며, 낮은 위치에 위치하는 단계일수록 먼저 진행되는 것을 나타내고 있다.
구체적으로, 도 10의 제조 방법에 의하면, 제1 반도체(ACT1)를 적층(DEP1)하고, 제1 반도체(ACT1)를 식각(ET1)한 후, 제1 게이트 절연막(141)을 적층(IDEP1)한다.
그 후, 제1 게이트 도전층(GAT1)을 적층(DEP2)하고, 제1 게이트 도전층(GAT1)을 식각(ET2)한 후, 제2 게이트 절연막(142)을 적층(IDEP2)한다. 그 후, 제2 게이트 도전층(GAT2)을 적층(DEP3)하고, 제2 게이트 도전층(GAT2)을 식각(ET3)한 후, 추가 제2 게이트 절연막(142-1)을 적층(IDEP2-1)한다. 그 후, 추가 도전층(CMTL)을 적층(DEP4)하고, 추가 도전층(CMTL)을 식각(ET4)한 후, 제1 층간 절연막(161)을 적층(IDEP3)한다.
여기서, 제1 게이트 도전층(GAT1)은 구동 트랜지스터의 게이트 전극(GE1)을 포함하고, 제2 게이트 도전층(GAT2)은 유지 커패시터(Cst)의 일 전극(CE)을 포함하고, 추가 도전층(CMTL)은 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 포함할 수 있다. 실시예에 따라서, 제1 게이트 도전층(GAT1)은 몰리브덴(Mo)을 포함하는 물질로 형성될 수 있으며, 제2 게이트 도전층(GAT2) 및 추가 도전층(CMTL)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있다. 실시예에 따라서는 추가 도전층(CMTL) 및 추가 제2 게이트 절연막(142-1)을 삭제하고, 다결정 스위칭 트랜지스터의 게이트 전극(GE2)을 제2 게이트 도전층(GAT2)으로 형성할 수도 있다.
그 후, 제2 반도체(ACT2)를 적층(DEP5)하고, 제2 반도체(ACT2)를 식각(ET5)한 후, 제3 게이트 절연막(143)을 적층(IDEP4)한다. 그 후, 제3 게이트 도전층(GAT3)을 적층(DEP6)하고, 제3 게이트 도전층(GAT3)을 식각(ET6)한 후, 제2 층간 절연막(162)을 적층(IDEP5)한다. 여기서, 제2 게이트 도전층(GAT2)은 이중층으로 형성되며, 하부층은 알루미늄(Al)으로 형성되고, 상부층은 티타늄(Ti)으로 형성될 수 있으며, 제3 게이트 도전층(GAT3)은 몰리브덴(Mo)을 포함하는 물질로 형성된 단일층으로 형성될 수 있다.
그 후, 제1 게이트 절연막(141), 제2 게이트 절연막(142), 추가 제2 게이트 절연막(142-1), 제1 층간 절연막(161), 제3 게이트 절연막(143), 및 제2 층간 절연막(162) 중 적어도 하나의 절연막에 콘택홀(CNT)을 형성(ET7)한다. 여기서, 콘택홀(CNT)은 두 종료의 콘택홀로 구분될 수 있으며, 제1 콘택홀은 제1 반도체(ACT1), 제1 게이트 도전층(GAT1), 제2 게이트 도전층(GAT2), 및 추가 도전층(CMTL)을 노출시키는 콘택홀이고, 제2 콘택홀은 제2 반도체(ACT2) 및 제3 게이트 도전층(GAT3)을 노출시키는 콘택홀일 수 있다. 실시예에 따라서는 제1 콘택홀과 제2 콘택홀은 서로 다른 공정에서 형성될 수 있다.
그 후, 제1 데이터 도전층을 적층(DEP7)하고 제1 데이터 도전층을 식각(ET8)한다.
이상에서는 다양한 변형 실시예에 대하여 살펴보았다. 이하에서는 일 실시예에 따른 발광 표시 장치의 전체적인 단면 구조를 도 11을 통하여 살펴본다.
도 11는 일 실시예에 따른 발광 표시 장치의 단면 구조를 도시한 도면이다.
도 11에서는 다결정 트랜지스터로 구동 트랜지스터만을 형성하고 있으며, 구동 트랜지스터의 게이트 전극은 도 2와 같이 제1 게이트 절연막(141)의 위에 위치하며, 추가 제2 게이트 절연막(142-1)을 포함하지 않는 실시예를 도시하고 있다. 하지만, 도 7, 도 9 및 그 외 변형에 따른 실시예도 동일하게 적용될 수 있다.
발광 표시 장치의 전체적인 구조를 상세하게 살펴보면 아래와 같다.
발광 표시 장치는 크게 하부 패널층과 상부 패널층로 구분될 수 있으며, 하부 패널층은 화소를 구성하는 발광 다이오드 및 화소 회로부가 위치하는 부분이며, 이를 덮는 봉지층(400)까지 포함할 수 있다. 여기서, 화소 회로부는 제2 유기막(182) 및 제3 유기막(183)을 포함하며, 그 하부의 구성을 의미하고, 발광 다이오드는 제3 유기막(183)의 상부이며, 봉지층(400)의 하부에 위치하는 구성을 의미할 수 있다. 봉지층(400)의 상부에 위치하는 구조는 상부 패널층에 대응할 수 있으며, 실시예에 따라서는 컬러 필터나 색 변환층을 더 포함할 수 있다. 또한, 실시예에 따라서는 제3 유기막(183)이 포함되지 않을 수도 있다.
도 11을 참고하면, 기판(110) 위에는 금속층(BML)이 위치한다.
기판(110)은 유리 등의 리지드(rigid)한 특성을 가져 휘지 않는 물질을 포함하거나 플라스틱이나 폴리 이미드(Polyimid)와 같이 휠 수 있는 플렉서블한 물질을 포함할 수 있다. 플렉서블한 기판인 경우, 도 11에서 도시하는 바와 같이, 폴리 이미드(Polyimid)와 그 위에 무기 절연 물질로 형성되는 베리어층의 이층 구조가 이중으로 형성된 구조를 가질 수 있다.
금속층(BML)은 후속하는 제1 반도체층(ACT1) 중 구동 트랜지스터의 채널과 평면상 중첩하는 위치에 형성될 수 있으며, 하부 실딩층이라고도 한다. 금속층(BML)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 여기서, 구동 트랜지스터는 발광 다이오드로 전달하는 전류를 생성하는 트랜지스터를 의미할 수 있다.
기판(110) 및 금속층(BML)의 위에는 이를 덮는 버퍼층(111)이 위치한다. 버퍼층(111)은 제1 반도체층(ACT1)에 불순 원소의 침투를 차단하는 역할을 하며, 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
버퍼층(111)의 위에는 실리콘 반도체(예를 들면 다결정 반도체(P-Si)로 형성된 제1 반도체층(ACT1)이 위치한다. 제1 반도체층(ACT1)은 구동 트랜지스터를 포함하는 다결정 트랜지스터의 채널과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함한다. 여기서, 다결정 트랜지스터는 구동 트랜지스터뿐만 아니라 복수의 다결정 스위칭 트랜지스터를 포함할 수 있다. 또한, 제1 반도체층(ACT1)의 채널 양측에는 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가지는 영역을 가져 트랜지스터의 제1 전극 및 제2 전극의 역할을 수행할 수 있다.
제1 반도체층(ACT1)의 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제1 게이트 절연막(141) 위에 다결정 트랜지스터의 게이트 전극(GE1)을 포함하는 제1 게이트 도전층이 위치할 수 있다. 제1 게이트 도전층은 다결정 트랜지스터의 게이트 전극(GE1) 외에 스캔선이나 발광 제어선이 형성될 수도 있다. 실시예에 따라서는 서로 다른 물질로 형성되는 제1 게이트 도전층이 제1_1 게이트 도전층과 제1_2 게이트 도전층으로 구분될 수 있다.
제1 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 제1 게이트 도전층에 의해 가려진 제1 반도체층(ACT1)은 도체화되지 않고, 제1 게이트 도전층에 의해 덮여 있지 않은 제1 반도체층(ACT1)의 부분은 도전층과 동일한 특성을 가질 수 있다.
제1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
제2 게이트 절연막(142) 위에 유지 커패시터(Cst)의 일 전극(CE)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 유지 커패시터(Cst)의 일 전극(CE)은 구동 트랜지스터의 게이트 전극(GE1)과 중첩하여 유지 커패시터(Cst)를 이룬다.
실시예에 따라서, 제2 게이트 도전층은 및 산화물 트랜지스터의 하부 실딩층(BML-1)을 더 포함할 수 있다. 도 9 및 도 10의 실시예와 같이 추가 도전층(CMTL)이 형성되는 경우에는 산화물 트랜지스터의 하부 실딩층(BML-1)은 추가 도전층(CMTL)으로 형성될 수도 있다. 산화물 트랜지스터의 하부 실딩층(BML-1)은 각각 산화물 트랜지스터의 채널의 하부에 위치하여 하측으로부터 채널에 제공되는 광 또는 전자기 간섭 등으로부터 실딩(shielding)하는 역할을 할 수 있다.
실시예에 따라서 제2 게이트 도전층(GAT2)은 스캔선, 제어선, 또는 전압선을 더 포함할 수 있다. 제2 게이트 도전층(GAT2)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제2 게이트 도전층(GAT2) 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있으며, 실시예에 따라서는 무기 절연 물질을 두껍게 형성할 수 있다.
제1 층간 절연막(161) 위에는 산화물 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 제2 반도체(ACT2)를 포함하는 제2 반도체층(산화물 반도체층)이 위치할 수 있다.
제2 반도체층 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 제2 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 제3 게이트 절연막(143)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있다.
제3 게이트 절연막(143) 위에는 산화물 트랜지스터의 게이트 전극(GE3)을 포함하는 제3 게이트 도전층이 위치할 수 있다. 산화물 트랜지스터의 게이트 전극(GE3)은 채널과 중첩할 수 있다. 제3 게이트 도전층은 스캔선이나 제어선을 더 포함할 수 있다. 제3 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제3 게이트 도전층 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 단층 또는 다층 구조를 가질 수 있다. 제2 층간 절연막(162)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있으며, 실시예에 따라서는 유기 물질을 포함할 수 있다.
제2 층간 절연막(162)의 위에는 다결정 트랜지스터 및 산화물 트랜지스터 각각의 제1 영역 및 제2 영역과 연결될 수 있는 연결 부재를 포함하는 제1 데이터 도전층이 위치할 수 있다. 제1 데이터 도전층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제1 데이터 도전층 위에는 제1 유기막(181)이 위치할 수 있다. 제1 유기막(181)은 유기 물질을 포함하는 유기 절연막일 수 있으며, 유기 물질로는 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다.
제1 유기막(181) 위에는 애노드 연결 부재(ACM2)를 포함하는 제2 데이터 도전층이 위치할 수 있다. 제2 데이터 도전층은 데이터선이나 구동 전압선을 포함할 수도 있다. 제2 데이터 도전층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 애노드 연결 부재(ACM2)는 제1 유기막(181)에 위치하는 오프닝(OP3)을 통하여 제1 데이터 도전층과 연결되어 있다.
제2 데이터 도전층의 위에는 제2 유기막(182) 및 제3 유기막(183)이 위치하며, 제2 유기막(182) 및 제3 유기막(183)에는 애노드 연결용 오프닝(OP4)이 형성되어 있다. 애노드 연결 부재(ACM2)는 애노드 연결용 오프닝(OP4)을 통하여 애노드(Anode)와 전기적으로 연결된다. 제2 유기막(182) 및 제3 유기막(183)은 유기 절연막일 수 있으며, 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 실시예에 따라서는 제3 유기막(183)이 생략될 수도 있다.
애노드(Anode) 위에는 애노드(Anode)를 노출시키는 오프닝(OP)을 가지면서 애노드(Anode)의 적어도 일부를 덮는 화소 정의막(380)이 위치할 수 있다. 화소 정의막(380)은 검은색을 띄는 유기 물질로 형성되어 외부에서 인가되는 빛이 다시 외부로 반사되지 않도록 하는 블랙 화소 정의막일 수 있으며, 실시예에 따라서는 투명한 유기 물질로 형성될 수도 있다.
화소 정의막(380)의 위에는 스페이서(385)가 위치하고 있다. 스페이서(385)는 투명한 유기 절연 물질로 형성될 수 있다. 실시예에 따라서 스페이서(385)는 포지티브(positive) 타입의 투명한 유기 물질로 형성될 수 있다. 스페이서(385)는 높이가 다른 두 부분(385-1, 385-2)을 포함할 수 있으며, 높이가 높은 부분(385-1)이 스페이서의 역할을 수행하며, 높이가 낮은 부분(385-2)은 스페이서와 화소 정의막(380)간의 접착 특성을 향상시킬 수 있다.
애노드(Anode), 스페이서(385), 및 화소 정의막(380)의 위에는 기능층(FL)과 캐소드(Cathode)가 순차적으로 형성되어 있으며, 기능층(FL)과 캐소드(Cathode)는 전 영역에 위치할 수 있다. 기능층(FL)의 사이에는 발광층(EML)이 위치하며, 발광층(EML)은 화소 정의막(380)의 오프닝(OP) 내에만 위치할 수 있다. 이하에서는 기능층(FL)과 발광층(EML)을 합하여 중간층이라고 할 수 있다. 기능층(FL)은 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층 중 적어도 하나의 층을 포함할 수 있으며, 발광층(EML)의 하부에 정공 주입층 및 정공 전달층이 위치하고, 발광층(EML)의 상부에 전자 전달층 및 전자 주입층이 위치할 수 있다.
캐소드(Cathode)의 위에는 봉지층(400)이 위치한다. 봉지층(400)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함하며, 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 봉지층(400)은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광층(EML)을 보호하기 위한 것일 수 있다. 실시예에 따라 봉지층(400)은 무기층과 유기층이 순차적으로 더 적층된 구조를 포함할 수 있다.
봉지층(400) 위에는 터치 감지를 위하여 감지 절연층(501, 510, 511) 및 복수의 감지 전극(540, 541)이 위치한다. 도 11의 실시예에서는 두 개의 감지 전극(540, 541)을 이용하여 정전용량 방식(capacitive type)으로 터치를 감지할 수 있다.
구체적으로, 봉지층(400)의 위에는 제1 감지 절연층(501)이 형성되며, 그 위에 복수의 감지 전극(540, 541)이 형성된다. 복수의 감지 전극(540, 541)은 제2 감지 절연층(510)을 사이에 두고 절연될 수 있으며, 일부는 감지 절연층(510)에 위치하는 오프닝을 통하여 전기적으로 연결될 수 있다. 여기서 감지 전극(540, 541)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 감지 전극(540)의 위에는 제3 감지 절연층(511)이 형성되어 있다.
도 11에서는 제3 감지 절연층(511)의 위에 아무런 구성이 도시되어 있지 않지만, 외부 광의 반사를 줄이기 위하여 편광판을 포함하는 필름이 부착되거나, 색 품질을 향상시키기 위하여 컬러 필터나 색 변환층이 더 형성될 수 있다. 컬러 필터나 색 변환층의 사이에는 차광 부재가 위치할 수도 있다. 또한, 실시예에 따라서는 외부 광중 일부 파장의 빛을 흡수할 수 있는 물질(이하 반사 조정 물질이라고 함)이 형성되어 있는 층을 더 포함할 수 있다. 또한, 실시예에 따라서는 추가적인 유기막(평탄화막이라고도 함)으로 덮여 발광 표시 장치의 전면을 평탄하게 할 수 있다.
도 11에서는 유기막(181, 182, 183)이 총 3개로 형성되며, 애노드 연결용 오프닝이 제2 유기막 및 제3 유기막에 형성되는 실시예를 살펴보았다. 하지만, 유기막은 적어도 2개로 형성될 수 있으며, 이 때, 애노드 연결용 오프닝은 기판으로부터 멀리 위치하는 상부 유기막에 위치할 수 있으며, 하부 유기막에는 하부 유기막 오프닝이 위치할 수 있다.
이상과 같은 도 11의 구조는 도 2 및 도 3의 실시예에 대응하지만, 변형 실시예인 도 7 내지 도 10에서도 변형된 부분을 제외하고는 동일하게 적용될 수 있다.
이상에서는 저저항 물질로 알루미늄(Al)을 중심으로 기술하였지만, 이에 한정되지 않을 수 있으며, 실시예에 따라서는 구리(Cu)가 사용될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
T1, T2, T3, T4, T5, T6, T7: 트랜지스터
LED: 발광 다이오드 ACT1: 제1 반도체
ACT1-1: 구동 트랜지스터용 제1 반도체
ACT1-2: 다결정 스위칭 트랜지스터용 제1 반도체
ACT2: 제2 반도체 CE: 유지 커패시터의 일 전극
GE1, GE2: 다결정 트랜지스터의 게이트 전극
GE3: 트랜지스터의 게이트 전극 CNT: 콘택홀
GAT1: 제1 게이트 도전층 GAT1_1: 제1-1 게이트 도전층
GAT1_2: 제1-2 게이트 도전층 GAT2: 제2 게이트 도전층
GAT3: 제3 게이트 도전층 CMTL: 추가 도전층
CM1, CM2, SE1, SE2, SE3, DE1, DE2, DE3: 연결 부재
110: 기판 110-1: 베리어층
111: 버퍼층 141: 제1 게이트 절연막
142: 제2 게이트 절연막 142-1: 추가 제2 게이트 절연막
143: 제3 게이트 절연막 161: 제1 층간 절연막
162: 제2 층간 절연막 181, 182, 183: 유기막
380: 화소 정의막 385: 스페이서
400: 봉지층 501, 510, 511: 감지 절연층
540, 541: 감지 전극 ACM2: 애노드 연결 부재
BML: 금속층 BML-1: 하부 실딩층
EML: 발광층 FL: 기능층

Claims (20)

  1. 기판;
    구동 트랜지스터용 제1 반도체 및 다결정 스위칭 트랜지스터용 제1 반도체를 포함하는 제1 반도체층;
    상기 구동 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 구동 트랜지스터의 게이트 전극 및 상기 다결정 스위칭 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 다결정 스위칭 트랜지스터의 게이트 전극을 포함하는 제1 게이트 도전층;
    상기 구동 트랜지스터의 상기 게이트 전극의 적어도 일부와 중첩하며, 오프닝을 가지는 유지 커패시터의 일 전극을 포함하는 제2 게이트 도전층;
    산화물 스위칭 트랜지스터용 제2 반도체를 포함하는 제2 반도체층; 및
    상기 산화물 스위칭 트랜지스터용 제2 반도체의 적어도 일부와 중첩하는 산화물 스위칭 트랜지스터의 게이트 전극을 포함하는 제3 게이트 도전층을 포함하며,
    상기 구동 트랜지스터의 상기 게이트 전극과 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 동일한 층에 위치하며, 서로 다른 물질로 형성되어 있는 발광 표시 장치.
  2. 제1항에서,
    상기 구동 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성되어 있는 발광 표시 장치.
  3. 제2항에서,
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 저저항 물질을 포함하는 발광 표시 장치.
  4. 제3항에서,
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하는 발광 표시 장치.
  5. 제3항에서,
    상기 유지 커패시터의 상기 일 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하며,
    상기 유지 커패시터의 상기 일 전극은 상기 구동 트랜지스터의 상기 게이트 전극과 중첩하여 상기 유지 커패시터를 형성하는 발광 표시 장치.
  6. 제3항에서,
    상기 산화물 스위칭 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성되어 있는 발광 표시 장치.
  7. 제1항에서,
    상기 구동 트랜지스터용 제1 반도체와 상기 산화물 스위칭 트랜지스터용 제2 반도체를 연결하는 연결 부재를 더 포함하는 발광 표시 장치.
  8. 제7항에서,
    상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되는 연결 부재를 더 포함하는 발광 표시 장치.
  9. 기판;
    구동 트랜지스터용 제1 반도체 및 다결정 스위칭 트랜지스터용 제1 반도체를 포함하는 제1 반도체층;
    상기 구동 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 구동 트랜지스터의 게이트 전극;
    상기 다결정 스위칭 트랜지스터용 제1 반도체의 적어도 일부와 중첩하는 다결정 스위칭 트랜지스터의 게이트 전극;
    상기 구동 트랜지스터의 상기 게이트 전극의 적어도 일부와 중첩하며, 오프닝을 가지는 유지 커패시터의 일 전극;
    산화물 스위칭 트랜지스터용 제2 반도체; 및
    상기 산화물 스위칭 트랜지스터용 제2 반도체의 적어도 일부와 중첩하는 산화물 스위칭 트랜지스터의 게이트 전극을 포함하며,
    상기 구동 트랜지스터의 상기 게이트 전극과 상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 서로 다른 층에 위치하는 발광 표시 장치.
  10. 제9항에서,
    상기 제1 반도체층을 덮는 제1 게이트 절연막; 및
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극을 덮는 제2 게이트 절연막을 더 포함하며,
    상기 구동 트랜지스터의 상기 게이트 전극은 상기 제2 게이트 절연막 위에 위치하는 발광 표시 장치.
  11. 제10항에서,
    상기 구동 트랜지스터의 상기 게이트 전극을 덮는 추가 제2 게이트 절연막; 및
    상기 유지 커패시터의 상기 일 전극을 덮는 제1 층간 절연막을 더 포함하는 발광 표시 장치.
  12. 제9항에서,
    상기 제1 반도체층을 덮는 제1 게이트 절연막; 및
    상기 구동 트랜지스터의 상기 게이트 전극을 덮는 제2 게이트 절연막을 더 포함하며,
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 상기 제2 게이트 절연막 위에 위치하는 발광 표시 장치.
  13. 제12항에서,
    상기 유지 커패시터의 상기 일 전극을 덮는 추가 제2 게이트 절연막; 및
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극을 덮는 제1 층간 절연막을 더 포함하는 발광 표시 장치.
  14. 제9항에서,
    상기 구동 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성되어 있는 발광 표시 장치.
  15. 제14항에서,
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 저저항 물질을 포함하는 발광 표시 장치.
  16. 제15항에서,
    상기 다결정 스위칭 트랜지스터의 상기 게이트 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하는 발광 표시 장치.
  17. 제15항에서,
    상기 유지 커패시터의 상기 일 전극은 이중층으로 형성되며, 하부층은 알루미늄을 포함하고, 상부층은 티타늄을 포함하며,
    상기 유지 커패시터의 상기 일 전극은 상기 구동 트랜지스터의 상기 게이트 전극과 중첩하여 상기 유지 커패시터를 형성하는 발광 표시 장치.
  18. 제15항에서,
    상기 산화물 스위칭 트랜지스터의 상기 게이트 전극은 몰리브덴을 포함하는 물질로 형성되어 있는 발광 표시 장치.
  19. 제9항에서,
    상기 구동 트랜지스터용 제1 반도체와 상기 산화물 스위칭 트랜지스터용 제2 반도체를 연결하는 연결 부재를 더 포함하는 발광 표시 장치.
  20. 제19항에서,
    상기 구동 트랜지스터의 상기 게이트 전극과 전기적으로 연결되는 연결 부재를 더 포함하는 발광 표시 장치.
KR1020220102065A 2022-08-16 2022-08-16 발광 표시 장치 KR20240024398A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220102065A KR20240024398A (ko) 2022-08-16 2022-08-16 발광 표시 장치
US18/322,765 US20240065031A1 (en) 2022-08-16 2023-05-24 Light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220102065A KR20240024398A (ko) 2022-08-16 2022-08-16 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20240024398A true KR20240024398A (ko) 2024-02-26

Family

ID=90058207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220102065A KR20240024398A (ko) 2022-08-16 2022-08-16 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR20240024398A (ko)

Similar Documents

Publication Publication Date Title
KR102565936B1 (ko) 표시 장치
EP4068384A1 (en) Display substrate and display apparatus
US10950822B2 (en) Display device capable of improving light extraction efficiency
US10997921B2 (en) Organic light-emitting display device
KR20210016111A (ko) 표시 장치
US10665820B2 (en) Display device
US11688350B2 (en) Display apparatus
KR20210010696A (ko) 표시 장치
KR20240024398A (ko) 발광 표시 장치
KR20240038900A (ko) 발광 표시 장치
US20240237403A9 (en) Light emitting display device
US20240065031A1 (en) Light emitting display device
US11765953B2 (en) Display apparatus including overlapping elements
US20240147794A1 (en) Light emitting display device
US20240196664A1 (en) Light emitting display device
US20240099072A1 (en) Display device and method for manufacturing the same
US20240304634A1 (en) Light emitting display device
US20220165824A1 (en) Display device
KR20240055220A (ko) 발광 표시 장치 및 그 제조 방법
KR20240129647A (ko) 발광 표시 장치
KR20240067187A (ko) 표시 장치
KR20240057494A (ko) 발광 표시 장치
KR20240136512A (ko) 발광 표시 장치
KR20240040175A (ko) 표시 장치
KR20240002840A (ko) 표시 장치