CN111584587B - 一种显示面板及其制备方法和拼接屏 - Google Patents

一种显示面板及其制备方法和拼接屏 Download PDF

Info

Publication number
CN111584587B
CN111584587B CN202010431623.XA CN202010431623A CN111584587B CN 111584587 B CN111584587 B CN 111584587B CN 202010431623 A CN202010431623 A CN 202010431623A CN 111584587 B CN111584587 B CN 111584587B
Authority
CN
China
Prior art keywords
fan
out lead
electric field
field shielding
shielding pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010431623.XA
Other languages
English (en)
Other versions
CN111584587A (zh
Inventor
史鲁斌
滕万鹏
陈亮
秦斌
王珂
彭锦涛
张方振
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010431623.XA priority Critical patent/CN111584587B/zh
Publication of CN111584587A publication Critical patent/CN111584587A/zh
Priority to PCT/CN2021/094894 priority patent/WO2021233382A1/zh
Priority to US17/783,207 priority patent/US20230013848A1/en
Application granted granted Critical
Publication of CN111584587B publication Critical patent/CN111584587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法和拼接屏。用于解决相关技术中，晶体管的有源层和信号线受到扇出引线的干扰而导致的晶体管的特性和均一性较差的问题。一种显示面板，显示面板具有显示区；显示面板包括扇出引线区，扇出引线区设置于显示区；扇出引线，设置于衬底上且位于扇出引线区；像素驱动电路，设置于所述扇出引线远离所述衬底的一侧，所述像素驱动电路包括晶体管；电场屏蔽图案，设置于像素驱动电路和扇出引线之间，且电场屏蔽图案在衬底上的正投影至少覆盖位于扇出引线区的晶体管的有源层，电场屏蔽图案用于接入一恒定的电压，对扇出引线作用于有源层的干扰信号进行屏蔽。

Description

一种显示面板及其制备方法和拼接屏
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法和拼接屏。
背景技术
由于目前自发光器件工艺水平的限制，制备大尺寸及超大尺寸的显示屏仍比较困难。通过多个小屏拼接连接是实现大尺寸及超大尺寸显示屏的主要方法。
发明内容
本发明的实施例提供一种显示面板及其制备方法和拼接屏，用于解决相关技术中，晶体管的有源层受到扇出引线的干扰而导致的晶体管的特性和均一性较差的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明的实施例提供一种显示面板，所述显示面板具有显示区；所述显示面板包括扇出引线区、设置于衬底上且位于所述扇出引线区的扇出引线，所述扇出引线区设置于所述显示区。
所述显示面板还包括像素驱动电路，所述像素驱动电路设置于所述扇出引线远离所述衬底的一侧，所述像素驱动电路包括晶体管。
所述显示面板还包括电场屏蔽图案，所述电场屏蔽图案设置于所述像素驱动电路和所述扇出引线之间，且所述电场屏蔽图案在所述衬底上的正投影至少覆盖位于所述扇出引线区的所述晶体管的有源层，所述电场屏蔽图案用于接入一恒定的电压，对所述扇出引线作用于所述有源层的干扰信号进行屏蔽。
可选的，所述电场屏蔽图案在所述衬底上的正投影还覆盖位于其余区域的晶体管的有源层；其余区域是所述显示面板除所述扇出引线区以外的区域。
可选的，所述显示面板还包括：金属引线；所述电场屏蔽图案在所述衬底上的正投影还覆盖所述金属引线位于所述扇出引线区的部分。
可选的，所述晶体管包括驱动晶体管；所述电场屏蔽图案通过设置于所述像素驱动电路和所述电场屏蔽图案之间的绝缘层中的过孔与所述像素驱动电路中驱动晶体管的源极、电源线或公共接地线电连接；和/或，所述电场屏蔽图案通过设置于所述电场屏蔽图案和所述扇出引线之间的绝缘层中的过孔与所述扇出引线电连接。
可选的，所述显示区包括多个亚像素；所述电场屏蔽图案包括多个独立设置的电场屏蔽电极，所述电场屏蔽电极一一对应的设置于与所述亚像素正对位置处，与所对应亚像素中的驱动晶体管的源极、电源线或公共接地线电连接。
可选的，所述电场屏蔽图案为连续的结构，通过设置于所述电场屏蔽图案和所述扇出引线之间的绝缘层中的过孔与所述扇出引线电连接，通过所述扇出引线接入一恒定的电压。
可选的，所述恒定的电压为0V。
可选的，所述显示面板还包括设置于所述衬底远离所述扇出引线一侧的连接件，所述连接件通过侧面走线和/或设置于所述衬底中的过孔与所述扇出引线电连接。
可选的，还包括多个发光器件，所述发光器件设置于所述像素驱动电路远离所述衬底的一侧，且与所述像素驱动电路电连接。
另一方面，本发明实施例提供一种拼接屏，包括多个显示面板，多个所述显示面板拼接连接在一起，多个所述显示面板中至少一个显示面板为如上所述的显示面板。
再一方面，本发明实施例提供一种显示面板的制备方法，所述显示面板具有显示区；所述制备方法包括：
在所述显示区划分出扇出引线区。
在衬底上且位于扇出引线区形成扇出引线。
在所述扇出引线远离所述衬底的一侧形成像素驱动电路，所述像素驱动电路包括晶体管。
在所述像素驱动电路和所述扇出引线之间形成电场屏蔽图案，所述电场屏蔽图案在所述衬底上的正投影至少覆盖位于所述扇出引线区的所述晶体管的有源层，所述电场屏蔽图案用于接入一恒定的电压，对所述扇出引线作用于所述有源层的干扰信号进行屏蔽。
可选的，在所述显示面板还包括连接件，且所述连接件和所述扇出引线通过侧面走线或衬底上的过孔电连接的情况下，在所述衬底上形成扇出引线之前，所述制备方法还包括：
在一基板上形成牺牲层，并在所述牺牲层上形成所述连接件，在所述连接件远离所述基板的一侧形成所述衬底；以及，在所述衬底上形成所述扇出引线，并使所述扇出引线和所述连接件电连接之后，对所述牺牲层进行光照和/或加热处理，使所述衬底和所述基板分离。
本发明的实施例提供一种显示面板及其制备方法和拼接屏，通过在像素驱动电路和扇出引线之间设置电场屏蔽图案，由于该电场屏蔽层在衬底上的正投影至少覆盖位于扇出引线区的晶体管的有源层，因此，在通过该扇出引线输出多种不同的信号时，与相关技术中不设置电场屏蔽图案相比，通过向电场屏蔽图案接入一恒定的电压，能够对扇出引线作用于晶体管的有源层的干扰信号进行屏蔽，并能够为位于扇出引线区的晶体管的有源层创造相同的物理环境，使位于扇出引线区的晶体管在相同的物理环境下工作，避免物理环境不同所导致的位于扇出引线区的晶体管的特性和均一性较差的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的俯视结构示意图；
图2为本发明实施例提供的一种显示面板的俯视结构示意图；
图3为本发明实施例提供的一种像素驱动电路的结构示意图；
图4为本发明实施例提供的一种像素驱动电路三个工作阶段的时序图；
图5为本发明实施例提供的一种显示面板中包含三种栅极驱动电路的结构示意图；
图6为本发明实施例提供的一种栅极驱动电路12_C和像素驱动电路电连接的结构示意图；
图7为本发明实施例提供的一种显示面板的剖视结构示意图；
图8为本发明实施例提供的另一种显示面板的剖视结构示意图；
图9为本发明实施例提供的另一种显示面板的剖视结构示意图；
图10为本发明实施例提供的再一种显示面板的剖视结构示意图；
图11为本发明实施例提供的在衬底相对两侧形成扇出引线和连接件的结构示意图；
图12为本发明实施例提供的在衬底相对两侧形成扇出引线和连接件的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在相关技术通过多个小屏拼接连接，实现大尺寸或超大尺寸显示屏的过程中，以一个独立的小屏的显示面板为例，如图1所示，显示面板1包括显示区A和围绕显示区A设置的周边区S，显示区A设置有多个亚像素P，为了方便说明，本发明实施例中，多个亚像素P以矩阵形式排列，沿水平方向排列成一排的亚像素P称为同一行亚像素，沿竖直方向排列成一排的亚像素P称为同一列亚像素。周边区S用于布线，如栅极驱动电路100等。每个亚像素P中设置有用于驱动该亚像素P显示的像素驱动电路200。
示例性的，该显示面板1可以为LED(Light Emitting Diode，发光二极管)显示面板或者OLED(OrganicLight-Emitting Diode，有机发光二极管)显示面板。
其中，栅极驱动电路100可以设置于显示面板1的左侧和/或右侧，为了实现显示面板1独立显示，在制作好显示面板1之后，通常在显示面板1的正面下方设置驱动IC(Integrated Circuit Chip，集成芯片)和FPC(Flexible Printed Circuit，柔性电路板)，并将驱动IC和/或FPC电连接至栅极驱动电路100和数据线D，为栅极驱动电路100提供栅极驱动信号，为数据线D提供数据线驱动信号，实现画面显示。
除此之外，如图1所示，该显示面板1还包括扇出引线区Y，该扇出引线区Y设置于周边区S，该扇出引线区Y设置有扇出引线Y1，该扇出引线Y1与驱动IC和/或FPC电连接，通过该扇出引线Y1实现该驱动IC和/或FPC与栅极驱动电路100和数据线D电连接，以及通过该扇出引线Y1实现该驱动IC和/或FPC与像素驱动电路200中的其他信号线(如电源线VDD、公共接地线VSS等)电连接。
基于以上结构，由于每个显示面板1的周边区S的面积较大，在通过小屏拼接，制备大尺寸及超大尺寸的显示屏时，就会使得拼接缝隙较大，降低显示效果。
基于此，本发明的实施例一提供一种显示面板1，如图2所示，该显示面板1的该扇出引线区Y设置于显示区A。
该显示面板1还包括设置于该衬底11远离该扇出引线Y1一侧的连接件B，该扇出引线Y1通过侧面引线或设置在衬底11上的过孔Q，与该连接件B电连接。
在另一些实施例中，以上像素驱动电路200、栅极驱动电路100和数据线D均设置于该扇出引线Y1远离该衬底11的一侧，且该像素驱动电路200通过设置于该像素驱动电路200和扇出引线Y1之间的绝缘层中的过孔与该扇出引线Y1电连接。该栅极驱动电路100通过设置于该栅极驱动电路100和扇出引线Y1之间的绝缘层中的过孔与扇出引线Y1电连接，该数据线D通过设置于该数据线D和扇出引线Y1之间的绝缘层中的过孔与扇出引线Y1电连接。
在本实施例中，通过将该连接件B与驱动IC和FPC电连接，即可通过该扇出引线Y1为栅极驱动电路100、数据线D和像素驱动电路200提供相应的驱动信号，驱动该显示面板1显示画面。
另外，在本实施例中，通过将该扇出引线Y1和连接件B形成在衬底11的相对两侧，与相关技术中将扇出引线Y1和连接件B形成在衬底11的同一侧，专门设置邦定区相比，将扇出引线区Y设置于显示区A，即可实现将驱动IC和FPC与连接件B电连接，从而能够实现显示面板1的窄边框设计，同时，在将其应用于拼接屏时，能够大大降低拼接缝隙，提升显示效果。
接下来，将以该显示面板1为OLED显示面板为例，对该扇出引线Y1为以上的栅极驱动电路100、数据线D和像素驱动电路200提供电信号进行示例性的介绍。
如图1所示，以上述栅极驱动电路100设置于周边区S为例。该栅极驱动电路100包括多个移位寄存器(shift register，简称SR)。每个移位寄存器SR的信号输出端(OUTput，简称Oput)与栅线G电连接，能够向一行亚像素P的每个亚像素P中的至少一个晶体管的栅极提供栅极驱动信号。
在此情况下，当多个移位寄存器SR依次级联时，例如，如图1所示，第一级移位寄存器SR1的信号输出端Oput与第二级移位寄存器SR2的信号输入端(INput，简称Iput)相连接。第二级移位寄存器SR2与第一级移位寄存器SR1相邻。
第二级移位寄存器SR2的信号输出端Oput与第三级移位寄存器SR3的信号输入端Iput相连接。第三级移位寄存器SR3与第二级移位寄存器SR2相邻。
此外，其余移位寄存器SR的级联方式同上所述。
第一级移位寄存器SR1的信号输入端Iput用于接收起始信号(start verticalframe signal，简称STV)。当该起始信号STV为高电平(High voltage)时，起始信号STV为有效信号。启动第一级移位寄存器SR1。
当该起始信号STV为低电平(low voltage)时，起始信号STV为非有效信号，此时第一级移位寄存器SR1不工作。
基于此，第一级移位寄存器SR1向第一行亚像素P中，与该第一级移位寄存器SR1的信号输出端Oput相连接的晶体管的栅极提供栅极驱动信号。同时，上述第一级移位寄存器SR1还向第二级移位寄存器SR2的信号输入端Iput提供起始信号，以使得第二级移位寄存器SR2启动。
接下来，第二级移位寄存器SR2向第二行亚像素P中，与该第二级移位寄存器SR2的信号输出端Oput相连接的晶体管的栅极提供栅极驱动信号。同时，上述第二级移位寄存器SR2还向第三级移位寄存器SR3的信号输入端Iput提供起始信号，以使得第三级移位寄存器SR3启动。
接下来，第三级移位寄存器SR3向第三行亚像素P中，与该第三级移位寄存器SR3的信号输出端Oput相连接的晶体管的栅极提供栅极驱动信号。同时，上述第三级移位寄存器SR3还向第三级移位寄存器SR3所级联的一级移位寄存器的信号输入端Iput提供起始信号。这样一来，通过上述多个级联的移位寄存器SR，可以对多行依次排列的亚像素P，逐行进行扫描。
需要说明的是，上述均是以栅极驱动电路100中，一级移位寄存器SR控制一行(或列)亚像素P进行显示为例进行的说明。在本申请的另一些实施例中，上述一级移位寄存器SR还可以控制至少两行(或列)亚像素P进行显示，本申请实施例对该移位寄存器SR内部结构不做限定。
以下对上述所述的像素驱动电路200进行举例说明。
示例性的，如图3所示，该像素驱动电路200可以包括电容C和多个开关晶体管(M1、M2、M3、M5、M6、M7)以及一个驱动晶体管M4。
一部分开关晶体管(例如，M1、M7)的栅极用于接收如图4所示的第一选通信号N-1。另一部分开关晶体管(例如，M2、M3)的栅极用于接收如图4所示的第二选通信号N。又一部分开关晶体管(例如，M5、M6)的栅极用于接收如图4所示的发光控制信号EM。
需要说明的是，图4所示的像素驱动电路200的工作过程包括图4所示的三个阶段，第一阶段①、第二阶段②以及第三阶段③。
第一阶段①，在第一选通信号N-1的控制下，图2中，晶体管M1和晶体管M7导通。初始电压Vint通过晶体管M1和晶体管M7，分别传输至驱动晶体管M4的栅极(gate，简称g)以及OLED的阳极(anode，简称a)。达到对OLED的阳极a以及驱动晶体管M4的栅极g进行复位的目的。
第二阶段②，在第二选通信号N的控制下，晶体管M2导通，驱动晶体管M4的栅极g与漏极(drain，简称d)电连接，该驱动晶体管M4成二极管导通状态。此时，数据信号Vdata通过该晶体管M2写入至驱动晶体管M4的源极(source，简称s)，并对驱动晶体管M4的阈值电压Vth进行补偿。
第三阶段③，在发光控制信号EM的控制下，晶体管M5和晶体管M6导通，电压ELVDD与ELVSS之间的电流通路导通。驱动晶体管M4产生的驱动电流Isd通过上述电流通路传输至OLED，以驱动OLED进行发光。
在此情况下，如图5所示，该显示面板1的周边区S中设置有三种栅极驱动电路，分别为用于发出上述第一选通信号N-1的栅极驱动电路12_A、用于发出上述第二选通信号N的栅极驱动电路12_B以及用于发出上述发光控制信号EM的栅极驱动电路12_C。
基于此，如图6所示，同一行亚像素P的像素驱动电路200中，开关晶体管M5、M6的栅极可以与栅极驱动电路12_C中一级移位寄存器SR的信号输出端Oput相连接。
此外，同理可得，上述开关晶体管M1、M7的栅极可以与该栅极驱动电路12_A中一级移位寄存器SR的信号输出端Oput相连接。上述开关晶体管M2、M3的栅极可以与栅极驱动电路12_B中一级移位寄存器SR的信号输出端Oput相连接。
由上述可知，由于栅极驱动电路100中多个移位寄存器SR依次级联，因此，在一图像帧内，栅极驱动电路中各个移位寄存器SR会通过各自的信号输出端Oput逐个输出栅极驱动信号。在此情况下，当第一行亚像素P被扫描后，其余行亚像素P也会逐行被扫描，以使得整个显示区A中的所有亚像素P共同显示一帧图像。然而这样一来，栅极驱动电路100中除了第一级移位寄存器SR1以外，其余移位寄存器SR只能在接收到上一级移位寄存器SR的信号输出端Oput提供的有效信号后，才能够启动，而无法直接接收起始信号STV。因此，用户无法控制显示区A中的一部分区域单独进行图像显示。
基于此，在一些实施例中，如图1、图2、图5和图6所示，该扇出引线Y1可以包括用于与栅极驱动电路12_A发出起始信号的信号线电连接的信号引线、与栅极驱动电路12_B发出起始信号的信号线电连接的信号引线、与栅极驱动电路12_C发出起始信号的信号线电连接的信号引线、与数据线D电连接的信号引线、与像素驱动电路200中用于提供电压ELVDD的电源线VDD电连接的信号引线，与像素驱动电路200中用于提供电压ELVSS的公共接地线VSS电连接的信号引线等。
由以上可知，该扇出引线Y1用于输出多种不同的信号。
基于此，在本发明的一些实施例中，如图7所示，该显示面板1还包括电场屏蔽图案12，该电场屏蔽图案12设置于像素驱动电路200和扇出引线Y1之间，且该电场屏蔽图案12在衬底11上的正投影至少覆盖位于扇出引线区Y的晶体管的有源层201，该电场屏蔽图案12用于接入一恒定的电压，对扇出引线Y1作用于有源层201的干扰信号进行屏蔽。
其中，电场屏蔽图案12之所以称为图案，是指该电场屏蔽图案12并不是整层覆盖，具有一定的图案。
该电场屏蔽图案12的材料可以包括金属材料。
本领域技术人员能够理解的是，由于该电场屏蔽图案12用于接入一恒定的电压，对扇出引线Y1作用于有源层201的干扰信号进行屏蔽，因此，该电场屏蔽图案12与扇出引线Y1和像素驱动电路200之间并非直接接触，而是通过绝缘层隔离开来。
本发明的实施例提供一种显示面板1，通过在像素驱动电路200和扇出引线Y1之间设置电场屏蔽图案12，由于该电场屏蔽层12在衬底11上的正投影至少覆盖位于扇出引线区Y的晶体管的有源层201，因此，在通过该扇出引线Y1输出多种不同的信号时，与相关技术中不设置电场屏蔽图案12相比，通过向电场屏蔽图案12接入一恒定的电压，能够对扇出引线Y1作用于晶体管的有源层201的干扰信号进行屏蔽，并能够为位于扇出引线区Y的晶体管的有源层201创造相同的物理环境，使位于扇出引线区Y的晶体管在相同的物理环境下工作，避免物理环境不同所导致的位于扇出引线区Y1的晶体管的特性和均一性较差的问题。
在另一些实施例中，该电场屏蔽图案12在该衬底11上的正投影还覆盖位于其余区域的晶体管的有源层201；其余区域是该显示面板1除该扇出引线区Y以外的区域。
在本实施例中，通过在显示面板1的所有晶体管的有源层201下方均设置有该电场屏蔽图案12，能够避免有的晶体管的有源层201下方设置电场屏蔽图案12，而有的晶体管的有源层201下方不设置电场屏蔽图案12所导致的晶体管的特性差异问题。
例如，栅极驱动电路100中的晶体管，设置于显示区A除扇出引线区Y以外的区域的晶体管等。
为了实现无边框设计，可选的，如图2所示，该栅极驱动电路100设置于显示区A。此时，以上的其余区域就是指显示区A除扇出引线区Y以外的区域。
在又一些实施例中，该显示面板1还包括金属引线，该电场屏蔽图案12在衬底11上的正投影还覆盖该金属引线位于该扇出引线区Y的部分。
示例性的，该金属引线可以包括如图2所示的栅线G、数据线D以及其他信号引线(如图7所示的电源线VDD、公共接地线VSS等)。
在本实施例中，还能够使金属引线免受扇出引线Y1的信号干扰。
其中，对该电场屏蔽图案12接入一恒定的电压的具体接入方式不做限定。
在一些实施例中，如图7、图8和图9所示，该电场屏蔽图案12通过设置于该像素驱动电路200和电场屏蔽图案12之间的绝缘层中的过孔Q1与该像素驱动电路200中驱动晶体管M4的源极202、电源线VDD或公共接地线VSS电连接。通过该像素驱动电路200中驱动晶体管M4的源极202、电源线VDD或公共接地线VSS为该电场屏蔽图案12提供一恒定的电压。
示例性的，如图7、图8和图9所示，当通过该电源线VDD为该电场屏蔽图案12提供恒定的电压时，可以在该像素驱动电路200中电源线VDD和该电场屏蔽图案12之间的绝缘层中设置过孔Q1，实现电源线VDD和电场屏蔽图案12之间的电连接。此时，通过扇出引线Y1为电源线VDD提供一恒定的电压，即可实现向该电场屏蔽图案12提供一恒定的电压。
在另一些实施例中，如图9和图10所示，该电场屏蔽图案12通过设置于该电场屏蔽图案12和扇出引线Y1之间的绝缘层中的过孔Q2与该扇出引线Y1电连接。
在本实施例中，有两种可能的情况，第一种情况，如图9和图10所示，该电场屏蔽图案12与该扇出引线Y1中用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线电连接。
此时，如图10所示，可以在原来像素驱动电路200中电源线VDD或公共接地线VSS与扇出引线Y1通过设置于像素驱动电路200中电源线VDD或公共接地线VSS与扇出引线Y1之间的绝缘层中的过孔Q3电连接的基础上，在该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线之间的绝缘层设置过孔Q2，实现该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线的电连接。也可以如图9所示，在该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线之间的绝缘层设置过孔Q2，实现该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线的电连接的基础上，在该电场屏蔽图案12和像素驱动电路200中电源线VDD或公共接地线VSS之间的绝缘层中设置过孔Q1，利用该电场屏蔽图案12作为桥接层，实现该扇出引线Y1和像素驱动电路200中电源线VDD或公共接地线VSS的电连接。
第二种情况，可以通过增设一根扇出引线Y1，并在扇出引线Y1和电场屏蔽图案12之间的绝缘层中设置过孔Q2，使该电场屏蔽图案12与新增的该扇出引线Y1电连接，通过该新增的扇出引线Y1接入一恒定的电压。
在这种情况下，该恒定的电压可以为0V。与第一种情况下，恒定的电压不为0V相比，还能够进一步提高晶体管所处的物理环境的稳定性，避免晶体管在非0V的恒定电压下的特性差异。同时，还能够避免非0V的恒定电压对金属引线造成信号干扰。
其中，对该电场屏蔽图案12的具体结构不做限定，该电场屏蔽图案12可以为连续的结构，也可以包括多个独立的结构。
在一些实施例中，如图9和图10所示，该电场屏蔽图案12为连续的结构，此时，可以根据该电场屏蔽图案12的覆盖区域，在该电场屏蔽图案12和该像素驱动电路200中电源线VDD或公共接地线VSS之间的绝缘层中设置过孔Q1，以及在该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线之间的绝缘层中设置过孔Q2，向该电场屏蔽图案12接入一恒定的电压。
例如，如图9所示，可以在该电场屏蔽图案12和该像素驱动电路200中电源线VDD之间的绝缘层中设置过孔Q1，以及在该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD提供信号的信号引线之间的绝缘层中的过孔Q2，向该电场屏蔽图案12接入与电源线VDD相同的电压。其中，过孔Q1和过孔Q2的位置可以相同，也可以不同。且该过孔Q1的个数和Q2的个数也可以分别为一个或多个，在此均不做具体限定。
当然，也可以在原来像素驱动电路200中电源线VDD或公共接地线VSS与扇出引线Y1电连接的情况下，如图7所示，仅在该电场屏蔽图案12和该像素驱动电路200中电源线VDD之间的绝缘层中设置过孔Q1，或者，如图10所示，仅在该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD提供信号的信号引线之间的绝缘层中设置过孔Q2，向该电场屏蔽图案12接入与电源线VDD相同的电压。
或者，在新增扇出引线Y1的情况下，在该电场屏蔽图案12和新增的扇出引线Y1之间的绝缘层中设置过孔Q2，通过该新增的扇出引线Y1向电场屏蔽图案12接入一恒定的电压。
在另一些实施例中，如图7和图8所示，该电场屏蔽图案12包括多个独立设置的电场屏蔽电极121，该电场屏蔽电极121一一对应的设置于与亚像素P正对位置处，与所对应亚像素P中的驱动晶体管M4的源极202、电源线VDD或公共电极线VSS电连接。
在本实施例中，通过所对应亚像素P中的驱动晶体管M4的源极202、电源线VDD或公共接地线VSS即可向该电场屏蔽电极121接入一恒定的电压。
如图8所示，示出了通过驱动晶体管M4的源极与电场屏蔽电极121电连接，向该电场屏蔽电极121接入一恒定的电压的情形。如图7所示，示出了通过电源线VDD与电场屏蔽电极121电连接，向该电场屏蔽电极121接入一恒定的电压的情形。
在另一些实施例中，如图7、图8、图9和图10所示，该显示面板1还可以包括多个发光器件13，多个发光器件13一一对应的设置于多个亚像素P中，与该像素驱动电路200电连接。
本发明的实施例二提供一种拼接屏，该拼接屏包括多个显示面板1，多个显示面板1拼接连接在一起，多个显示面板1中至少一个显示面板1为实施例一所述的显示面板。
本发明的实施例二提供的拼接屏，由于该拼接屏中多个显示面板1中的至少一个显示面板1为实施例一所述的显示面板1，而又由于实施例一所提供的显示面板1可实现窄边框甚至无边框设计，因此，能够减小拼接缝隙，从而提高显示效果。
在以上介绍的实施例一的显示面板1的具体结构的情况下，接下来，将以图7、图8、图9和图10所示的显示面板1为例，对本发明的实施例三提供的显示面板1的制备方法进行示例性的介绍。
本发明的实施例三提供一种显示面板1的制备方法，该显示面板1具有显示区A；该制备方法包括：
S1、如图11所示，在该显示区A划分出扇出引线区Y。
S2、如图11所示，在该衬底11上且位于该扇出引线区Y形成该扇出引线Y1。
示例性的，可以通过构图工艺形成该扇出引线Y1。
在该显示面板1还包括连接件B，且连接件B和该扇出引线Y1通过侧面走线或设置在衬底11上的过孔Q电连接的情况下，在该衬底11上形成扇出引线Y1之前，该制备方法还包括：
如图12所示，在一基板01上形成牺牲层02，并在该牺牲层02上形成该连接件B，在该连接件B远离该基板01的一侧形成该衬底11；以及，在该衬底11上形成该扇出引线Y1，并使该扇出引线Y1和该连接件B电连接之后，还包括：对该牺牲层02进行光照和/或加热处理，使该衬底11和基板01分离。
此时，该衬底11的材料可以为PI材料。该基板01可以为玻璃基板。该牺牲层02可以为通过光照和/加热可失活的胶粘剂，也可以为通过光照和/或加热后容易除去的物质，例如光刻胶等。
其中，需要说明的是，在该扇出引线Y1和连接件B通过侧面引线电连接的情况下，在该衬底11上形成扇出引线Y1之前，可以通过喷墨打印或丝网印刷形成该侧面引线。而在该扇出引线Y1和连接件B通过设置在衬底11中的过孔Q电连接的情况下，在该衬底11上形成扇出引线Y1之前，可以通过构图工艺在该衬底11上形成过孔Q，而后再使该扇出引线Y1和连接件B通过设置于该过孔Q电连接。而在该扇出引线Y1和连接件B通过侧面引线和设置在衬底11上的过孔Q电连接的情况下，则可以先通过喷墨打印或丝网印刷形成侧面引线，再在衬底11上形成过孔Q，最后通过构图工艺形成扇出引线Y1，即可实现该扇出引线Y1和连接件B的电连接。也可以先在衬底11上形成过孔Q，而后再通过喷墨打印或丝网印刷形成侧面引线和该扇出引线Y1，同样也能够实现该扇出引线Y1和连接件B的电连接。
其中，还需要说明的是，在该衬底11上形成该扇出引线Y1之前，还可以在该衬底11上形成缓冲层(如图7中14所示)。此时若该扇出引线Y1和连接件B通过设置在衬底11上的过孔Q电连接，则也在该缓冲层14中的相应位置也形成过孔。
S3、如图7所示，在该扇出引线Y1远离该衬底11的一侧形成像素驱动电路200，该像素驱动电路200包括晶体管。
示例性的，在衬底11上形成第一栅金属层，并通过光刻、刻蚀工艺形成栅线G、晶体管的栅极以及第一栅金属图案Gate1。
在该栅金属层上形成栅绝缘层203，该栅绝缘层203可以为一层或多层，一层该栅绝缘层203的材料可以为硅氧化物、氮化硅、氮氧化硅中的其中一种材料，也可以为有机材料。
在栅绝缘层203上沉积第二栅金属层，并通过光刻、刻蚀工艺形成第二栅金属图案Gate2，该第二栅金属图案Gate2与以上的第一栅金属图案Gate1形成电容C。
在第二栅金属层上形成层间绝缘层204，层间绝缘层204可以为一层或多层，一层该层间绝缘层204的材料可以为SiO、SiN和SiON中的任意一种，也可以为有机绝缘层。
在层间绝缘层204上形成源漏金属层，并图形化，形成源极、漏极以及数据线。
S4、在该像素驱动电路200和扇出引线Y1之间形成电场屏蔽图案12，该电场屏蔽图案12在该衬底11上的正投影至少覆盖位于扇出引线区Y的晶体管的有源层201，该电场屏蔽图案12用于接入一恒定的电压，对该扇出引线Y1作用于有源层201的干扰信号进行屏蔽。
示例性的，可以通过构图工艺形成该电场屏蔽图案12。
其中，根据该电场屏蔽图案12是通过设置于像素驱动电路200和电场屏蔽图案12之间的绝缘层中的过孔Q1与该像素驱动电路200中驱动晶体管M4的源极202、电源线VDD或公共电极线VSS电连接，还是通过设置于该电场屏蔽图案12和扇出引线Y1之间的绝缘层中的过孔Q2与该扇出引线Y1电连接，主要有两种可能的实现方式。
第一种可能的实现方式中，如图7、图8和图9所示，该电场屏蔽图案12通过设置于像素驱动电路200和电场屏蔽图案12之间的绝缘层中的过孔Q1与该像素驱动电路200中驱动晶体管M4的源极202、电源线VDD或公共电极线VSS电连接，此时，有两种可能的情况。
第一种情况，如图9所示，该电场屏蔽图案12作为桥接电极，实现该像素驱动电路200中电源线VDD或公共接地线VSS和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线的电连接。
在此情况下，在形成该扇出引线Y1之后，形成电场屏蔽图案12之前，还包括：如图9所示，通过构图工艺在第一绝缘材料层001中形成用于电连接该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS提供信号的信号引线的过孔Q2，以通过该过孔Q2实现该电场屏蔽图案12和用于为该像素驱动电路200中电源线VDD或公共接地线VSS的电连接。在形成该电场屏蔽图案12之后，形成像素驱动电路200之前，还包括：如图9所示，通过构图工艺在第二绝缘材料层002中形成用于电连接该电场屏蔽图案12和像素驱动电路200中电源线VDD或公共接地线VSS的过孔Q1。
这里是以该电场屏蔽图案12与像素驱动电路200中的电源线VDD电连接为例进行的说明，因此，这里的第二绝缘材料层002包括位于该像素驱动电路200中的电源线VDD和电场屏蔽图案12之间的所有绝缘层。本领域技术人员能够理解的是，当该电场屏蔽图案12与像素驱动电路200中的驱动晶体管M4的源极202电连接的情况下，则该第二绝缘材料层002就包括位于该像素驱动电路200中的驱动晶体管M4的源极202和电场屏蔽图案12之间的所有绝缘层。
通过桥接的方式，无需在第一绝缘材料层001中形成用于电连接该像素驱动电路200中电源线VDD或公共接地线VSS和相应信号引线(扇出引线Y1)之间的过孔。
第二种情况，电场屏蔽图案12不作为桥接电极的情况。
在此情况下，如图7、图8和图10所示，在通过像素驱动电路200和扇出引线Y1之间的绝缘层中设置过孔Q3使像素驱动电路200中电源线VDD或公共接地线VSS与相应信号够引线电连接的情况下，可以如图10所示，仅在第一绝缘材料层001中设置用于电连接该电场屏蔽电极12和该像素驱动电路200中电源线VDD或公共接地线VSS的相应信号引线的过孔Q2。实现该像素驱动电路200中电源线VDD或公共接地线VSS与相应信号引线的电连接。也可以如图7所示，仅在第二绝缘材料层002中设置用于电连接该电场屏蔽电极12和该像素驱动电路200中电源线VDD或公共接地线VSS的过孔Q1，均能够实现该电场屏蔽图案12和该像素驱动电路200中电源线VDD或公共电极线VSS的电连接。
仅在第二绝缘材料层002中设置过孔Q1，与仅在第一绝缘材料层001中设置过孔Q2相比，还能够实现将像素驱动电路200中驱动晶体管的源极202和电场屏蔽图案12的电连接。
第二种可能的实现方式中，如图9和图10所示，该电场屏蔽图案12通过设置于该电场屏蔽图案12和扇出引线Y1之间的绝缘层中的过孔Q2与该扇出引线Y1电连接。
在这种可能的实现方式中，根据该电场屏蔽图案12是否作为桥接电极，实现该像素驱动电路中电源线VDD或公共接地线VSS和用于为该像素驱动电路中电源线VDD或公共接地线VSS提供信号的信号引线的电连接，有两种可能的情况。
第一种情况，如图9所示，该电场屏蔽图案12作为桥接电极，与该第一种可能的实现方式中的第一种情况相同，在此不再赘述。
第二种情况，如图10所示，该电场屏蔽图案12不作为桥接电极。与该第一种可能的实现方式中的第二种情况基本相同，在此不再赘述。
不同的是，可以将该电场屏蔽图案12通过设置于第一绝缘材料层001中的过孔与新增的扇出引线Y1电连接，通过该新增的扇出引线Y1提供与该像素驱动电路200中驱动晶体管M4的源极202、电源线VDD或公共接地线VSS提供的电压不同的恒定电压，如可以提供一个0V的恒定电压。
本发明的实施例三提供的显示面板的制备方法的有益技术效果和本发明的实施例一提供的显示面板的有益技术效果相同，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种显示面板，其特征在于，所述显示面板具有显示区；
所述显示面板包括扇出引线区，所述扇出引线区设置于所述显示区；
扇出引线，所述扇出引线设置于衬底上且位于所述扇出引线区；
像素驱动电路，所述像素驱动电路设置于所述扇出引线远离所述衬底的一侧，所述像素驱动电路包括晶体管；
电场屏蔽图案，所述电场屏蔽图案设置于所述像素驱动电路和所述扇出引线之间，且所述电场屏蔽图案在所述衬底上的正投影至少覆盖位于所述扇出引线区的所述晶体管的有源层，所述电场屏蔽图案用于接入一恒定的电压，对所述扇出引线作用于所述有源层的干扰信号进行屏蔽；
金属引线；所述电场屏蔽图案在所述衬底上的正投影还覆盖所述金属引线位于所述扇出引线区的部分；
以及，设置于所述衬底远离所述扇出引线一侧的连接件，所述连接件通过侧面走线和/或设置于所述衬底中的过孔与所述扇出引线电连接。
2.根据权利要求1所述的显示面板，其特征在于，所述电场屏蔽图案在所述衬底上的正投影还覆盖位于其余区域的晶体管的有源层；其余区域是所述显示面板除所述扇出引线区以外的区域。
3.根据权利要求1或2所述的显示面板，其特征在于，
所述晶体管包括驱动晶体管；
所述电场屏蔽图案通过设置于所述像素驱动电路和所述电场屏蔽图案之间的绝缘层中的过孔与所述像素驱动电路中驱动晶体管的源极、电源线或公共接地线电连接；和/或
所述电场屏蔽图案通过设置于所述电场屏蔽图案和所述扇出引线之间的绝缘层中的过孔与所述扇出引线电连接。
4.根据权利要求3所述的显示面板，其特征在于，
所述显示区具有多个亚像素；
所述电场屏蔽图案包括多个独立设置的电场屏蔽电极，电场屏蔽电极的个数和所述亚像素的个数相同，所述电场屏蔽电极一一对应的设置于与所述亚像素正对位置处，且与所对应亚像素中的驱动晶体管的源极、电源线或公共接地线电连接。
5.根据权利要求3所述的显示面板，其特征在于，
所述电场屏蔽图案为连续的结构，通过设置于所述电场屏蔽图案和所述扇出引线之间的绝缘层中的过孔与所述扇出引线电连接，通过所述扇出引线接入一恒定的电压。
6.根据权利要求5所述的显示面板，其特征在于，
所述恒定的电压为0V。
7.根据权利要求1所述的显示面板，其特征在于，还包括多个发光器件，所述发光器件设置于所述像素驱动电路远离所述衬底的一侧，且与所述像素驱动电路电连接。
8.一种拼接屏，其特征在于，包括多个显示面板，多个所述显示面板拼接连接在一起，多个所述显示面板中至少一个显示面板为如权利要求1-7任一项所述的显示面板。
9.一种显示面板的制备方法，其特征在于，所述制备方法用于制备如权利要求1-7中任一项所述的显示面板；所述显示面板具有显示区；
所述制备方法包括：
在所述显示区划分出扇出引线区；
在一基板上形成牺牲层，并在所述牺牲层上形成所述连接件，在所述连接件远离所述基板的一侧形成所述衬底；以及，在所述衬底上形成所述扇出引线，并使所述扇出引线和所述连接件电连接之后，对所述牺牲层进行光照和/或加热处理，使所述衬底和所述基板分离；
在衬底上且位于扇出引线区形成扇出引线；
在所述扇出引线远离所述衬底的一侧形成像素驱动电路，所述像素驱动电路包括晶体管；
在所述像素驱动电路和所述扇出引线之间形成电场屏蔽图案，所述电场屏蔽图案在所述衬底上的正投影至少覆盖位于所述扇出引线区的所述晶体管的有源层，所述电场屏蔽图案用于接入一恒定的电压，对所述扇出引线作用于所述有源层的干扰信号进行屏蔽；所述电场屏蔽图案在所述衬底上的正投影还覆盖所述金属引线位于所述扇出引线区的部分。
CN202010431623.XA 2020-05-20 2020-05-20 一种显示面板及其制备方法和拼接屏 Active CN111584587B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010431623.XA CN111584587B (zh) 2020-05-20 2020-05-20 一种显示面板及其制备方法和拼接屏
PCT/CN2021/094894 WO2021233382A1 (zh) 2020-05-20 2021-05-20 显示面板及其制备方法、拼接屏
US17/783,207 US20230013848A1 (en) 2020-05-20 2021-05-20 Display panel, method for manufacturing the same, and tiled screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010431623.XA CN111584587B (zh) 2020-05-20 2020-05-20 一种显示面板及其制备方法和拼接屏

Publications (2)

Publication Number Publication Date
CN111584587A CN111584587A (zh) 2020-08-25
CN111584587B true CN111584587B (zh) 2023-09-01

Family

ID=72125166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010431623.XA Active CN111584587B (zh) 2020-05-20 2020-05-20 一种显示面板及其制备方法和拼接屏

Country Status (3)

Country Link
US (1) US20230013848A1 (zh)
CN (1) CN111584587B (zh)
WO (1) WO2021233382A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584587B (zh) * 2020-05-20 2023-09-01 京东方科技集团股份有限公司 一种显示面板及其制备方法和拼接屏
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板
CN115769296A (zh) * 2021-05-21 2023-03-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113363273B (zh) * 2021-05-31 2023-11-24 武汉新芯集成电路制造有限公司 感光阵列及成像装置
CN113593478A (zh) * 2021-08-12 2021-11-02 武汉华星光电半导体显示技术有限公司 显示面板
CN113870713B (zh) * 2021-09-29 2023-11-07 成都京东方光电科技有限公司 显示面板及显示装置
CN114596780B (zh) * 2022-03-10 2023-06-27 武汉华星光电技术有限公司 显示装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464533A (zh) * 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置
CN106206670A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 Amoled显示装置及其阵列基板
CN206627737U (zh) * 2017-04-11 2017-11-10 上海天马微电子有限公司 一种阵列基板和电子纸显示装置
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN109976056A (zh) * 2019-04-08 2019-07-05 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN110034131A (zh) * 2019-04-17 2019-07-19 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980476A (ja) * 1995-09-12 1997-03-28 Nec Corp アクティブマトリックス基板とその製造方法
US9716134B2 (en) * 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
CN110190103B (zh) * 2019-05-31 2022-10-28 武汉天马微电子有限公司 一种显示面板和显示装置
CN111584587B (zh) * 2020-05-20 2023-09-01 京东方科技集团股份有限公司 一种显示面板及其制备方法和拼接屏

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464533A (zh) * 2014-12-10 2015-03-25 京东方科技集团股份有限公司 一种显示面板、显示装置
CN106206670A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 Amoled显示装置及其阵列基板
CN206627737U (zh) * 2017-04-11 2017-11-10 上海天马微电子有限公司 一种阵列基板和电子纸显示装置
CN107664891A (zh) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板
CN109976056A (zh) * 2019-04-08 2019-07-05 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN110034131A (zh) * 2019-04-17 2019-07-19 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置

Also Published As

Publication number Publication date
WO2021233382A1 (zh) 2021-11-25
US20230013848A1 (en) 2023-01-19
CN111584587A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111584587B (zh) 一种显示面板及其制备方法和拼接屏
US11079871B2 (en) Display panel with embedded fingerprint recognition and touch function, driving method thereof and display device
US10976848B2 (en) Display apparatus with touch sensor
KR20190050329A (ko) 표시장치
KR102100261B1 (ko) 유기발광다이오드 표시장치의 제조방법
CN111834395A (zh) 透明显示面板、显示装置及其显示面板
US20200035156A1 (en) Display device
KR20180007738A (ko) 표시 장치
CN107887525B (zh) 有机发光显示装置
CN112684945B (zh) 显示面板、触控测试方法及电子设备
WO2021232411A1 (zh) 显示基板、显示面板以及显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
KR20090088577A (ko) 표시 기판 및 이를 구비한 표시 패널
KR20210130331A (ko) 표시장치
KR20220085418A (ko) 유기발광 표시장치
KR20180029168A (ko) 표시 장치
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US20230320154A1 (en) Display panel and display apparatus including the same
US20110260166A1 (en) Organic light emitting diode display
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
US20220406871A1 (en) Display panel and display device
US20220399380A1 (en) Display device
KR102638207B1 (ko) 표시장치
CN220173714U (zh) 显示面板及显示装置
CN114639343B (zh) 有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant