CN114415432A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114415432A
CN114415432A CN202111554046.4A CN202111554046A CN114415432A CN 114415432 A CN114415432 A CN 114415432A CN 202111554046 A CN202111554046 A CN 202111554046A CN 114415432 A CN114415432 A CN 114415432A
Authority
CN
China
Prior art keywords
metal layer
layer
array substrate
hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111554046.4A
Other languages
English (en)
Other versions
CN114415432B (zh
Inventor
常红燕
李振亚
王光加
韩丙
黄世帅
王晓洁
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202111554046.4A priority Critical patent/CN114415432B/zh
Publication of CN114415432A publication Critical patent/CN114415432A/zh
Priority to US17/993,980 priority patent/US11916085B2/en
Application granted granted Critical
Publication of CN114415432B publication Critical patent/CN114415432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了阵列基板及其制备方法、显示面板，其中，层叠且贴合设置的衬底基板与第一金属层，第一金属层远离衬底基板上贴合设置有第一层叠部和第二层叠部，第一层叠部包括层叠且贴合设置的第一绝缘层、第二金属层、第二绝缘层以及第一导电层，第一层叠部上设置有第一过孔，第二层叠部包括层叠且贴合设置的第三绝缘层以及第二导电层，第二层叠部上设置有第二过孔，第一过孔和第一导电层连接，第二过孔和第二导电层连接，第一导电层和第二导电层连接，以连通第一金属层和第二金属层；其中，第二层叠部延伸至第一金属层的边缘。通过上述结构，本实施例的阵列基板能够提高第二过孔与第一金属层的接触效果，进而提高第二过孔的导通性。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请应用于显示技术领域，特别是阵列基板及其制备方法、显示面板。
背景技术
阵列基板是液晶显示面板中的重要部件。在阵列基板的Array(阵列)制程中不同金属层需要通过转层的过孔进行连接。
目前转层的过孔的设计一般通过将第二金属层层叠在第一金属层上，并在第二金属层上开孔以裸露第一金属层，从而将导电层沉积在第二金属层和裸露的第一金属层上，得到连接第一金属层和第二金属层的过孔。
但在阵列基板的制备过程中，其会在4mask(4次光刻工艺)制程中对第二金属层进行两次蚀刻，其中，蚀刻药液在蚀刻过程中会产生气泡，且残留在过孔内，从而影响后续导电层的沉积，进而影响第一金属层和第二金属层的导通性。
发明内容
本申请提供了阵列基板及其制备方法、显示面板，通过设置不同层叠结构的第一层叠部和第二层叠部使第二过孔能够通过第二层叠部的导电层延伸至第一金属层的边缘，使得在阵列基板的蚀刻过程中，第二过孔处的药液可以利用两侧层叠部的高度差进行流淌直至流出第一金属层的边缘，减少药液在第二过孔残留且产生气泡，提高第二过孔处的导电层与第一金属层之间的有效接触面积，以解决阵列基板的各金属层之间的导通性不足的问题。
为解决上述技术问题，本申请提供了一种阵列基板，阵列基板包括：层叠且贴合设置的衬底基板与第一金属层，第一金属层远离衬底基板上贴合设置有第一层叠部和第二层叠部，第一层叠部包括层叠且贴合设置的第一绝缘层、第二金属层、第二绝缘层以及第一导电层，第一层叠部上设置有第一过孔：第二层叠部包括层叠且贴合设置的第三绝缘层以及第二导电层，第二层叠部上设置有第二过孔，第一过孔和第一导电层连接，第二过孔和第二导电层连接，第一导电层和第二导电层连接，以连通第一金属层和第二金属层；其中，第二层叠部延伸至第一金属层的边缘。
其中，第一过孔贯穿第一层叠部的第二绝缘层，并延伸至第二金属层；第二过孔贯穿第二层叠部的第三绝缘层，并延伸至第一金属层。
其中，阵列基板上间隔设置有多个处于同一平面上的第一金属层；各第一金属层上分别对应设置有第一层叠部和第二层叠部。
其中，第一层叠部上设置有多个第一过孔，第二层叠部上设置有多个第二过孔，各第一过孔与对应的第二过孔分别连接对应的导电层进行连接；多个第一过孔和多个第二过孔沿第一方向依次间隔排列设置，且多个第一过孔和多个第二过孔在第一方向上交错设置。
其中，各第一金属层上的多个第一过孔呈至少两排设置，且各第一金属层上的多个第二过孔呈至少两排设置；多个第一过孔和多个第二过孔在第二方向上交错设置，其中，第二方向与第一方向垂直。
其中，各第一金属层上的多个第一过孔呈双排设置，且各第一金属层上的多个第二过孔呈双排设置；各第一金属层上的一排的第二过孔所在的第二层叠部沿第三方向进行延伸，直至延伸至第一金属层的边缘；另一排的第二过孔所在的第二层叠部沿第四方向进行延伸，直至延伸至第一金属层的边缘；其中，第三方向为第四方向的相反方向。
其中，各第一金属层上的一排的第二过孔所在的第二层叠部向另一排进行延伸，直至延伸至另一排上相邻且交错的第二过孔，并从另一排上相邻且交错的第二过孔延伸至第一金属层的边缘。
其中，各第一金属层上的各第二过孔所在的第二层叠部延伸至相邻且交错的第二过孔，再从相邻且交错的第二过孔延伸至第一金属层的边缘；其中，相邻的第二层叠部的延伸方向相反。
为解决上述技术问题，本申请还提供了一种显示面板，显示面板包括阵列基板、彩膜基板以及液晶分子，阵列基板和彩膜基板相对设置，液晶分子夹持在阵列基板和彩膜基板之间，阵列基板为上述任一项的阵列基板。
为解决上述技术问题，本申请还提供了一种阵列基板的制备方法，包括：准备衬底基板，在衬底基板上沉积第一金属层；在第一金属层的第一沉积区域上依次沉积第一绝缘层和第二金属层，并裸露第一金属层的第二沉积区域；其中，第二沉积区域延伸至第一金属层的边缘；在沉积了第一绝缘层和第二金属层的第一沉积区域上沉积第二绝缘层，以及在第二沉积区域上沉积第三绝缘层，并分别对第二绝缘层和第三绝缘层进行干刻，制备得到裸露第二金属层的第一通孔以及裸露第一金属层的第二通孔；在干刻后的第二绝缘层上整板沉积导电层，以在第一沉积区域上形成第一层叠部以及在第二沉积区域上形成第二层叠部，并使第一通孔形成第一过孔以及使第二通孔形成第二过孔，以制备阵列基板；其中，第二层叠部延伸至第一金属层的边缘。
本申请的有益效果是；区别于现有技术的情况，本申请阵列基板通过设置包括层叠且贴合设置的第三绝缘层以及第二导电层的第二层叠部与包括第一绝缘层、第二金属层、第二绝缘层以及第一导电层的第一层叠部，以使第二过孔的两侧形成高度差，并使得在阵列基板的蚀刻过程中，第二过孔处的药液可以利用第二过孔两侧存在的高度差，沿着较低的一侧进行流淌直至流出第一金属层的边缘，从而能够减少药液在第二过孔残留且产生气泡，且影响第二导电层与第一金属层之间的接触的情况发生，提高第二过孔处的第二导电层与第一金属层之间的有效接触面积，进而提高第二过孔的导通性，增强第一金属层和第二金属层之间的电连接效果，提高阵列基板的可靠性和稳定性。
附图说明
图1是本申请提供的阵列基板一实施例的截面结构示意图；
图2是图1实施例中阵列基板第一实施方式的俯视示意图；
图3是图1实施例中阵列基板第二实施方式的俯视示意图；
图4是图1实施例中阵列基板第三实施方式的俯视示意图；
图5是图1实施例中阵列基板第四实施方式的俯视示意图；
图6是图1实施例中阵列基板第五实施方式的俯视示意图；
图7是图1实施例中阵列基板第六实施方式的俯视示意图；
图8是图1实施例中阵列基板第七实施方式的俯视示意图；
图9是本申请提供的显示面板一实施例的结构示意图；
图10是本申请提供的阵列基板的制备方法一实施例的流程示意图；
图11是图10实施例中步骤S12后阵列基板一实施方式的结构示意图；
图12是图10实施例中步骤S13后阵列基板一实施方式的结构示意图。
附图标号说明：
100，阵列基板；101，衬底基板；102，第一金属层；110，第一层叠部；120，第二层叠部；103，第一绝缘层；104，第二金属层；105，第二绝缘层；106，第一导电层；109，第三绝缘层；111，第二导电层；107，第一过孔；108，第二过孔；307，第一通孔；308，第二通孔；210，第一沉积区域；220，第二沉积区域；X，第一方向；Y，第二方向；200，显示面板；201，彩膜基板；202，阵列基板；203，液晶分子。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
需要说明，若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
请参阅图1，图1是本申请提供的阵列基板一实施例的截面结构示意图。
本实施例的阵列基板100包括层叠且贴合设置的衬底基板101与第一金属层102，第一金属层102远离衬底基板101上贴合设置有第一层叠部110和第二层叠部120。
第一层叠部110包括层叠且贴合设置的第一绝缘层103、第二金属层104、第二绝缘层105以及第一导电层106，第一层叠部110上设置有第一过孔107。第二层叠部120包括层叠且贴合设置的第三绝缘层109以及第二导电层111，第二层叠部120上设置有第二过孔108。
本实施例的第一过孔107和第二过孔108均为金属化孔，第一过孔107和第一导电层106连接，第二过孔108和第二导电层111连接，第一导电层106和第二导电层111连接，以连通第一金属层102和第二金属层104，实现第一金属层102与第二金属层104之间的电连接。
其中，第二层叠部120延伸至第一金属层102的边缘。具体地，第二过孔108靠近第一过孔107一侧的第一导电层106覆盖在第一层叠部110的第二绝缘层105上，第二过孔108远离第一过孔107一侧的第二导电层111覆盖在第二层叠部120的第三绝缘层109上，并延伸至第一金属层102的边缘。
本实施例的第一层叠部110包括层叠且贴合设置的第一绝缘层103、第二金属层104、第二绝缘层105以及第一导电层106，而第二层叠部120包括层叠且贴合设置的第三绝缘层109以及第二导电层111。其中，第一层叠部110的第二绝缘层105与第二层叠部120的第三绝缘层109是通过同一制程同时制备得到的，其厚度大致相等。且第一层叠部110的第一导电层106与第二层叠部120的第二导电层111也是通过同一制程同时制备得到的，其厚度大致相等。
即第一层叠部110与第二层叠部120之间至少存在第一绝缘层103和第二金属层104的高度差，则在阵列基板100的蚀刻过程中，第二过孔108处的药液可以利用第二过孔108两侧存在的高度差，沿着第二层叠部120进行流淌直至流出第一金属层102的边缘，从而能够减少药液在第二过孔108残留且产生气泡，且影响第二导电层111与第一金属层102之间的接触的情况发生。
其中，本实施例的第二过孔108的设置可以应用于任意两层金属层的转层连接中，例如：静电环、bonding lead(引线焊接)转层、基板外围走线或基板内WOA(WireonArray，在阵列基板上配置走线)转层等位置的金属层的转层连接，具体在此不做限定。
通过上述结构，本实施例的阵列基板通过设置包括层叠且贴合设置的第三绝缘层以及第二导电层的第二层叠部与包括第一绝缘层、第二金属层、第二绝缘层以及第一导电层的第一层叠部，以使第二过孔的两侧形成高度差，并使得在阵列基板的蚀刻过程中，第二过孔处的药液可以利用第二过孔两侧存在的高度差，沿着较低的一侧进行流淌直至流出第一金属层的边缘，从而能够减少药液在第二过孔残留且产生气泡，且影响第二导电层与第一金属层之间的接触的情况发生，提高第二过孔处的第二导电层与第一金属层之间的有效接触面积，进而提高第二过孔的导通性，增强第一金属层和第二金属层之间的电连接效果，提高阵列基板的可靠性和稳定性。
在其他实施例中，第一过孔107贯穿第一层叠部110的第二绝缘层105并延伸至第二金属层104。即第一过孔107是贯穿覆盖在第二金属层104上的第二绝缘层105延伸至第二金属层104的，而第二过孔108贯穿第三绝缘层109并延伸至第一金属层102。即第二过孔108是覆盖在第一金属层102上的第三绝缘层109延伸至第一金属层102的。
而由于第一层叠部110与第二层叠部120之间的存在高度差，则分别设置在第一层叠部110的第二绝缘层105与第二层叠部120内的第三绝缘层109之间也存在相同的高度差，从而能够在阵列基板100在设置绝缘层后的蚀刻过程中，利用上述高度差导出蚀刻药液，以保证第三绝缘层109与后续需要接触的结构之间的接触面积，提高其结合力，在一定程度上保障阵列基板100的可靠性。
其中，第一过孔107与第二过孔108通过第一导电层106和第二导电层111进行连接，从而导通第一金属层102以及第二金属层104，实现第一金属层102与第二金属层104之间的转层连接。其中，本实施例的第一过孔107与第二过孔108通过贯穿覆盖在各金属层上的绝缘层与对应的各金属层连接，能够在实现各金属层的功能的同时，保证第一金属层102和第二金属层104之间的电连接，并减少对第一金属层102和第二金属层104电功能的影响。
在其他实施例中，第一过孔107和第二过孔108也可以设置在其他能够连接第二金属层104和第一金属层102的位置，以进行第一金属层102与第二金属层104之间的转层连接。
在其他实施例中，第二金属层104和第一绝缘层103在第一金属层102所处平面上的投影与部分第一金属层102重叠。即第二金属层104和第一绝缘层103只层叠第一层叠部110接触的第一金属层102，且不层叠第二层叠部120接触的第一金属层102，从而使得第二过孔108实现第二过孔108两侧的高度差，以便于设置在第二过孔108远离第一过孔107一侧的导电层能够覆盖在第一金属层102一侧的第二绝缘层105上延伸至第一金属层102的边缘，从而保证药液完全流出，实现不仅不在第二过孔108处残留，也不在阵列基板100上任意一处残留，进而进一步提高第二导电层111与各金属层和各绝缘层之间的接触面积，提高阵列基板100的稳定性和可靠性。
在其他实施例中，第二金属层104也可以通过与第一金属层102完全层叠但间隔设置的方式，实现第二过孔108两侧的高度差。
在其他实施例中，阵列基板100上间隔设置有多个处于同一平面上的第一金属层102。其中，多个第一金属层102的数量和位置设置可以基于实际情况进行设置，在此不做限定。
各第一金属层102上分别对应设置有第一层叠部110和第二层叠部120，第一层叠部110上设置有多个第一过孔107，第二层叠部120上设置有多个第二过孔108，各第一过孔107分别与对应的第二过孔108连接。通过多个第一过孔107和多个第二过孔108的连接设置提高阵列基板100中第一金属层102与第二金属层104之间的电连接的稳定性。
在一个具体的实施方式中，各第一金属层102上还可以设置有多个设置于同一平面的第二金属层104，多个第二金属层104分别通过对应的第一过孔107和第二过孔108与所层叠的第一金属层102进行电连接。从而在阵列基板100上实现与各第二金属层104与对应的第一金属层102的电连接，提高阵列基板100的导通性能。
在另一个具体的实施方式中，阵列基板100上也可以设置一个第二金属层104，该第二金属层104可以同时通过与多个第一过孔107和多个第二过孔108对应连接至所层叠的第一金属层102。从而提高该第二金属层104与所需连接的第一金属层102的电连接的稳定性。
第一金属层102上的多个第一过孔107和多个第二过孔108，既可以部分第一过孔107和部分第二过孔108单独对应连接，也可以全部的第一过孔107和第二过孔108互相连接，以连通第一金属层102和第二金属层104。多个第一过孔107和多个第二过孔108之间的具体连接可以基于实际需求进行设置，在此不做限定。
各第一金属层102上的多个第一过孔107和多个第二过孔108沿第一方向X依次间隔排列设置，且多个第一过孔107和多个第二过孔108在第一方向X上交错设置。即多个第一过孔107和多个第二过孔108依次循环排列。例如：当第一方向X上共设置有8个过孔时，其排列顺序为：第一过孔107、第二过孔108、第一过孔107、第二过孔108、第一过孔107、第二过孔108、第一过孔107、第二过孔108。从而使得第一过孔107与对应连接的第二过孔108相邻设置，进而减少第一过孔107与对应连接的第二过孔108之间的导电层106的长度，减小第一金属层102与第二金属层104之间的导电层的阻值，减少局部温度过高或烧板的现象发生。
各第一金属层102上的多个第一过孔107和多个第二过孔108可以在依次循环排列的基础上排列设置，例如，可以为1排6列设置、4排8列设置等，具体可以基于实际需求进行设置。
在其他实施例中，各第一金属层102上的多个第一过孔107呈至少两排设置，且各第一金属层102上的多个第二过孔108也呈至少两排设置；多个第一过孔107和多个第二过孔108在第二方向Y上交错设置，其中，第二方向Y与第一方向X垂直。从而便于提高多个第一过孔107与多个第二过孔108之间的对应连接，以及避免电连接过程中温度过于集中，容易烧板的现象发生。
请参阅图2，图2是图1实施例中阵列基板第一实施方式的俯视示意图。其中，本示意图为便于说明，省去了第一导电层106、第二导电层111、第三绝缘层109以及第二绝缘层105，以裸露第二金属层104和第一金属层102进行示意。上述结构并不对实际中的阵列基板100结构进行限定。且后续的实施方式与本实施方式类似，后续不再赘述。
本实施例的阵列基板100包括：多个间隔设置的第一金属层102，多个间隔设置的第一金属层102贴合设置在衬底基板101上。
各第一金属层102上的多个第一过孔107呈双排设置，且各第一金属层102上的多个第二过孔108也呈双排设置。从而便于各第二过孔108分别能够靠近第一金属层102的边缘。其中，多个第一过孔107与多个第二过孔108分别在第二方向Y与第一方向X上交错设置。
各第一金属层102上的一排的第二过孔108所在的第二层叠部120沿第三方向A进行延伸，直至延伸至第一金属层102的边缘；而另一排的第二过孔108所在的第二层叠部120沿第四方向B进行延伸，直至延伸至第一金属层102的边缘。
其中，第三方向A为第四方向B的相反方向。本示意图中第三方向A和第四方向B的具体方向仅为示意，在其他实施方式中，第三方向A和第四方向B可以为其他任意相互相反的方向，在此不做限定。
即第一金属层102上的一排中第二过孔108两侧中高度较低的一侧，与该第一金属层102上的另一排中第二过孔108两侧中高度较低的一侧相反设置，从而便于两排第二过孔108中的药液分别流出。
请参阅图3，图3是图1实施例中阵列基板第二实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
各第一金属层102上的一排的第二过孔108所在的第二层叠部120向另一排进行延伸，直至延伸至另一排上相邻且交错的第二过孔108，并从另一排上相邻且交错的第二过孔108延伸至第一金属层102的边缘。
在一个具体的应用场景中，当第一金属层102上的多个第一过孔107和多个第二过孔108分别呈双排设置时，第一排的第二过孔108所在的第二层叠部120延伸至第二排的第二过孔108，并与第二排的第二过孔108所在的第二层叠部120连通，再从第二排的第二过孔108延伸至第一金属层102的边缘。
在一个具体的应用场景中，当第一金属层102上的多个第一过孔107和多个第二过孔108分别呈多排设置时，第一排的第二过孔108所在的第二层叠部120延伸至第二排的第二过孔108，并与第二排的第二过孔108所在的第二层叠部120连通，再从第二排的第二过孔108延伸至第三排的第二过孔108......依次类推，直至延伸至第一金属层102的边缘。
其中，各排的第二过孔108的一侧所在的第二层叠部120互相连接，以使不同第二过孔108内的药液顺着相同路径流出，提高路径利用率，降低对第二金属层104的蚀刻面积。进而降低蚀刻成本。
请参阅图4，图4是图1实施例中阵列基板第三实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
各第一金属层102上的各第二过孔108所在的第二层叠部120延伸至相邻且交错的第二过孔108，并与相邻且交错的第二过孔108所在的第二层叠部120连通，再从相邻且交错的第二过孔108延伸至第一金属层102的边缘。其中，相邻的第二层叠部120的延伸方向相反。
其中，每相邻的第二过孔108所在的第二层叠部120可以分别延伸到相反的第一金属层102的边缘。
其中，相邻且交错的第二过孔108所在的第二层叠部120互相连接，以使不同第二过孔108内的药液顺着相同路径流出，提高路径利用率，降低对第二金属层104的蚀刻面积。进而降低蚀刻成本，并提高第二金属层104设置的自由度。
请参阅图5，图5是图1实施例中阵列基板第四实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
而本实施方式的各第二过孔108所在第二层叠部120延伸至相邻且交错的第二过孔108，再从相邻且交错的第二过孔108延伸至第一金属层102的边缘。即通过覆盖在第一金属层102上的导电层106相连接的两第二过孔108的导电层106分别向对应的第一金属层102的边缘延伸，则各第二过孔108分别具备两条药液流出路径，从而能够进一步提高蚀刻药液流出的效率和效果。
本实施例的上述四种药液的流出路径可以分别单独设置在各第一金属层102上，也可以共同设置在同一个第一金属层102上，具体设置可以基于实际需求进行任意设置，在此不做限定。
请参阅图6，图6是图1实施例中阵列基板第五实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
本实施方式为图1实施例中阵列基板100的第一实施方式和第二实施方式的结合。
其中，第一金属层102的一排上的部分第二过孔108所在的第二层叠部120与另一排上的部分第二过孔108所在的第二层叠部120沿着相反的方向延伸至第一金属层102的边缘。一排上另一部分的第二过孔108所在的第二层叠部120与交错设置的另一排上另一部分的第二过孔108所在的第二层叠部120连通，并从另一排的第二过孔108延伸至第一金属层102的边缘。
在一个具体的应用场景中，第一金属层102的一排上的位于边缘位置的第二过孔108所在的第二层叠部120与另一排上的部分第二过孔108所在的第二层叠部120沿着相反的方向延伸至第一金属层102的边缘。而第一金属层102的一排上位于中部位置的第二过孔108所在的第二层叠部120与交错设置的另一排上另一部分的第二过孔108所在的第二层叠部120连通，并从另一排的第二过孔108延伸至第一金属层102的边缘。
通过在同一个第一金属层102上设置不同的第二层叠部120的延伸设置，从而提高药液流出路径的多样性，以进一步提高药液流出的效率与效果。
请参阅图7，图7是图1实施例中阵列基板第六实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
本实施方式为图1实施例中阵列基板100的第一实施方式和第三实施方式的结合。
其中，第一金属层102的一排上的部分第二过孔108所在的第二层叠部120与另一排上的部分第二过孔108所在的第二层叠部120沿着相反的方向延伸至第一金属层102的边缘。一排上另一部分的第二过孔108所在的第二层叠部120延伸至相邻且交错的第二过孔108，并与另一排上的另一部分的相邻且交错的第二过孔108所在的第二层叠部120连通，再从相邻且交错的第二过孔108延伸至第一金属层102的边缘。其中，相邻的第二层叠部120的延伸方向相反。
在一个具体的应用场景中，第一金属层102的一排上的位于边缘位置的第二过孔108所在的第二层叠部120与另一排上的部分第二过孔108所在的第二层叠部120沿着相反的方向延伸至第一金属层102的边缘。而第一金属层102的一排上位于中部位置的第二过孔108所在的第二层叠部120与相邻且交错设置的另一排上另一部分的第二过孔108所在的第二层叠部120连通，并从另一排的第二过孔108延伸至第一金属层102的边缘。其中，相邻的第二层叠部120的延伸方向相反。
当第一金属层102上的过孔为多排时，其第二层叠部120的延伸方式与上述实施例类似，在此不再赘述。
请参阅图8，图8是图1实施例中阵列基板第七实施方式的俯视示意图。
本实施方式中的阵列基板100上第一过孔107、第二过孔108、第一金属层102、第二金属层104、衬底基板101及其连接关系以及多个第一过孔107与多个第二过孔108在第二方向Y与第一方向X上的设置均与前述实施方式相同，请参阅前文，在此不再赘述。
本实施方式的同一第一金属层102上的所有第二过孔108所在的第二层叠部120全部相互连通，并通过同一个出口延伸至第一金属层102的边缘，以导出所有第二过孔108内的药液。其中，该出口既可以设置在位于该第一金属层102的侧边的第二过孔108所在的第二层叠部120处，也可以设置在位于该第一金属层102中部的第二过孔108所在的第二层叠部120处，即相互连通的第二层叠部120延伸至第一金属层102的边缘的具体位置在此并不做限定。
本实施方式通过将同一第一金属层102上的所有第二过孔108所在的第二层叠部120全部相互连通使得药液通过一个出口流出，能够进一步降低对第二金属层104的蚀刻面积。进而降低蚀刻成本，并提高第二金属层104设置的自由度。
在其他实施方式中，同一第一金属层102上的所有第二过孔108所在的第二层叠部120全部相互连通，也可以通过多个出口延伸至第一金属层102的边缘，以导出所有第二过孔108内的药液，以提高药液流出效率。
其中，同一个阵列基板100上的多个第一金属层102上的第二层叠部120可以全部采取同一实施方式的设置或分别采取不同实施方式的设置，具体可以基于实际需求进行设置，在此不做限定。
通过上述结构，本实施例的阵列基板通过使第二过孔靠近第一过孔一侧的导电层覆盖在第二金属层一侧的第二绝缘层上，第二过孔远离第一过孔一侧的导电层覆盖在第一金属层一侧的第二绝缘层上，并延伸至第一金属层的边缘，从而在第二过孔的两侧形成高度差，进而使得在阵列基板的蚀刻过程中，第二过孔处的药液可以利用第二过孔两侧存在的高度差，沿着第二过孔远离第一过孔一侧进行流淌直至流出第一金属层的边缘，从而能够减少药液在第二过孔残留且产生气泡，且影响导电层与第一金属层之间的接触的情况发生，提高第二过孔处的导电层与第一金属层之间的有效接触面积，进而提高第二过孔的导通性，增强第一金属层和第二金属层之间的电连接效果，提高阵列基板的可靠性和稳定性。
请参阅图9，图9是本申请提供的显示面板一实施例的结构示意图。
本实施例的显示面板200包括阵列基板202、彩膜基板201以及液晶分子203，阵列基板202和彩膜基板201相对设置，液晶分子夹持在阵列基板202和彩膜基板201之间。
其中，本实施例的阵列基板202可以为上述任一实施例的阵列基板100。
本实施例利用提高了第一金属层和第二金属层之间的电连接效果的阵列基板提高显示面板的电连接效果，进而提高显示面板的的可靠性和稳定性。
请参阅图10，图10是本申请提供的阵列基板的制备方法一实施例的流程示意图。
步骤S11：准备衬底基板，在衬底基板上沉积第一金属层。
先准备衬底基板。其中，衬底基板可以包括玻璃基板或其他基板。
在衬底基板上沉积第一金属层，其中，第一金属层可以包括铜层、银层、金层或其他金属导电层。
在一个具体的应用场景中，沉积第一金属层后，可以对其进行光刻后使得第一金属层形成栅极金属图形或公共电极。
在另一个具体的应用场景中，沉积第一金属层后，也可以对其进行控深或干刻，使得第一金属层形成栅极金属图形或公共电极。
步骤S12：在第一金属层的第一沉积区域上依次沉积第一绝缘层和第二金属层，并裸露第一金属层的第二沉积区域；其中，第二沉积区域延伸至第一金属层的边缘。
在第一金属层的第一沉积区域上依次沉积第一绝缘层和第二金属层。并裸露第一金属层的第二沉积区域。其中，第二沉积区域延伸至第一金属层的边缘。
其中，第一沉积区域为第一金属层上需要制备第二金属层的位置，第二沉积区域为第一金属层上除第一沉积区域外的位置，其延伸至第一金属层的边缘。
在一个具体的应用场景中，可以先在第一金属层上一次连续沉积栅极绝缘层氮化硅、半导体层氢化非晶硅和欧姆接触层形成第一绝缘层，再沉积第二金属层。在其他实施例中，可以基于不同的需求沉积不同的第一绝缘层。再对第二金属层和第一绝缘层进行蚀刻和干刻，并裸露第二沉积区域的第一金属层。即去除掉部分层叠在第一金属层上的第二金属层和第一绝缘层，以制造后续第二过孔的高度差。
在另一个具体的应用场景中，也可以在第一金属层的第二沉积区域上贴覆干膜，以防止第一绝缘层和第二金属层沉积在第二沉积区域上，沉积后，去除干膜从而裸露第二沉积区域的第一金属层。
在一个具体的应用场景中，沉积后，可以先对第二金属层进行蚀刻和干刻，从而使得第二金属层形成源级图形和漏级图形，再对第一绝缘层中的半导体层氢化非晶硅和欧姆接触层进行蚀刻和干刻，从而形成沟道。在另一个具体的应用场景中，也可以基于不同的制备需求对第二金属层和第一绝缘层进行不同的蚀刻和干刻，并裸露部分第一金属层至第一金属层的边缘。
在本步骤中裸露第二沉积区域的第一金属层，会在板件上形成一定的高度差，从而使得在制备的蚀刻步骤中，蚀刻药液利用该高度差沿着裸露至边缘处的第一金属层流出，进而避免药液气泡在阵列基板上残留。
请参阅图11，图11是图10实施例中步骤S12后阵列基板一实施方式的结构示意图。
本实施方式的阵列基板100包括层叠且贴合设置的衬底基板101和第一金属层102。第一金属层102上包括第一沉积区域210和第二沉积区域220。
其中，第一金属层102的第一沉积区域210上贴合设置有第一绝缘层103以及第二金属层104。而第二沉积区域220的第一金属层102上裸露，且第二沉积区域220连通第一金属层102的边缘，从而在蚀刻制程中，蚀刻药水能够通过第一金属层102的第二沉积区域220流淌至第一金属层102的边缘，进而流出整个阵列基板100，防止蚀刻药水在阵列基板100内残留，其气泡或药水影响各层结构之间的结合力和接触面积，提高阵列基板100的稳定性和可靠性。
步骤S13：在沉积了第一绝缘层和第二金属层的第一沉积区域上沉积第二绝缘层，以及在第二沉积区域上沉积第三绝缘层，并分别对第二绝缘层和第三绝缘层进行干刻，制备得到裸露第二金属层的第一通孔以及裸露第一金属层的第二通孔。
在沉积了第一绝缘层和第二金属层的第一沉积区域上沉积第二绝缘层，以及在第二沉积区域上沉积第三绝缘层，并分别对第二绝缘层和第三绝缘层进行干刻，制备得到裸露第二金属层的第一通孔以及裸露第一金属层的第二通孔。其中，第二绝缘层和第三绝缘层为同时沉积制备得到的，其可以包括氮化硅层或其他绝缘保护层。
在一个具体的应用场景中，对阵列基板整板沉积氮化硅层，以在第一沉积区域上形成第二绝缘层，以及在第二沉积区域上形成第三绝缘层。
基于第一金属层对第二绝缘层进行干刻，以及基于第二金属层的位置对第三绝缘层进行干刻，制备得到裸露第二金属层的第一通孔以及裸露第一金属层的第二通孔。
请参阅图12，图12是图10实施例中步骤S13后阵列基板一实施方式的结构示意图。
本实施方式的阵列基板100包括层叠且贴合设置的衬底基板101和第一金属层102。第一金属层102上包括第一沉积区域210和第二沉积区域220。
其中，第一金属层102的第一沉积区域210上贴合设置有第一绝缘层103、第二金属层104以及第二绝缘层105。而第二沉积区域220上仅贴合设置第三绝缘层109。
且第一沉积区域210上的第二绝缘层105上设置有第一通孔307，第二沉积区域220上第三绝缘层109上设置有第二通孔308。
其中，此时的第一通孔307与第二通孔308内镂空，以裸露对应的第一金属层102和第二金属层104，从而方便后续进行电连接。
而在后续导电层的沉积后，通过导电层实现金属化，得到第一过孔和第二过孔。
步骤S14：在干刻后的绝缘层上整板沉积导电层，以在第一沉积区域上形成第一层叠部以及在第二沉积区域上形成第二层叠部，并使第一通孔形成第一过孔以及使第二通孔形成第二过孔，以制备阵列基板。
在形成第一通孔后的第二绝缘层和第二通孔的后的第三绝缘层上沉积导电层，以在第一沉积区域上形成包括层叠且贴合设置的第一绝缘层、第二金属层、第二绝缘层以及第一导电层的第一层叠部以及在第二沉积区域上形成包括层叠且贴合设置的第三绝缘层以及第二导电层的第二层叠部，并对第二金属层的表面以及第一通孔和第二通孔的孔内进行金属化，使得第一通孔形成第一过孔以及第二通孔形成第二过孔。其中，导电层可以包括氧化锡或其他导电金属。
其中，第一过孔与第二过孔通过覆盖在第二金属层上的导电层连接，进而使得第一过孔所连接的第二金属层和第二过孔所连接的第一金属层通过第一过孔、第一导电层、第二导电层以及第二过孔进行电连接。
由于在步骤S12中制造了能使药液顺利流至板件边缘的高度差，从而使得在覆盖绝缘层和导电层后，形成的第二层叠层同样具备该高度差。
且因药液的顺利流出，减少了气泡残留在阵列基板上的情况，进而在覆盖导电层时，可以提高导电层和金属层之间的有效接触面积，提高导电层和各金属层之间的连接效果，进而提高阵列基板的可靠性和稳定性。
通过上述方法，本实施例的阵列基板的制备方法通过在对第二金属层和第一绝缘层进行沉积时裸露部分第一金属层至第一金属层的边缘，从而在板件上制备出能够使蚀刻药液流出的高度差以及流出路径，从而使药液顺利流出，减少气泡残留在板件上的情况，进而在覆盖导电层时，可以提高导电层和金属层之间的有效接触面积，提高导电层和各金属层之间的连接效果，进而提高阵列基板的可靠性和稳定性。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，所述阵列基板包括：层叠且贴合设置的衬底基板与第一金属层，所述第一金属层远离所述衬底基板上贴合设置有第一层叠部和第二层叠部，所述第一层叠部包括层叠且贴合设置的第一绝缘层、第二金属层、第二绝缘层以及第一导电层，所述第一层叠部上设置有第一过孔，其特征在于：
所述第二层叠部包括层叠且贴合设置的第三绝缘层以及第二导电层，所述第二层叠部上设置有第二过孔，所述第一过孔和所述第一导电层连接，所述第二过孔和所述第二导电层连接，所述第一导电层和第二导电层连接，以连通所述第一金属层和所述第二金属层；其中，所述第二层叠部延伸至所述第一金属层的边缘。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一过孔贯穿所述第一层叠部的第二绝缘层，并延伸至所述第二金属层；
所述第二过孔贯穿所述第二层叠部的第三绝缘层，并延伸至所述第一金属层。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板上间隔设置有多个处于同一平面上的第一金属层；
各所述第一金属层上分别对应设置有第一层叠部和第二层叠部。
4.根据权利要求3所述的阵列基板，其特征在于，
所述第一层叠部上设置有多个第一过孔，所述第二层叠部上设置有多个第二过孔，各所述第一过孔与对应的第二过孔分别连接对应的所述导电层进行连接；
多个所述第一过孔和多个所述第二过孔沿第一方向依次间隔排列设置，且多个所述第一过孔和多个所述第二过孔在所述第一方向上交错设置。
5.根据权利要求4所述的阵列基板，其特征在于，
各第一金属层上的所述多个第一过孔呈至少两排设置，且各第一金属层上的所述多个第二过孔呈至少两排设置；
多个所述第一过孔和多个所述第二过孔在第二方向上交错设置，其中，所述第二方向与所述第一方向垂直。
6.根据权利要求5所述的阵列基板，其特征在于，
各所述第一金属层上的多个第一过孔呈双排设置，且各所述第一金属层上的多个第二过孔呈双排设置；
各所述第一金属层上的一排的所述第二过孔所在的第二层叠部沿第三方向进行延伸，直至延伸至所述第一金属层的边缘；
另一排的所述第二过孔所在的第二层叠部沿第四方向进行延伸，直至延伸至所述第一金属层的边缘；
其中，所述第三方向为所述第四方向的相反方向。
7.根据权利要求5所述的阵列基板，其特征在于，
各所述第一金属层上的一排的所述第二过孔所在的第二层叠部向另一排进行延伸，直至延伸至另一排上相邻且交错的第二过孔，并从所述另一排上相邻且交错的第二过孔延伸至所述第一金属层的边缘。
8.根据权利要求5所述的阵列基板，其特征在于，
各所述第一金属层上的各所述第二过孔所在的第二层叠部延伸至相邻且交错的第二过孔，再从所述相邻且交错的第二过孔延伸至所述第一金属层的边缘；
其中，相邻的第二层叠部的延伸方向相反。
9.一种显示面板，所述显示面板包括阵列基板、彩膜基板以及液晶分子，所述阵列基板和所述彩膜基板相对设置，所述液晶分子夹持在所述阵列基板和彩膜基板之间，其特征在于，所述阵列基板为权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括：
准备衬底基板，在所述衬底基板上沉积第一金属层；
在所述第一金属层的第一沉积区域上依次沉积第一绝缘层和第二金属层，并裸露所述第一金属层的第二沉积区域；其中，所述第二沉积区域延伸至所述第一金属层的边缘；
在沉积了所述第一绝缘层和所述第二金属层的第一沉积区域上沉积第二绝缘层，以及在所述第二沉积区域上沉积第三绝缘层，并分别对所述第二绝缘层和所述第三绝缘层进行干刻，制备得到裸露所述第二金属层的第一通孔以及裸露所述第一金属层的第二通孔；
在干刻后的绝缘层上整板沉积导电层，以在所述第一沉积区域上形成第一层叠部以及在所述第二沉积区域上形成第二层叠部，并使所述第一通孔形成第一过孔以及使所述第二通孔形成第二过孔，以制备所述阵列基板；
其中，所述第二层叠部延伸至所述第一金属层的边缘。
CN202111554046.4A 2021-12-17 2021-12-17 阵列基板及其制备方法、显示面板 Active CN114415432B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111554046.4A CN114415432B (zh) 2021-12-17 2021-12-17 阵列基板及其制备方法、显示面板
US17/993,980 US11916085B2 (en) 2021-12-17 2022-11-24 Array substrate, method of manufacturing array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111554046.4A CN114415432B (zh) 2021-12-17 2021-12-17 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN114415432A true CN114415432A (zh) 2022-04-29
CN114415432B CN114415432B (zh) 2022-12-27

Family

ID=81267673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111554046.4A Active CN114415432B (zh) 2021-12-17 2021-12-17 阵列基板及其制备方法、显示面板

Country Status (2)

Country Link
US (1) US11916085B2 (zh)
CN (1) CN114415432B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177180A (ja) * 1996-12-18 1998-06-30 Sharp Corp 液晶表示装置
JP2000029066A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
JP2005084324A (ja) * 2003-09-08 2005-03-31 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
CN104956475A (zh) * 2013-01-25 2015-09-30 夏普株式会社 半导体装置
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN106575063A (zh) * 2014-08-07 2017-04-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN107180838A (zh) * 2017-06-23 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN209784704U (zh) * 2019-03-25 2019-12-13 京东方科技集团股份有限公司 显示基板、显示面板
CN110850649A (zh) * 2019-11-26 2020-02-28 深圳市华星光电半导体显示技术有限公司 液晶显示面板
CN111129029A (zh) * 2019-12-17 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299656B2 (en) 2014-06-02 2016-03-29 Infineon Technologies Ag Vias and methods of formation thereof
CN104865752B (zh) * 2015-06-18 2018-03-30 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
JPH10177180A (ja) * 1996-12-18 1998-06-30 Sharp Corp 液晶表示装置
JP2000029066A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP2005084324A (ja) * 2003-09-08 2005-03-31 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
CN104956475A (zh) * 2013-01-25 2015-09-30 夏普株式会社 半导体装置
CN106575063A (zh) * 2014-08-07 2017-04-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN105304649A (zh) * 2015-10-28 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN107180838A (zh) * 2017-06-23 2017-09-19 深圳市华星光电技术有限公司 一种阵列基板及其制造方法
CN209784704U (zh) * 2019-03-25 2019-12-13 京东方科技集团股份有限公司 显示基板、显示面板
CN110850649A (zh) * 2019-11-26 2020-02-28 深圳市华星光电半导体显示技术有限公司 液晶显示面板
CN111129029A (zh) * 2019-12-17 2020-05-08 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Also Published As

Publication number Publication date
US11916085B2 (en) 2024-02-27
US20230197734A1 (en) 2023-06-22
CN114415432B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
JP5175256B2 (ja) 静電容量式タッチパネル及びその製造方法
US10064293B2 (en) Method for forming insulating layer covering a wiring pattern
JP2009130116A (ja) 素子間配線部材、光電変換素子およびこれらを用いた光電変換素子接続体ならびに光電変換モジュール
TW200412214A (en) Semiconductor device and method of manufacturing the same
KR101322333B1 (ko) 금속 메쉬 구조의 터치스크린 패널 및 이의 제조방법
KR101768789B1 (ko) 복합 전자 회로의 인쇄
JP2015011341A (ja) 液晶表示装置用のアレイ基板及びその製造方法
EP2445004B1 (en) Laminated wiring board
JP4219371B2 (ja) 多数個取り配線基板
CN114415432B (zh) 阵列基板及其制备方法、显示面板
KR20230142406A (ko) 배선 기판, 배선 기판을 가지는 반도체 패키지, 및 그 제조 방법
CN111324238A (zh) 触控模组及显示装置
TWI623002B (zh) Mass production method of high frequency inductor
TW200824086A (en) Power supply network
CN106024755A (zh) 半导体装置
US7745735B2 (en) Cross-over of conductive interconnects and a method of crossing conductive interconnects
JP2012015326A (ja) 薄膜コンデンサ及びその製造方法
JPH0354876A (ja) 積層型変位素子
JP5170649B2 (ja) 素子間配線部材、太陽電池モジュールおよびその製造方法
US20230019182A1 (en) Stretchable electronic device and method for fabricating the same
TWI223362B (en) External electrode connector
WO2023149107A1 (ja) 半導体装置
JP7150571B2 (ja) チップコンデンサおよびチップコンデンサの製造方法
TWI232706B (en) Manufacturing method of mounting substrate and manufacturing method of circuit device
CN115719567A (zh) 显示基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant