CN106575063A - 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 - Google Patents

有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN106575063A
CN106575063A CN201580042565.9A CN201580042565A CN106575063A CN 106575063 A CN106575063 A CN 106575063A CN 201580042565 A CN201580042565 A CN 201580042565A CN 106575063 A CN106575063 A CN 106575063A
Authority
CN
China
Prior art keywords
mentioned
contact hole
dry distribution
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580042565.9A
Other languages
English (en)
Other versions
CN106575063B (zh
Inventor
河村武彦
樽井哲弥
木本英伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN106575063A publication Critical patent/CN106575063A/zh
Application granted granted Critical
Publication of CN106575063B publication Critical patent/CN106575063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

FFS模式的液晶面板的有源矩阵基板在转接区域内具备多个转接单元，以将共用电极、第1共用干配线(31)以及第2共用干配线(32)电连接。转接单元包含：接触孔(41)，其将与共用电极形成为一体的转接电极(37)和第1共用干配线(31)连接；以及接触孔(42)，其将转接电极(37)和第2共用干配线(32)连接。第2共用干配线(32)的非晶Si膜(122)在接触孔(41)的位置形成得比第2共用干配线(32)的主导体部(131)大，由作为保护绝缘膜的SiNx膜(151、152)覆盖。由此，防止转接电极在共用干配线的图案端部断开。

Description

有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
技术领域
本发明涉及显示装置，特别是涉及具有共用电极的有源矩阵基板、具备该有源矩阵基板的液晶面板以及具有共用电极的有源矩阵基板的制造方法。
背景技术
液晶显示装置作为薄型、轻量、低功耗的显示装置已得到广泛利用。液晶显示装置所包含的液晶面板具有将有源矩阵基板和相对基板贴合且在2个基板之间设置有液晶层的结构。在有源矩阵基板上形成有多个栅极线、多个数据线以及包含薄膜晶体管(Thin FilmTransistor：以下称为TFT)和像素电极的多个像素电路。
作为对液晶面板的液晶层施加电场的方式，已知纵电场方式和横电场方式。在纵电场方式的液晶面板中，使用像素电极和形成于相对基板的共用电极对液晶层施加大致纵向的电场。在横电场方式的液晶面板中，共用电极与像素电极一起形成于有源矩阵基板，使用像素电极和共用电极对液晶层施加大致横向的电场。横电场方式的液晶面板与纵电场方式的液晶面板相比具有视野角较大的优点。
作为横电场方式，已知IPS(In-Plane Switching：面内开关)模式和FFS(FringeField Switching：边缘场开关)模式。在IPS模式的液晶面板中，像素电极和共用电极分别形成为梳齿状，以在俯视时不重叠的方式配置。在FFS模式的液晶面板中，在共用电极和像素电极中的任意一方形成狭缝，像素电极和共用电极以隔着保护绝缘膜在俯视时重叠的方式配置。FFS模式的液晶面板与IPS模式的液晶面板相比具有开口率较高的优点。
在FFS模式的液晶面板中，从外部输入应施加给共用电极的共用电极信号。为了将输入的共用电极信号施加给共用电极，在有源矩阵基板的显示区域的外周部分(称为边框区域)形成共用干配线。优选共用干配线具有形成在与栅极线相同的配线层的部分(以下，称为第1共用干配线)和形成在与数据线相同的配线层的部分(以下，称为第2共用干配线)。如果使用2种共用干配线，则通过在栅极线或数据线与共用干配线的交叉部，适当地选择共用干配线的配线层，能减小栅极线的转接次数、数据线的转接次数，降低栅极线和数据线的电阻。另外，通过选择电阻小的配线层，在所选择的配线层形成共用干配线，能降低共用干配线的电阻。
在具有2种共用干配线的有源矩阵基板中，需要用于将形成于不同的配线层的共用干配线电连接的转接电路。例如，使用利用与共用电极形成为一体的转接电极将2种共用干配线电连接的转接电路。专利文献1中记载了在FFS模式的液晶面板中将共用电极和2种共用干配线电连接的转接电路的例子。
FFS模式的液晶面板的有源矩阵基板是使用5个或6个光掩模而制造的。专利文献2中记载有使用5个光掩模的有源矩阵基板的制造方法。在专利文献2记载的制造方法中，不使用半导体层用的光掩模，而使用源极层用的光掩模将半导体层图案化，使用像素电极层用的光掩模形成TFT的沟道区域。
现有技术文献
专利文献
专利文献1：国际公开2013/77262号
专利文献2：日本特开2010-191410号公报
发明内容
发明要解决的问题
然而，在通过专利文献2记载的制造方法形成将共用电极和2种共用干配线连接的转接电路的情况下，转接电极在第2共用干配线的图案端部容易断开(参照后述的图10)。当发生这种断开时，在共用电极信号中产生钝化，产生串扰等显示不良。
因此，本发明的目的在于提供防止转接电极在共用干配线的图案端部断开的有源矩阵基板和具备该有源矩阵基板的液晶面板。
用于解决问题的方案
本发明的第1方面是有源矩阵基板，其特征在于，具备：
多个栅极线，其形成于第1配线层；
多个数据线，其是形成于半导体层、第2配线层以及像素电极层的层叠配线；
多个像素电路，其与上述栅极线和上述数据线的交点对应地配置，各自包含开关元件和像素电极；
保护绝缘膜，其与上述栅极线、上述数据线、上述开关元件以及上述像素电极相比形成于上层；
共用电极，其形成在上述保护绝缘膜的上层；
第1共用干配线，其形成于上述第1配线层，具有形成在转接区域内的部分；
第2共用干配线，其是形成于上述半导体层、上述第2配线层以及上述像素电极层的层叠配线，具有形成在上述转接区域内的部分；
转接电极，其在上述转接区域内与上述共用电极形成为一体；以及
多个转接单元，其配置在上述转接区域内，各自包含第1接触孔和第2接触孔，上述第1接触孔将上述转接电极和上述第1共用干配线连接，上述第2接触孔将上述转接电极和上述第2共用干配线连接，
上述第2共用干配线的形成于上述半导体层内的一部分层的部分在上述第1接触孔的位置形成得比上述第2共用干配线的形成于上述第2配线层的部分大，由上述保护绝缘膜覆盖。
本发明的第2方面的特征在于，在本发明的第1方面中，
在上述第1配线层和上述半导体层之间还具备栅极绝缘膜，
上述栅极绝缘膜和上述保护绝缘膜在上述第1接触孔的位置以越往下层侧越大的方式分别形成为锥状。
本发明的第3方面的特征在于，在本发明的第1方面中，
上述第1接触孔和上述第2接触孔分开形成在上述转接单元内。
本发明的第4方面的特征在于，在本发明的第3方面中，
上述第1接触孔和上述第2接触孔中的至少一方的形状为长方形和长方形以外的多边形中的任意一种。
本发明的第5方面的特征在于，在本发明的第3方面中，
上述第1接触孔和上述第2接触孔中的至少一方的形状为圆形和椭圆形中的任意一种。
本发明的第6方面的特征在于，在本发明的第1方面中，
上述第1接触孔和上述第2接触孔在上述转接单元内形成为一体。
本发明的第7方面的特征在于，在本发明的第6方面中，
形成为一体的接触孔的形状为长方形和长方形以外的多边形中的任意一种。
本发明的第8方面的特征在于，在本发明的第6方面中，
形成为一体的接触孔的形状为圆形和椭圆形中的任意一种。
本发明的第9方面的特征在于，在本发明的第1方面中，
上述转接单元在上述转接区域内形成空隙区域并且配置为2维状。
本发明的第10方面是液晶面板，其特征在于，具备：
有源矩阵基板；以及
相对基板，其与上述有源矩阵基板相对地配置，
上述有源矩阵基板包含：
多个栅极线，其形成于第1配线层；
多个数据线，其是形成于半导体层、第2配线层以及像素电极层的层叠配线；
多个像素电路，其与上述栅极线和上述数据线的交点对应地配置，各自包含开关元件和像素电极；
保护绝缘膜，其与上述栅极线、上述数据线、上述开关元件以及上述像素电极相比形成于上层；
共用电极，其形成在上述保护绝缘膜的上层；
第1共用干配线，其形成于上述第1配线层，具有形成在转接区域内的部分；
第2共用干配线，其是形成于上述半导体层、上述第2配线层以及上述像素电极层的层叠配线，具有形成在上述转接区域内的部分；
转接电极，其在上述转接区域内与上述共用电极形成为一体；以及
多个转接单元，其配置在上述转接区域内，各自包含第1接触孔和第2接触孔，上述第1接触孔将上述转接电极和上述第1共用干配线连接，上述第2接触孔将上述转接电极和上述第2共用干配线连接，
上述第2共用干配线的形成于上述半导体层内的一部分层的部分在上述第1接触孔的位置形成得比上述第2共用干配线的形成于上述第2配线层的部分大，由上述保护绝缘膜覆盖，
上述转接单元在上述转接区域内形成空隙区域并且配置为2维状，
上述相对基板在与上述空隙区域相对的位置具有柱间隔物。
本发明的第11方面是在转接区域内具有多个转接单元的有源矩阵基板的制造方法，其特征在于，具备：
在第1配线层形成多个栅极线和具有形成在上述转接区域内的部分的第1共用干配线的步骤；
形成栅极绝缘膜和半导体膜的步骤；
源极层形成步骤，在第2配线层形成作为多个数据线的主导体部的基础的第1导体部和作为具有形成在上述转接区域内的部分的第2共用干配线的主导体部的基础的第2导体部，并且通过将上述半导体膜图案化，形成上述数据线的半导体部和上述第2共用干配线的半导体部；
像素电极层形成步骤，形成像素电极、上述数据线的副导体部以及上述第2共用干配线的副导体部，并且通过将上述第1导体部和上述第2导体部图案化，形成上述数据线的主导体部和上述第2共用干配线的主导体部；
在上述像素电极的上层形成保护绝缘膜的步骤；以及
在上述保护绝缘膜的上层形成共用电极，并且与上述共用电极一体地在上述转接区域内形成转接电极的步骤，
在形成上述保护绝缘膜的步骤中，将连接上述转接电极和上述第1共用干配线的第1接触孔形成在上述转接单元内的第1位置，并且将连接上述转接电极和上述第2共用干配线的第2接触孔形成在上述转接单元内的第2位置，
在上述源极层形成步骤中，在上述第1位置将上述第2共用干配线的半导体部内的一部分层形成得比上述第2共用干配线的主导体部大，
在形成上述保护绝缘膜的步骤中，在上述第1位置将上述保护绝缘膜形成为覆盖上述第2共用干配线的半导体部。
本发明的第12方面的特征在于，在本发明的第11方面中，
在形成上述保护绝缘膜的步骤中，在上述第1位置，将上述栅极绝缘膜和上述保护绝缘膜以越往下层侧越大的方式分别形成为锥状。
本发明的第13方面的特征在于，在本发明的第12方面中，
形成上述保护绝缘膜的步骤包含：成膜处理；光致抗蚀剂形成处理；将光致抗蚀剂作为掩模对上述栅极绝缘膜和上述保护绝缘膜进行蚀刻，并且蚀刻上述光致抗蚀剂的处理；以及光致抗蚀剂剥离处理。
发明效果
根据本发明的第1方面，在第1接触孔的位置将第2共用干配线形成为阶梯状，由此能在转接电极中设置阶梯部，减小转接电极的高低差。另外，在第1接触孔的位置由保护绝缘膜覆盖到第2共用干配线的形成于半导体层的部分为止，由此能在形成第1接触孔时保护第2共用干配线的形成于半导体层的部分、位于其下层的部分，能使第1接触孔的侧面成为容易形成下一层的形状。由此，能防止第2转接电极在共用干配线的图案端部断开，降低转接电路的电阻。
根据本发明的第2方面，在第1接触孔的位置将栅极绝缘膜和保护绝缘膜形成得越往下层侧越大，由此能使第1接触孔的侧面成为更容易形成下一层的形状，能更有效地防止第2转接电极在共用干配线的图案端部断开。
根据本发明的第3方面，分开形成第1接触孔和第2接触孔，由此能以高的自由度形成2个接触孔。
根据本发明的第4、第5、第7或第8方面，无论使用具有哪种形状的接触孔，均能构成将转接电极、第1共用干配线以及第2共用干配线连接的转接单元。根据第5或第8方面，使用不具有顶点的形状(圆形或椭圆形)的接触孔，由此能抑制由摩擦引起的显示不均。
根据本发明的第6方面，将第1接触孔和第2接触孔形成为一体，由此能缩小转接单元的尺寸，在转接区域配置多个转接单元。因此，能不增大转接电阻而将共用电极、第1共用干配线以及第2共用干配线可靠地电连接。另外，能以高的自由度决定不配置转接单元的空隙区域的位置。
根据本发明的第9方面，在配置转接单元时形成空隙区域，由此能在相对基板上，在与空隙区域相对的位置形成柱间隔物，将有源矩阵基板和相对基板的间隔稳定地保持为固定。
根据本发明的第10方面，在相对基板上，在与转接单元的空隙区域相对的位置形成柱间隔物，由此能将有源矩阵基板和相对基板的间隔稳定地保持为固定。
根据本发明的第11方面，能不增加工序地制造防止第2转接电极在共用干配线的图案端部断开的有源矩阵基板。
根据本发明的第12方面，在第1接触孔的位置将栅极绝缘膜和保护绝缘膜形成得越往下层侧越大，由此能制造进一步有效地防止第2转接电极在共用干配线的图案端部断开的有源矩阵基板。
根据本发明的第13方面，在形成保护绝缘膜的步骤中，蚀刻栅极绝缘膜和保护绝缘膜并且蚀刻光掩模，由此能将栅极绝缘膜和保护绝缘膜形成得越往下层侧越大。
附图说明
图1是示出具备本发明的第1实施方式的有源矩阵基板的液晶显示装置的构成的框图。
图2是图1所示的有源矩阵基板的俯视图。
图3是图1所示的有源矩阵基板的转接区域附近的布局图。
图4是示出图1所示的有源矩阵基板的转接区域附近的共用电极层的图案的图。
图5是图1所示的有源矩阵基板的转接单元的俯视图。
图6是图5所示的转接单元的截面图。
图7是示出形成于图5所示的转接单元的开口的图。
图8A是示出图1所示的有源矩阵基板的制造方法的图。
图8B是图8A的续图。
图8C是图8B的续图。
图8D是图8C的续图。
图8E是图8D的续图。
图8F是图8E的续图。
图8G是图8F的续图。
图8H是图8G的续图。
图8I是图8H的续图。
图8J是图8I的续图。
图8K是图8J的续图。
图9是用于说明上述制造方法所包含的第5工序的蚀刻的图。
图10是比较例的有源矩阵基板的转接单元的截面图。
图11是本发明的第2实施方式的有源矩阵基板的转接单元的俯视图。
图12是本发明的第3实施方式的有源矩阵基板的转接单元的第1例的俯视图。
图13是本发明的第3实施方式的有源矩阵基板的转接单元的第2例的俯视图。
具体实施方式
(第1实施方式)
图1是示出具备本发明的第1实施方式的有源矩阵基板的液晶显示装置的构成的框图。图1所示的液晶显示装置1具备液晶面板2、显示控制电路3、栅极线驱动电路4、数据线驱动电路5以及背光源6。以下，设m和n是2以上的整数，i是1以上m以下的整数，j是1以上n以下的整数。
液晶面板2是FFS模式的液晶面板。液晶面板2具有将有源矩阵基板10和相对基板7贴合且在2个基板之间设置有液晶层的结构。在相对基板7上形成有黑矩阵(未图示)等。在有源矩阵基板10上形成有m条栅极线G1～Gm、n条数据线S1～Sn、(m×n)个像素电路20以及共用电极30(点花纹部)等。在有源矩阵基板10上安装有作为栅极线驱动电路4发挥功能的半导体芯片和作为数据线驱动电路5发挥功能的半导体芯片。此外，图1是示意性地示出液晶显示装置1的构成的图，图1记载的要素的形状是不精确的。
以下，将栅极线延伸的方向(在附图中为水平方向)称为行方向，将数据线延伸的方向(在附图中为垂直方向)称为列方向。栅极线G1～Gm在行方向上延伸，相互平行地配置。数据线S1～Sn在列方向上延伸，相互平行地配置。栅极线G1～Gm和数据线S1～Sn在(m×n)个部位交叉。(m×n)个像素电路20对应于栅极线G1～Gm和数据线S1～Sn的交叉点而配置为2维状。
像素电路20包含N沟道型的TFT21和像素电极22。第i行第j列的像素电路20所包含的TFT21的栅极电极连接到栅极线Gi，源极电极连接到数据线Sj，漏极电极连接到像素电极22。保护绝缘膜(未图示)与栅极线G1～Gm、数据线S1～Sn、TFT21以及像素电极22相比形成于上层。共用电极30形成在保护绝缘膜的上层。像素电极22和共用电极30隔着保护绝缘膜相对。背光源6配置在液晶面板2的背面侧，向液晶面板2的背面照射光。
显示控制电路3将控制信号C1输出给栅极线驱动电路4，将控制信号C2和数据信号D1输出给数据线驱动电路5。栅极线驱动电路4基于控制信号C1驱动栅极线G1～Gm。数据线驱动电路5基于控制信号C2和数据信号D1驱动数据线S1～Sn。更详细地说，栅极线驱动电路4在各水平期间(线期间)从栅极线G1～Gm中选择1条栅极线，向所选择的栅极线施加高电平电压。数据线驱动电路5在各水平期间对数据线S1～Sn分别施加与数据信号D1相应的n个数据电压。由此，在1个水平期间内选择n个像素电路20，向所选择的n个像素电路20分别写入n个数据电压。
图2是有源矩阵基板10的俯视图。图2中记载了形成于有源矩阵基板10的要素的一部分。如图2所示，有源矩阵基板10划分为与相对基板7相对的相对区域11以及与相对基板7不相对的非相对区域12。在图2中，非相对区域12位于相对区域11的右侧和下侧。在相对区域11设定有用于配置像素电路20的显示区域13(由虚线示出的区域)。将相对区域11的除了显示区域13以外的部分称为边框区域14。
在显示区域13形成有(m×n)个像素电路20、m条栅极线23以及n条数据线24。(m×n)个像素电路20在显示区域13内配置为2维状。在非相对区域12设定有安装区域15和安装区域16，安装区域15用于安装栅极线驱动电路4，安装区域16用于安装数据线驱动电路5。
在非相对区域12，设置有用于输入共用电极信号的外部端子17。为了将从外部端子17输入的共用电极信号施加给共用电极30，在边框区域14形成有第1共用干配线31和第2共用干配线32，第1共用干配线31与栅极线23在相同的工序中形成在相同的配线层，第2共用干配线32与数据线24在相同的工序中形成在相同的配线层。在图2中，第1共用干配线31形成在显示区域13的上侧、左侧以及下侧，第2共用干配线32形成在显示区域13的右侧。
在边框区域14的角部设定有转接区域。在图2中，在边框区域14的右下角部设定有转接区域18，在边框区域14的右上角部设定有转接区域19。在转接区域18、19形成有多个转接单元(未图示)作为将共用电极30、第1共用干配线31以及第2共用干配线32电连接的转接电路。使用与栅极线23在相同的工序中形成在相同的配线层的连接配线33来连接外部端子17和第1共用干配线31。连接配线33与第1共用干配线31形成为一体。
有源矩阵基板10是通过在玻璃基板上从下层起按顺序形成栅极层、栅极绝缘层、半导体层、源极层、像素电极层、保护绝缘层以及共用电极层而形成的(详细后述)。栅极线23和第1共用干配线31形成于栅极层。数据线24和第2共用干配线32是形成于半导体层、源极层以及像素电极层的层叠配线。TFT21形成于栅极层、半导体层以及源极层，像素电极22形成于像素电极层，共用电极30形成于共用电极层。
图3是转接区域18附近的布局图。图3中配置有转接单元40的区域是转接区域18。在图3中，共用电极层的图案和其以外的图案是重叠记载的。在图3中，标注附图标记E的粗线表示共用电极层的图案的边缘。图4是示出共用电极层的图案的图。此外，为了容易理解附图，在图3中，省略了形成于有源矩阵基板10的要素中的说明转接单元40时不需要的要素(例如，静电对策用的电路、检查电路等)。
如图3所示，栅极线23(右下斜线部)在行方向上延伸，数据线24(左下斜线部)在列方向上延伸。栅极线23和数据线24形成在不同的配线层。在栅极线23和数据线24的交点附近形成有TFT21(在图3中省略)。在由栅极线23和数据线24分隔的区域形成有像素电极22(在图3中省略)。TFT21的栅极电极连接到栅极线23，源极电极连接到数据线24，漏极电极连接到像素电极22。这样，液晶面板2具备对应于栅极线23和数据线24的交点而配置的多个像素电路20(在图3中省略)。
第1共用干配线31(右下斜线部)在行方向上延伸，具有形成在转接区域18内的部分(以下称为转接部)。第2共用干配线32(左下斜线部)在列方向上延伸，具有转接部。
共用电极30形成于保护绝缘膜的上层，该保护绝缘膜与TFT21、像素电极22、栅极线23以及数据线24相比形成于上层(即，靠近液晶层的一侧)。如图4所示，共用电极30形成为覆盖除了以下的部分以外的显示区域13的整个面。共用电极30为了与像素电极22一起产生向液晶层施加的横电场，而与像素电极22对应地具有多个狭缝36。在图4中，共用电极30与1个像素电极22对应地具有5个狭缝36。狭缝36的行方向的长度比列方向的长度长。共用电极30也可以在包含TFT21的源极电极的配置区域和沟道区域的区域具有切口。
另外，共用电极30在边框区域14的内部且在转接区域18、19的外部以与第1共用干配线31和第2共用干配线32重叠的方式形成。在共用电极30和第1共用干配线31重叠的位置，形成有将共用电极30和第1共用干配线31连接的多个接触孔34。在共用电极30和第2共用干配线32重叠的位置，形成有将共用电极30和第2共用干配线32连接的多个接触孔35。
在转接区域18形成有转接电极37。转接电极37在转接区域18内与共用电极30形成为一体(参照图4)。转接电极37、第1共用干配线31的转接部以及第2共用干配线32的转接部在转接区域18内重叠。在转接区域18内形成有多个转接单元40作为转接电路。如图3所示，转接单元40在转接区域18内形成空隙区域49并配置为2维状。转接单元40包含：将转接电极37和第1共用干配线31连接的接触孔；以及将转接电极37和第2共用干配线32连接的接触孔(详细后述)。转接单元40的尺寸例如为数10μm见方的程度。此外，转接单元40的尺寸、个数以及配置形态可以是任意的。转接区域19的构成除了不存在连接配线33这一点以外，与转接区域18的构成相同。
为了将有源矩阵基板10和相对基板7的间隔保持为固定，在相对基板7上形成有柱间隔物(未图示)。柱间隔物在相对基板7上在与显示区域13和边框区域14相对的位置按规定的密度配置。例如，相对基板7的每数万～数10万μm2配置有1个直径为10～15μm程度的柱间隔物。配置在与边框区域14相对的位置的柱间隔物中的配置于与转接区域18、19相对的位置的柱间隔物被配置在与空隙区域49相对的位置。
图5是转接单元40的俯视图。图6是转接单元40的截面图。图6中记载了图5的A－A’线截面。在图6中，左侧是A侧，右侧是A’侧。在图6中层叠在玻璃基板101上的膜最厚的(膜厚为最厚的)部分，在玻璃基板101上从下层起按顺序形成有第1共用干配线31、SiNx(氮化硅)膜121、第2共用干配线32、SiNx膜151、152以及转接电极37。第2共用干配线32是从下层起按顺序层叠非晶Si(非晶硅)膜122、掺杂了磷的n+非晶Si膜123、主导体部131以及IZO(氧化铟锌)膜141而形成的层叠配线。SiNx膜121是栅极绝缘膜，非晶Si膜122和n+非晶Si膜123形成2层半导体层，SiNx膜151、152是2层保护绝缘膜。
第1共用干配线31与栅极线23在相同的工序中形成于栅极层，第2共用干配线32与数据线24在相同的工序中形成于半导体层、源极层以及像素电极层，转接电极37形成于共用电极层。转接电极37和第1共用干配线31形成于转接单元40的整个面。在栅极层和源极层之间存在栅极绝缘膜(SiNx膜121)，在源极层和共用电极层之间存在保护绝缘膜(SiNx膜151、152)。因此，转接单元40包含：将转接电极37和第1共用干配线31连接的接触孔41；以及将转接电极37和第2共用干配线32连接的接触孔42。转接电极37在接触孔41的位置与第1共用干配线31直接接触，在接触孔42的位置经由IZO膜141与第2共用干配线32的主导体部131电连接。转接电极37与共用电极30形成为一体，因此能使用转接单元40将共用电极30、第1共用干配线31以及第2共用干配线32电连接。
在本实施方式中，接触孔41、42分开形成在转接单元40内，接触孔41、42的形状为长方形。为了形成接触孔42，在SiNx膜151、152形成有开口。为了形成接触孔41，在SiNx膜121、第2共用干配线32以及SiNx膜151、152形成有开口。在第2共用干配线32的主导体部131形成有图5所示的长方形的开口43。第2共用干配线32的主导体部131在转接单元40内形成在除了开口43以外的部分(图7(a)的斜线部)。在第2共用干配线32的非晶Si膜122形成有图5所示的长方形的开口44。第2共用干配线32的非晶Si膜122在转接单元40内形成在除了开口44以外的部分(图7(b)的斜线部)。
如图6所示，转接电极37在接触孔41的位置具有形成为阶梯状的部分和形成为斜面状的部分(以下，将前者称为阶梯部，将后者称为斜面部)。为了形成阶梯部，第2共用干配线32的非晶Si膜122在接触孔41的位置形成得比第2共用干配线32的主导体部131大出规定的长度L1。形成于非晶Si膜122的开口44的各边比形成于主导体部131的开口43的对应的边短出长度(2×L1)(参照图7)。通过将非晶Si膜122形成得比主导体部131大出长度L1，在其上形成SiNx膜151、152和转接电极37，从而形成转接电极37的阶梯部。
为了形成斜面部，SiNx膜151、152形成为在接触孔41的位置覆盖非晶Si膜122。另外，SiNx膜121、151、152在接触孔41的位置以越往下层侧越大的方式分别形成为锥状。通过将SiNx膜121、151、152形成得越往下层侧越大，在其上形成转接电极37，从而形成转接电极37的斜面部。
以下，参照图8A～图8K说明有源矩阵基板10的制造方法。图8A～图8K的(a)～(d)中分别记载有形成栅极线23、数据线24、TFT21以及转接单元40的过程。
(第1工序)栅极层图案的形成(图8A)
在玻璃基板101上通过溅射法使Ti(钛)、Al(铝)以及Ti依次成膜。接着，使用光刻法和蚀刻将栅极层图案化，形成栅极线23、TFT21的栅极电极111、第1共用干配线31等。在此，所谓使用光刻法和蚀刻的图案化，是指以下的处理。首先，在基板上涂布光致抗蚀剂。接着，盖上具有所希望的图案的光掩模而对基板进行曝光，由此在基板上残留与光掩模为相同图案的光致抗蚀剂。然后，将残留的光致抗蚀剂作为掩模来蚀刻基板，由此在基板的表面形成图案。最后，将光致抗蚀剂剥离。
(第2工序)半导体层的形成(图8B)
在图8A所示的基板上通过CVD(Chemical Vapor Deposition：化学气相沉积)法连续形成作为栅极绝缘膜的SiNx膜121、非晶Si膜122以及n+非晶Si膜123。在第2工序中，不进行半导体层的图案化。半导体层的图案化与源极层的图案化一起在第3工序中进行。
(第3工序)源极层图案的形成(图8C～图8E)
在图8B所示的基板上通过溅射法形成MoNb(钼铌)膜132。接着，使用光刻法和蚀刻将源极层和半导体层图案化，形成数据线24的主导体部134、TFT21的导体部135、第2共用干配线32的主导体部131等。TFT21的导体部135形成在TFT21的源极电极、漏极电极以及沟道区域的位置。在第3工序中，使用使光致抗蚀剂133残留在主导体部131、134和导体部135等位置的光掩模。因此，在曝光后，光致抗蚀剂133残留在主导体部131、134和导体部135等位置(图8C)。将光致抗蚀剂133作为掩模，首先对在第3工序中形成的MoNb膜132进行蚀刻，然后对在第2工序中行成的n+非晶Si膜123和非晶Si膜122连续进行蚀刻(图8D)。由此，将非晶Si膜122和n+非晶Si膜123图案化为与源极层大致相同的形状。最后将光致抗蚀剂133剥离，由此得到图8E所示的基板。在图8E所示的基板中，未被蚀刻而残留的MoNb膜132成为数据线24的主导体部134、TFT21的导体部135以及第2共用干配线32的主导体部131等。在图8E所示的基板中，在数据线24的主导体部134、TFT21的导体部135以及第2共用干配线32的主导体部131的下层，存在非晶Si膜122和n+非晶Si膜123。
(第4工序)像素电极的形成(图8F～图8I)
在图8E所示的基板上通过溅射法形成作为像素电极22的IZO膜141。接着，使用光刻法和蚀刻将像素电极层图案化。在第4工序中，使用使光致抗蚀剂142残留在像素电极22的位置和源极层图案的位置(但是，TFT21的沟道区域的位置除外)的光掩模。因此，在曝光后，光致抗蚀剂142残留在像素电极22的位置和源极层图案的位置中的除了TFT21的沟道区域的位置以外的位置(图8F)。将光致抗蚀剂142作为掩模，首先通过湿式蚀刻对IZO膜141和存在于TFT21的沟道区域的位置的导体部135进行蚀刻，接着通过干式蚀刻对存在于TFT21的沟道区域的位置的n+非晶Si膜123进行蚀刻(图8G、图8H)。图8G中记载有导体部135的蚀刻结束的时点的基板。图8H中记载有n+非晶Si膜123的蚀刻结束的时点的基板。如图8H所示，通过干式蚀刻，存在于TFT21的沟道区域的非晶Si膜122的膜厚变薄。最后将光致抗蚀剂142剥离，由此得到图8I所示的基板。在图8I所示的基板中，形成了TFT21的沟道区域，TFT21的源极电极143和漏极电极144成为分离的状态。在数据线24的主导体部134、TFT21的源极电极143和漏极电极144以及第2共用干配线32的主导体部131的上层残留IZO膜141。
在本实施方式的制造方法中，完成基板的第2共用干配线32的非晶Si膜122的形状由第3工序中使用的光掩模(以下，称为源极层用的光掩模)的图案决定(参照图8D和图8H)。另一方面，完成基板的第2共用干配线32的主导体部131的形状由第4工序中使用的光掩模(以下，称为像素电极层用的光掩模)的图案决定。为了在接触孔41的位置将非晶Si膜122形成得比主导体部131大出长度L1，在接触孔41的位置使源极层用的光掩模的图案比像素电极层用的光掩模的图案大出长度L1。
(第5工序)保护绝缘膜的形成(图8J)
在图8I所示的基板上通过CVD法依次形成作为保护绝缘膜的2层SiNx膜151、152。下层SiNx膜151的成膜条件和上层SiNx膜152的成膜条件不同。例如，在下层SiNx膜151使用在高温条件下成膜的膜密度高的薄膜，在上层SiNx膜152使用在低温条件下成膜的膜密度低的厚膜。接着，使用光刻法和蚀刻，将在第5工序中形成的2层SiNx膜151、152和在第2工序中形成的SiNx膜121图案化。在形成转接单元40的位置，如图8J(d)所示，形成贯通SiNx膜121、151、152的接触孔41和贯通SiNx膜151、152的接触孔42。
参照图9说明第5工序的蚀刻。在第5工序中，按顺序进行形成2层SiNx膜151、152的处理、形成光致抗蚀剂153的处理、蚀刻SiNx膜121、151、152的处理以及剥离光致抗蚀剂153的处理。在蚀刻开始前(图9(a))，在第1共用干配线31上从下层起按顺序形成有SiNx膜121、151、152，在SiNx膜152上形成有光致抗蚀剂153。在第5工序的蚀刻中，将光致抗蚀剂153作为掩模来蚀刻SiNx膜121、151、152，并且也蚀刻光致抗蚀剂153自身。因此，随着时间的经过，光致抗蚀剂153逐渐变薄且变小(图9(a)～(e))。蚀刻结束时(图9(e))，在从最初就不存在光致抗蚀剂153的部分P1，SiNx膜121、151、152被蚀刻而消失。在直到最后仍然存在光致抗蚀剂153的部分P3，SiNx膜121、151、152未被蚀刻而残留。在中途光致抗蚀剂153消失的部分P2，SiNx膜121、151、152被蚀刻与光致抗蚀剂153消失后的时间相应的量。因此，通过第5工序的蚀刻，能将SiNx膜121、151、152形成得越往下层侧越大。
在本实施方式的制造方法中，完成基板的SiNx膜151、152的形状由第5工序中使用的光掩模(以下，称为保护绝缘膜用的光掩模)的图案决定。为了在接触孔41的位置将SiNx膜151、152形成为覆盖第2共用干配线32的非晶Si膜122，在接触孔41的位置使保护绝缘膜用的光掩模的图案比源极层用的光掩模的图案大。如上所述，在第5工序的蚀刻中，光致抗蚀剂153被削减而变小。因此，考虑到这一点，在接触孔41的位置，使保护绝缘膜用的光掩模的图案留出余量地比源极层用的光掩模的图案更大。例如，为了使SiNx膜151、152覆盖第2共用干配线32的非晶Si膜122，考虑到执行光刻法时的对准偏差、曝光量偏差，在保护绝缘膜用的光掩模的图案和源极层用的光掩模的图案之间需要5μm的尺寸差的情况下，只要进一步留出光致抗蚀剂153被削减而变小的量例如留出2μm的余量而将2个图案之间的尺寸差设为7μm即可。
(第6工序)共用电极的形成(图8K)
在图8J所示的基板上通过溅射法形成作为共用电极30的IZO膜。接着，使用光刻法和蚀刻将共用电极层图案化，形成共用电极30和转接电极37。如图8K(d)所示，转接电极37在接触孔41的位置与第1共用干配线31直接接触，在接触孔42的位置经由IZO膜141电连接到第2共用干配线32的主导体部131。
第6工序中使用的光掩模具有与狭缝36对应的图案。通过使用这种光掩模，能形成具有狭缝36的共用电极30。通过执行以上所述的第1～第6工序，能制造具有图8K所示的截面结构的有源矩阵基板10。
在本实施方式的制造方法中，在第1和第3～第6工序中使用不同的光掩模执行光刻法，在第2工序中不执行光刻法。本实施方式的制造方法中使用的光掩模共5个。此外，在第1工序中形成栅极线23时和在第3工序中形成数据线24的主导体部134等时，也可以代替上述材料而使用Cu(铜)、Mo(钼)、Al、Ti、TiN(氮化钛)、它们的合金或者这些金属的层叠膜。例如，作为栅极线23、数据线24的主导体部134等的配线材料，也可以使用在MoNb的上层层叠Al合金，而且在Al合金的上层层叠MoNb的3层膜。另外，在第4工序中形成像素电极22时以及在第6工序中形成共用电极30和转接电极37时，也可以代替IZO而使用ITO(氧化铟锡)。另外，在第5工序中形成保护绝缘膜时，也可以代替2层SiNx膜而形成1层SiNx膜。另外，也可以代替SiNx膜而使用SiOx(氧化硅)膜、SiON(氮氧化硅)膜或者它们的层叠膜。
在本实施方式的制造方法中，根据膜的材质、功能等适当地决定形成于基板上的各种膜的厚度。膜的厚度例如为10nm～1μm的程度。以下，示出膜厚的一例。例如，在第2工序中，连续形成厚度为360～450nm的SiNx膜121、厚度为100～200nm的非晶Si膜122以及厚度为30～80nm的n+非晶Si膜123。在第3工序中形成厚度为180～220nm的MoNb膜132，在第4工序中形成厚度为50～80nm的IZO膜141。在第5工序中形成厚度为220～280nm的下层SiNx膜151和厚度为450～550nm的上层SiNx膜152，在第6工序中形成厚度为110～140nm的IZO膜。在该情况下，例如，将长度L1(接触孔41的位置的非晶Si膜122和主导体部131的尺寸差)设定为1μm以上(例如，1.5μm)。
以下，说明本实施方式的有源矩阵基板10的效果。在此，作为比较例，考虑如下有源矩阵基板：在接触孔41的位置，第2共用干配线32的非晶Si膜122形成为与第2共用干配线32的主导体部131相同的尺寸，不由SiNx膜151、152覆盖。
图10是比较例的有源矩阵基板的转接单元的截面图。图10中记载了将转接电极39和第1共用干配线31连接的接触孔41的截面。此外，为了容易对比，对图10中转接电极以外的要素标注与图6相同的附图标记。
在比较例的有源矩阵基板中，在接触孔41的位置，非晶Si膜122和主导体部131形成为相同的尺寸。因此，转接电极39不具有阶梯部，转接电极39的高低差大。另外，非晶Si膜122不由SiNx膜151、152覆盖。因此，在形成接触孔41时，栅极绝缘膜121、非晶Si膜122以及n+非晶Si膜123被蚀刻，接触孔41的侧面成为难以形成下一层的状态。具体地说，接触孔41的侧面的倾斜度变大或在接触孔41的侧面形成有凹陷。在图13所示的例子中，在非晶Si膜122和n+非晶Si膜123的位置形成有凹陷。这样，在比较例的有源矩阵基板中，转接电极39的高低差大，接触孔41的侧面成为难以形成下一层的状态，因此转接电极39在第2共用干配线32的图案端部容易断开。
相比于此，在本实施方式的有源矩阵基板10中，第2共用干配线32的非晶Si膜122在接触孔41的位置形成得比第2共用干配线32的主导体部131大。因此，转接电极37具有阶梯部，转接电极37的高低差小。另外，第2共用干配线32的非晶Si膜122在接触孔41的位置由SiNx膜151、152覆盖。因此，在形成接触孔41时，栅极绝缘膜121、非晶Si膜122以及n+非晶Si膜123不被蚀刻，接触孔41的侧面成为容易形成下一层的形状。这样，在本实施方式的有源矩阵基板10中，转接电极37的高低差小，接触孔41的侧面成为容易形成下一层的形状，因此能防止转接电极37在第2共用干配线32的图案端部断开。
另外，SiNx膜121、151、152在接触孔41的位置以越往下层侧越大的方式分别形成为锥状。因此，接触孔41的侧面成为更容易形成下一层的形状，能更有效地防止转接电极在第2共用干配线32的图案端部断开。
另外，有源矩阵基板10不是具备包含2个大的接触孔的转接电路，而是具备各自包含2个小的接触孔41、42的多个转接单元40作为转接电路。转接单元40在转接区域18、19内形成空隙区域49并且配置为2维状。形成于相对基板7的柱间隔物配置在与空隙区域49相对的位置。因此，柱间隔物不会落入转接单元40的接触孔41、42。因此，能将有源矩阵基板10和相对基板7的间隔稳定地保持为固定。另外，通过仅在与柱间隔物相对的位置不配置转接单元40，能降低转接电路的电阻。
另外，有源矩阵基板10除了具备转接单元40以外，还具备：将共用电极30和第1共用干配线31连接的接触孔34；以及将共用电极30和第2共用干配线32连接的接触孔35(图3)。因此，能在转接单元40中发生连接不良的情况下，使用接触孔34、35将共用电极30和2种共用干配线31、32电连接，在接触孔34、35中发生连接不良的情况下，使用转接单元40将共用电极30和2种共用干配线31、32电连接。
如以上所示，本实施方式的有源矩阵基板10具备：多个栅极线23，其形成于第1配线层(栅极层)；多个数据线24，其是形成于半导体层、第2配线层(源极层)以及像素电极层的层叠配线；多个像素电路20，其与栅极线23和数据线24的交点对应地配置，各自包含开关元件(TFT21)和像素电极22；保护绝缘膜(SiNx膜151、152)，其与栅极线23、数据线24、开关元件以及像素电极22相比形成于上层；共用电极30，其形成在保护绝缘膜的上层；第1共用干配线31，其形成于第1配线层，具有形成在转接区域18、19内的部分；第2共用干配线32，其是形成于半导体层、第2配线层以及像素电极层的层叠配线，具有形成在转接区域18、19内的部分；转接电极37，其在转接区域18、19内与共用电极30形成为一体；以及多个转接单元40，其配置在转接区域18、19内。各转接单元40包含：第1接触孔(接触孔41)，其将转接电极37和第1共用干配线31连接；以及第2接触孔(接触孔42)，其将转接电极37和第2共用干配线32连接。第2共用干配线32的形成于半导体层的一部分层的部分(非晶Si膜122)在第1接触孔的位置形成得比第2共用干配线的形成于第2配线层的部分(主导体部131)大，由保护绝缘膜覆盖。这样，通过在第1接触孔的位置将第2共用干配线32形成为阶梯状，能在转接电极37中设置阶梯部，使转接电极37的高低差变小。另外，通过在第1接触孔的位置由保护绝缘膜覆盖到第2共用干配线的形成于半导体层的部分(非晶Si膜122)为止，能在形成第1接触孔时保护第2共用干配线的形成于半导体层的部分、位于其下层的部分，使第1接触孔的侧面成为容易形成下一层的形状。因此，能防止转接电极在第2共用干配线32的图案端部断开，降低转接电路的电阻。
另外，有源矩阵基板10在第1配线层和半导体层之间具备栅极绝缘膜(SiNx膜121)，栅极绝缘膜和保护绝缘膜在第1接触孔的位置以越往下层侧越大的方式分别形成为锥状。因此，能使第1接触孔的侧面成为更容易形成下一层的形状，能更有效地防止转接电极37在第2共用干配线32的图案端部断开。另外，第1接触孔和第2接触孔分开形成在转接单元40内，因此能以高的自由度形成2个接触孔。另外，转接单元40在转接区域18、19内形成空隙区域49并且配置为2维状。因此，能在相对基板7上，在与空隙区域49相对的位置配置柱间隔物，将有源矩阵基板10和相对基板7的间隔稳定地保持为固定。
另外，本实施方式的液晶面板2具备有源矩阵基板10；以及相对基板7，其与有源矩阵基板10相对地配置。转接单元40在转接区域18、19内形成空隙区域49并且配置为2维状，相对基板7在与空隙区域49相对的位置具有柱间隔物。因此，能将有源矩阵基板10和相对基板7的间隔稳定地保持为固定。
另外，上述有源矩阵基板10的制造方法具备：在第1配线层形成多个栅极线23和具有形成在转接区域18、19内的部分的第1共用干配线31的步骤(第1工序)；形成栅极绝缘膜(SiNx膜121)和半导体膜(非晶Si膜122和n+非晶Si膜123)的步骤(第2工序)；源极层形成步骤(第3工序)，在第2配线层形成作为多个数据线24的主导体部的基础的第1导体部(图8E(b)所示的主导体部134)和作为具有形成在转接区域18、19内的部分的第2共用干配线32的主导体部的基础的第2导体部(图8E(d)所示的主导体部131)，并且通过将半导体膜图案化，形成数据线24的半导体部(图8E(b)所示的非晶Si膜122和n+非晶Si膜123)和第2共用干配线32的半导体部(图8E(d)所示的非晶Si膜122和n+非晶Si膜123)；像素电极层形成步骤(第4工序)，形成像素电极22、数据线24的副导体部(图8I(b)所示的IZO膜141)以及第2共用干配线32的副导体部(图8I(d)所示的IZO膜141)，并且通过将第1导体部和第2导体部图案化，形成数据线24的主导体部134和第2共用干配线32的主导体部131；在像素电极22的上层形成保护绝缘膜的步骤(第5工序)；以及在保护绝缘膜的上层形成共用电极30，并且与共用电极30一体地在转接区域18、19内形成转接电极37的步骤(第6工序)。在形成保护绝缘膜的步骤中，将连接转接电极37和第1共用干配线31的第1接触孔形成在转接单元40内的第1位置(接触孔41的位置)，并且将连接转接电极37和第2共用干配线32的第2接触孔形成在转接单元40内的第2位置(接触孔42的位置)。在源极层形成步骤中，在第1位置将第2共用干配线32的半导体部内的一部分层(非晶Si膜122)形成得比第2共用干配线32的主导体部131大。在形成保护绝缘膜的步骤中，在第1位置将保护绝缘膜形成为覆盖第2共用干配线32的半导体部。由此，能不增加工序地制造防止转接电极37在第2共用干配线32的图案端部断开的有源矩阵基板10。
另外，在形成保护绝缘膜的步骤中，在第1位置，将栅极绝缘膜和保护绝缘膜以越往下层侧越大的方式分别形成为锥状。因此，能制造更有效地防止转接电极37在第2共用干配线32的图案端部断开的有源矩阵基板10。另外，形成保护绝缘膜的步骤包含：成膜处理；光致抗蚀剂形成处理；将光致抗蚀剂153作为掩模对栅极绝缘膜和保护绝缘膜进行蚀刻，并且蚀刻光致抗蚀剂153的处理(图9所示的蚀刻)；以及光致抗蚀剂剥离处理。由此，能将栅极绝缘膜和保护绝缘膜形成得越往下层侧越大。
(第2实施方式)
本发明的第2实施方式的有源矩阵基板具备与第1实施方式不同的转接单元。以下，说明与第1实施方式的不同点，而省略说明与第1实施方式的共同点。
图11是本实施方式的转接单元的俯视图。图11所示的转接单元50包含1个接触孔51(粗线部)。接触孔51是使将转接电极和第1共用干配线连接的接触孔51a和将转接电极和第2共用干配线连接的接触孔51b形成为一体而成的。接触孔51a、51b分别与第1实施方式的接触孔41、42对应。
与第1实施方式同样，转接电极和第1共用干配线(均未图示)形成于转接单元50的整个面。在第2共用干配线的主导体部(未图示)形成有开口53，在第2共用干配线的非晶Si膜(未图示)形成有开口54。转接电极在接触孔51a的位置与第1共用干配线直接接触，在接触孔51b的位置经由IZO膜与第2共用干配线的主导体部电连接。第2共用干配线的非晶Si膜在接触孔51的位置形成得比第2共用干配线的主导体部大出长度L1。
在转接单元50中，有时在图11所示的B－B’截面中转接电极会断开。但是，转接单元50在C－C’截面中具有图6所示的结构。因此，即使转接电极在B－B’截面中断开的情况下，也能由图11所示的路径D将转接电极、第1共用干配线以及第2共用干配线电连接。
第1实施方式的转接单元40(图5)包含2个接触孔41、42。相比于此，本实施方式的转接单元50包含将2个接触孔51a、51b形成为一体而成的1个接触孔51。因此，根据本实施方式的有源矩阵基板，能缩小转接单元50的尺寸。因此，例如，即使在边框区域窄，转接区域内的配线的形状复杂的情况下，也能在转接区域配置多个转接单元50。因此，能不增大转接电阻而将共用电极、第1共用干配线以及第2共用干配线可靠地电连接。另外，能以高的自由度决定不配置转接单元50的空隙区域的位置。
(第3实施方式)
本发明的第3实施方式的有源矩阵基板具备与第1和第2实施方式不同的转接单元。以下，说明与第1和第2实施方式的不同点，而省略说明与第1和第2实施方式的共同点。
图12是本实施方式的转接单元的第1例的俯视图。图12所示的转接单元60包含：将转接电极和第1共用干配线连接的接触孔61；以及将转接电极和第2共用干配线连接的接触孔62。接触孔61、62分别与第1实施方式的接触孔41、42对应。与第1和第2实施方式同样，转接电极和第1共用干配线(均未图示)形成于转接单元60的整个面。
在转接单元60中，接触孔61、62的形状为圆形。在第2共用干配线的主导体部(未图示)形成有圆形的开口63，在第2共用干配线的非晶Si膜(未图示)形成有圆形的开口64。第2共用干配线的非晶Si膜在接触孔61的位置形成得比第2共用干配线的主导体部大出长度L1。开口64的半径比开口63的半径小出长度L1。
图13是本实施方式的转接单元的第2例的俯视图。图13所示的转接单元70包含1个接触孔71(粗线部)。接触孔71是使将转接电极和第1共用干配线连接的接触孔71a和将转接电极和第2共用干配线连接的接触孔71b形成为一体而成的。接触孔71a、71b分别与第1实施方式的接触孔41、42对应。
在转接单元70中，接触孔71的形状为圆形。在第2共用干配线的主导体部(未图示)形成有长方形的开口73，在第2共用干配线的非晶Si膜(未图示)形成有长方形的开口74。第2共用干配线的非晶Si膜在接触孔71的位置形成得比第2共用干配线的主导体部大出长度L1。开口74的各边(除了一部分位于接触孔71内的边以外)比开口73的对应的边短出长度(2×L1)。
如图12所示，形成在转接单元内的2个接触孔的形状不限于长方形，也可以是圆形。除此以外，2个接触孔的形状可以是长方形以外的多边形，也可以是椭圆形。2个接触孔的形状也可以不同。这样，2个接触孔中的至少一方的形状可以为长方形和长方形以外的多边形中的任意一种，也可以是圆形和椭圆形中的任意一种。
另外，如图13所示，在转接单元内形成为一体的接触孔的形状不限于长方形，也可以是圆形。另外，形成为一体的接触孔的形状可以为长方形以外的多边形，也可以是椭圆形。这样，形成为一体的接触孔的形状可以是长方形和长方形以外的多边形中的任意一种，也可以是圆形和椭圆形中的任意一种。
另外，形成于第2共用干配线的主导体部和非晶Si膜的开口的形状不限于长方形，也可以是长方形以外的多边形、圆形或椭圆。接触孔和开口的形状可以根据各种设计条件(例如，转接区域内的配线的形状、柱间隔物的形状、尺寸等)任意地决定。
在通过摩擦进行取向膜的取向处理的情况下，为了抑制由摩擦引起的筋状不均，优选接触孔的形状不具有顶点。通过使用圆形或椭圆形的接触孔，能抑制由摩擦引起的显示不均。
如以上所示，在转接单元内分开形成2个接触孔的情况下，2个接触孔中的至少一方的形状可以为长方形和长方形以外的多边形中的任意一种，也可以是圆形和椭圆形中的任意一种。另外，在转接单元内将2个接触孔形成为一体的情况下，形成为一体的接触孔的形状可以是长方形和长方形以外的多边形中的任意一种，也可以是圆形和椭圆形中的任意一种。无论使用具有哪种形状的接触孔，均能构成将共用电极、第1共用干配线以及第2共用干配线连接的转接单元。特别是，通过使用不具有顶点的形状(圆形或椭圆形)的接触孔，能抑制由摩擦引起的显示不均。
工业上的可利用性
本发明的有源矩阵基板具有能防止转接电极在共用干配线的图案端部断开的特征，因此能利用于液晶面板等。本发明的液晶面板能利用于液晶显示装置、各种电子设备的显示部等。
附图标记说明
1…液晶显示装置
2…液晶面板
3…显示控制电路
4…栅极线驱动电路
5…数据线驱动电路
6…背光源
7…相对基板
10…有源矩阵基板
18、19…转接区域
20…像素电路
21…TFT
22…像素电极
23…栅极线
24…数据线
30…共用电极
31…第1共用干配线
32…第2共用干配线
36…狭缝
37…转接电极
40、50、60、70…转接单元
41、42、51、61、62、71…接触孔
43、44、53、54、63、64、73、74…开口
49…空隙区域
121、151、152…SiNx膜
122…非晶Si膜
123…n+非晶Si膜
131、134…主导体部
141…IZO膜。

Claims (13)

1.一种有源矩阵基板，其特征在于，具备：
多个栅极线，其形成于第1配线层；
多个数据线，其是形成于半导体层、第2配线层以及像素电极层的层叠配线；
多个像素电路，其与上述栅极线和上述数据线的交点对应地配置，各自包含开关元件和像素电极；
保护绝缘膜，其与上述栅极线、上述数据线、上述开关元件以及上述像素电极相比形成于上层；
共用电极，其形成在上述保护绝缘膜的上层；
第1共用干配线，其形成于上述第1配线层，具有形成在转接区域内的部分；
第2共用干配线，其是形成于上述半导体层、上述第2配线层以及上述像素电极层的层叠配线，具有形成在上述转接区域内的部分；
转接电极，其在上述转接区域内与上述共用电极形成为一体；以及
多个转接单元，其配置在上述转接区域内，各自包含第1接触孔和第2接触孔，上述第1接触孔将上述转接电极和上述第1共用干配线连接，上述第2接触孔将上述转接电极和上述第2共用干配线连接，
上述第2共用干配线的形成于上述半导体层内的一部分层的部分在上述第1接触孔的位置形成得比上述第2共用干配线的形成于上述第2配线层的部分大，由上述保护绝缘膜覆盖。
2.根据权利要求1所述的有源矩阵基板，其特征在于，
在上述第1配线层和上述半导体层之间还具备栅极绝缘膜，
上述栅极绝缘膜和上述保护绝缘膜在上述第1接触孔的位置以越往下层侧越大的方式分别形成为锥状。
3.根据权利要求1所述的有源矩阵基板，其特征在于，
上述第1接触孔和上述第2接触孔分开形成在上述转接单元内。
4.根据权利要求3所述的有源矩阵基板，其特征在于，
上述第1接触孔和上述第2接触孔中的至少一方的形状为长方形和长方形以外的多边形中的任意一种。
5.根据权利要求3所述的有源矩阵基板，其特征在于，
上述第1接触孔和上述第2接触孔中的至少一方的形状为圆形和椭圆形中的任意一种。
6.根据权利要求1所述的有源矩阵基板，其特征在于，
上述第1接触孔和上述第2接触孔在上述转接单元内形成为一体。
7.根据权利要求6所述的有源矩阵基板，其特征在于，
形成为一体的接触孔的形状为长方形和长方形以外的多边形中的任意一种。
8.根据权利要求6所述的有源矩阵基板，其特征在于，
形成为一体的接触孔的形状为圆形和椭圆形中的任意一种。
9.根据权利要求1所述的有源矩阵基板，其特征在于，
上述转接单元在上述转接区域内形成空隙区域并且配置为2维状。
10.一种液晶面板，其特征在于，具备：
有源矩阵基板；以及
相对基板，其与上述有源矩阵基板相对地配置，
上述有源矩阵基板包含：
多个栅极线，其形成于第1配线层；
多个数据线，其是形成于半导体层、第2配线层以及像素电极层的层叠配线；
多个像素电路，其与上述栅极线和上述数据线的交点对应地配置，各自包含开关元件和像素电极；
保护绝缘膜，其与上述栅极线、上述数据线、上述开关元件以及上述像素电极相比形成于上层；
共用电极，其形成在上述保护绝缘膜的上层；
第1共用干配线，其形成于上述第1配线层，具有形成在转接区域内的部分；
第2共用干配线，其是形成于上述半导体层、上述第2配线层以及上述像素电极层的层叠配线，具有形成在上述转接区域内的部分；
转接电极，其在上述转接区域内与上述共用电极形成为一体；以及
多个转接单元，其配置在上述转接区域内，各自包含第1接触孔和第2接触孔，上述第1接触孔将上述转接电极和上述第1共用干配线连接，上述第2接触孔将上述转接电极和上述第2共用干配线连接，
上述第2共用干配线的形成于上述半导体层内的一部分层的部分在上述第1接触孔的位置形成得比上述第2共用干配线的形成于上述第2配线层的部分大，由上述保护绝缘膜覆盖，
上述转接单元在上述转接区域内形成空隙区域并且配置为2维状，
上述相对基板在与上述空隙区域相对的位置具有柱间隔物。
11.一种有源矩阵基板的制造方法，是在转接区域内具有多个转接单元的有源矩阵基板的制造方法，其特征在于，具备：
在第1配线层形成多个栅极线和具有形成在上述转接区域内的部分的第1共用干配线的步骤；
形成栅极绝缘膜和半导体膜的步骤；
源极层形成步骤，在第2配线层形成作为多个数据线的主导体部的基础的第1导体部和作为具有形成在上述转接区域内的部分的第2共用干配线的主导体部的基础的第2导体部，并且通过将上述半导体膜图案化，形成上述数据线的半导体部和上述第2共用干配线的半导体部；
像素电极层形成步骤，形成像素电极、上述数据线的副导体部以及上述第2共用干配线的副导体部，并且通过将上述第1导体部和上述第2导体部图案化，形成上述数据线的主导体部和上述第2共用干配线的主导体部；
在上述像素电极的上层形成保护绝缘膜的步骤；以及
在上述保护绝缘膜的上层形成共用电极，并且与上述共用电极一体地在上述转接区域内形成转接电极的步骤，
在形成上述保护绝缘膜的步骤中，将连接上述转接电极和上述第1共用干配线的第1接触孔形成在上述转接单元内的第1位置，并且将连接上述转接电极和上述第2共用干配线的第2接触孔形成在上述转接单元内的第2位置，
在上述源极层形成步骤中，在上述第1位置将上述第2共用干配线的半导体部内的一部分层形成得比上述第2共用干配线的主导体部大，
在形成上述保护绝缘膜的步骤中，在上述第1位置将上述保护绝缘膜形成为覆盖上述第2共用干配线的半导体部。
12.根据权利要求11所述的有源矩阵基板的制造方法，其特征在于，
在形成上述保护绝缘膜的步骤中，在上述第1位置，将上述栅极绝缘膜和上述保护绝缘膜以越往下层侧越大的方式分别形成为锥状。
13.根据权利要求12所述的有源矩阵基板的制造方法，其特征在于，
形成上述保护绝缘膜的步骤包含：成膜处理；光致抗蚀剂形成处理；将光致抗蚀剂作为掩模对上述栅极绝缘膜和上述保护绝缘膜进行蚀刻，并且蚀刻上述光致抗蚀剂的处理；以及光致抗蚀剂剥离处理。
CN201580042565.9A 2014-08-07 2015-06-24 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法 Active CN106575063B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014161942 2014-08-07
JP2014-161942 2014-08-07
PCT/JP2015/068176 WO2016021318A1 (ja) 2014-08-07 2015-06-24 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
CN106575063A true CN106575063A (zh) 2017-04-19
CN106575063B CN106575063B (zh) 2019-08-27

Family

ID=55263596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580042565.9A Active CN106575063B (zh) 2014-08-07 2015-06-24 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法

Country Status (4)

Country Link
US (1) US9927658B2 (zh)
JP (1) JP6218949B2 (zh)
CN (1) CN106575063B (zh)
WO (1) WO2016021318A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935599A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN108761933A (zh) * 2018-05-28 2018-11-06 武汉华星光电技术有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN110473779A (zh) * 2019-06-28 2019-11-19 福建华佳彩有限公司 一种新型tft器件结构及其制作方法
CN114415432A (zh) * 2021-12-17 2022-04-29 惠科股份有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575062B (zh) * 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
KR20200044245A (ko) * 2018-10-18 2020-04-29 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794076A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 水平电场施加型薄膜晶体管基板及其制造方法
US20060138426A1 (en) * 2004-12-29 2006-06-29 Lg Philips Lcd Co., Ltd. Liquid crystal display device and fabricating method thereof
CN101644864A (zh) * 2008-08-07 2010-02-10 乐金显示有限公司 用于面内切换模式液晶显示设备的阵列基板及其制造方法
JP2012169610A (ja) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
CN103091915A (zh) * 2011-11-07 2013-05-08 三菱电机株式会社 布线构造、包括它的薄膜晶体管阵列基板及显示装置
CN103105711A (zh) * 2011-11-09 2013-05-15 三菱电机株式会社 布线构造和具备其的薄膜晶体管阵列基板以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194346A (ja) * 1984-10-15 1986-05-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3524162B2 (ja) * 1994-07-27 2004-05-10 株式会社 日立ディスプレイズ 液晶表示装置
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR20090054070A (ko) * 2007-11-26 2009-05-29 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 패널
JP5646162B2 (ja) 2009-01-23 2014-12-24 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US9703150B2 (en) * 2011-11-25 2017-07-11 Sharp Kabushiki Kaisha Liquid crystal display device
JP6184268B2 (ja) * 2013-09-18 2017-08-23 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
JP6335652B2 (ja) * 2014-05-27 2018-05-30 三菱電機株式会社 表示装置、薄膜トランジスタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794076A (zh) * 2004-12-24 2006-06-28 Lg.菲利浦Lcd株式会社 水平电场施加型薄膜晶体管基板及其制造方法
US20060138426A1 (en) * 2004-12-29 2006-06-29 Lg Philips Lcd Co., Ltd. Liquid crystal display device and fabricating method thereof
CN101644864A (zh) * 2008-08-07 2010-02-10 乐金显示有限公司 用于面内切换模式液晶显示设备的阵列基板及其制造方法
JP2012169610A (ja) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
CN103091915A (zh) * 2011-11-07 2013-05-08 三菱电机株式会社 布线构造、包括它的薄膜晶体管阵列基板及显示装置
CN103105711A (zh) * 2011-11-09 2013-05-15 三菱电机株式会社 布线构造和具备其的薄膜晶体管阵列基板以及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935599A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN108761933A (zh) * 2018-05-28 2018-11-06 武汉华星光电技术有限公司 阵列基板、液晶显示器及阵列基板的制造方法
CN110473779A (zh) * 2019-06-28 2019-11-19 福建华佳彩有限公司 一种新型tft器件结构及其制作方法
CN114415432A (zh) * 2021-12-17 2022-04-29 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN114415432B (zh) * 2021-12-17 2022-12-27 惠科股份有限公司 阵列基板及其制备方法、显示面板
US11916085B2 (en) 2021-12-17 2024-02-27 HKC Corporation Limited Array substrate, method of manufacturing array substrate, and display panel

Also Published As

Publication number Publication date
JPWO2016021318A1 (ja) 2017-04-27
CN106575063B (zh) 2019-08-27
JP6218949B2 (ja) 2017-10-25
WO2016021318A1 (ja) 2016-02-11
US20170227799A1 (en) 2017-08-10
US9927658B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
CN106575063A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
EP2871517B1 (en) Array substrate for display panel and method for manufacturing thereof
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
US9613990B2 (en) Semiconductor device and method for manufacturing same
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
KR101324169B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
JP6513197B2 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
US20140353661A1 (en) Thin film transistor array substrate and method of manufacturing the same
CN109661696A (zh) 有源矩阵基板及其制造方法
CN104392990B (zh) 一种阵列基板及显示装置
JP2005122185A (ja) 水平電界の認可型の液晶表示パネル及びその製造方法
CN106662785A (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN105261653A (zh) 显示装置
CN107851668A (zh) 半导体装置及其制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
KR100656900B1 (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR20150011650A (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
TW200421467A (en) Method of manufacturing IPS-LCD by using 4-mask process
JPWO2014021252A1 (ja) 半導体装置およびその製造方法
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant