CN114361010A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN114361010A
CN114361010A CN202210266594.5A CN202210266594A CN114361010A CN 114361010 A CN114361010 A CN 114361010A CN 202210266594 A CN202210266594 A CN 202210266594A CN 114361010 A CN114361010 A CN 114361010A
Authority
CN
China
Prior art keywords
trench
substrate
corner
groove
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210266594.5A
Other languages
English (en)
Other versions
CN114361010B (zh
Inventor
朱红波
唐斌
龙思阳
黄家明
胡良斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210266594.5A priority Critical patent/CN114361010B/zh
Publication of CN114361010A publication Critical patent/CN114361010A/zh
Application granted granted Critical
Publication of CN114361010B publication Critical patent/CN114361010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本申请公开一种半导体器件的制备方法，能够缓解STI结构中的浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上下转角处更圆润，缓解因上下转角尖锐造成的应力和电性不良的问题。所述半导体器件的制备方法，包括以下步骤：提供衬底，所述衬底的上表面形成有沟槽；对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角；对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。

Description

半导体器件的制备方法
技术领域
本申请涉及半导体器件领域，具体涉及半导体器件的制备方法。
背景技术
半导体制造从0.18微米的产品开始，器件隔离都导入了STI（Shallow TrenchIsolation，浅沟道隔离）工艺取代传统的FOX（Field Oxide，场氧化物）工艺。用炉管工艺制备STI的浅沟槽中的衬垫氧化物（Liner Oxide）时，很容易出现浅沟槽的上下角尖角或晶面效应，导致该沿浅沟槽内壁形成的衬垫氧化物在浅沟槽的上下转角处的圆弧度不佳，造成应力和电性不良，引起尖端放电。
如何缓解该浅沟槽上下转角处过于尖锐引起的应力和电性不良的问题，是本领域亟待解决的问题。
发明内容
鉴于此，本申请提供一种半导体器件的制备方法，能够缓解STI结构中的浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上下转角处更圆润，缓解因上下转角尖锐造成的应力和电性不良的问题。
本申请提供一种半导体器件的制备方法，包括以下步骤：提供衬底，所述衬底的上表面形成有沟槽；对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角；对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。
可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂包括：对所述沟槽的上转角和/或下转角进行氧离子和/或氢离子和/或包含氧离子的原子团和/或包含氢离子的原子团掺杂。
可选的，所述氧化衬底材料层的厚度为100Å到400Å。
可选的，通过离子注入的方式对所述沟槽的上转角和/或下转角进行离子掺杂，且对所述沟槽的上转角和/或下转角进行离子注入时，注入能量为1KeV至10KeV，离子注入剂量为1E15至5E15 ions/cm2。
可选的，所述对所述沟槽的下转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为0°到10°；和/或：所述对所述沟槽的上转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为35°到45°。
可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂后，以及在所述对所述沟槽内表面进行氧化处理前，所述制备方法还包括以下步骤：对所述沟槽的侧壁表面和底面进行预清洁。
可选的，所述对所述沟槽的侧壁表面和底面进行预清洁包括：对所述沟槽的侧壁表面和底面进行湿法清洗。
可选的，所述对所述沟槽内表面进行氧化处理包括：采用热氧化工艺和ISSG原位水汽法中的至少一种制备所述氧化衬底材料层。
可选的，所述衬底包括硅衬底，所述氧化衬底材料层包括氧化硅材料层。
可选的，所述衬底上表面还形成有功能层，所述沟槽沿垂直所述功能层上表面向下的方向贯穿所述功能层，并暴露所述衬底内部。
可选的，所述对所述沟槽的上转角和/或下转角进行离子掺杂前，还包括以下步骤：对沿所述沟槽的外缘分布的功能层进行回退处理，直至暴露所述沟槽的上转角。
本申请的半导体器件的制备方法由于对所述沟槽的上转角和/或下转角进行离子掺杂，有助于促进所述衬底的上转角和/或下转角处的硅原子发生氧化，在基于所述沟槽形成氧化衬底材料层时，在该衬底的上转角和/或下转角处形成的氧化衬底材料层更厚，因此更有利于缓解浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上转角和/或下转角处更圆润，缓解因上转角和/或下转角处不圆润造成的应力和电性不良的问题，也可以缓解使用该沟槽形成的STI结构因上转角和/或下转角处不圆润造成的应力和电性不良的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中所述半导体器件的制备方法的步骤流程示意图。
图2至图5为本申请一实施例中制备所述半导体器件的过程中各步骤形成的结构示意图。
图6为本申请一实施例中图5步骤对应半导体器件的剖面示意图。
具体实施方式
以下结合附图以及实施例，对所述半导体器件的制备方法作进一步的说明。
请参阅图1，其中图1为本申请一实施例中所述半导体器件的制备方法的步骤流程示意图。
在图1所示的实施例中，所述半导体器件的制备方法包括以下步骤：步骤S101：提供衬底，所述衬底的上表面形成有沟槽。步骤S102：对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角。步骤S103：对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。
本申请的半导体器件的制备方法由于对所述沟槽的上转角和/或下转角进行离子掺杂，有助于促进所述衬底的上转角和/或下转角处的硅原子发生氧化，在基于所述沟槽形成氧化衬底材料层时，在该衬底的上转角和/或下转角处形成的氧化衬底材料层更厚，因此更有利于缓解浅沟槽上下转角处过于尖锐时引发的尖端放电问题，使浅沟槽上转角和/或下转角处更圆润，缓解因上转角和/或下转角处不圆润造成的应力和电性不良的问题，也可以缓解使用该沟槽形成的STI结构因上转角和/或下转角处不圆润造成的应力和电性不良的问题。
请参阅图2至图5，分别为本申请一实施例中制备所述半导体器件的过程中各步骤形成的结构示意图。
请参考图2，提供衬底200，所述衬底200的上表面形成有沟槽203。
在一些实施例中，所述衬底为硅衬底，所述氧化衬底材料层206为氧化硅材料层。实际上，也可以根据需要设置所述衬底为锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等。所述氧化衬底材料层206也跟随发生变化，可以为二氧化锗等。
所述沟槽形成在衬底表面，可以用于形成浅沟槽隔离结构，之后在所述沟槽内部需要进行进一步的膜层沉积、生长等，制备浅沟槽隔离结构。实际上所述沟槽也可以用于制备其他的结构，如用于连接衬底内部的接触插塞等。
制备所述沟槽时，首先在所述衬底上表面形成掩膜层，并图形化所述掩膜层，使所述沟槽的分布区域外露于所述掩膜层。之后，沿垂直该掩膜层暴露的区域向下刻蚀所述衬底上表面至预设深度，暴露所述衬底内部，从而形成所述沟槽。
在一些实施例中，所述衬底上表面还形成有功能层，所述沟槽沿垂直所述功能层上表面向下的方向贯穿所述功能层，并暴露所述衬底内部。
在一些实施例中，所述对所述沟槽203的上转角204和/或下转角205进行离子掺杂前，还包括以下步骤：对沿所述沟槽203的外缘分布的功能层进行回退处理，直至暴露所述沟槽203的上转角204，以便对所述上转角204进行离子掺杂。此处可以参阅图3，对所述衬底200上表面的功能层进行了回退处理。
在图3所示的实施例中，所述功能层包括沿衬底200上表面向上依次分布的氧化硅层201以及氮化硅层202。
所述对沿所述沟槽203的外缘分布的功能层进行回退处理包括：对所述沟槽203边缘分布的氮化硅层202进行第一回蚀处理，使所述沟槽203边缘分布的氮化硅层202朝向背离所述沟槽203的方向回退第一尺寸；对所述沟槽203边缘分布的氧化硅层进行第二回蚀处理，使所述槽边缘分布的氧化硅层朝向背离所述沟槽203的方向回退第二尺寸。
在一些实施例中，所述第一尺寸为100Å到120Å，和/或，所述第二尺寸为50Å到100Å。
在该实施例中，对所述氮化硅层202的回退处理，能够在之后填充所述沟槽203的过程中实现更好的分区控制，以及实现更好的高密度等离子体（HDP，High-densityPlasma）的化学气相沉积效果。对所述氧化硅层201的回退处理，可以让之后的离子掺杂操作得到更好的离子分布情况，也可以让需要进行圆弧化处理的转角处完全暴露出来。
实际上也可根据需要设置所述氧化硅层201以及氮化硅层202的回退尺寸。在一些其他的实施例中，所述功能层也可以是其他的材料层，并不受限于氧化硅层201以及氮化硅层202。
在一些实施例中，可以对所述沟槽203的侧壁表面和底面进行预清洁，从而去除在该功能层的回退过程中产生的颗粒物（Particles），进一步控制后续在所述沟槽203内形成的氧化衬底材料层的形态结构（Profile），防止颗粒物影响衬垫层的形态。
由于所述沟槽的上转角和下转角较为尖锐，因此基于该上转角和下转角形成的半导体器件容易在尖端处积累电荷，引起尖端放电，造成半导体器件发生电性毁损，因此，在该实施例中，还对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高该上转角和下转角处的衬底材料中被氧化的活性，在后续形成所述氧化衬底材料层的过程中，由于该上转角和下转角处的衬底材料更易氧化，因此此处形成的氧化衬底材料层更厚实，有助于形成更圆润的上转角和下转角，避免尖端引起的尖端放电。
请参考图4，为对所述沟槽的上转角和/或下转角进行离子掺杂时的示意图。通过对所述沟槽的上转角和/或下转角进行离子掺杂，可以有效的促进所述上转角和/或下转角205处的衬底材料的被氧化活性。
在一些实施例中，所述对所述沟槽203的上转角204和/或下转角205进行离子掺杂包括：对所述沟槽203的上转角204和/或下转角205进行氧离子和/或氢离子和/或包含氧离子的原子团和/或包含氢离子的原子团掺杂。
对所述沟槽203的上转角204和/或下转角205进行氧离子掺杂时，可以在所述上转角204和/或下转角205实现原子态的氧离子富集，有利于在该上转角204和/或下转角205处形成更厚的氧化衬底材料层，使上转角204和/或下转角205更加圆润。
对所述沟槽203的上转角204和/或下转角205进行氢离子掺杂时，氢离子富集于上转角204和/或下转角205，可以促进硅迁移，有利于在该上转角204和/或下转角205处形成更厚的氧化衬底材料层，加速上转角204和/或下转角205处的衬底200材料氧化，从而使得上转角204和/或下转角205更加圆润。
实际上，只要能为所述上转角204和/或下转角205的衬底材料提供能量，就可以促进上转角204和/或下转角205处的衬底材料的被氧化活性，从而在后续的氧化过程中促进上转角204和/或下转角205的圆弧化。因此，在一些实施例中，掺杂离子并不拘泥于提供所述氧离子和氢离子，以及包含氧离子和/或氢离子的原子团，还可以是其他能实现同样掺杂效果的掺杂离子，能够为所述上转角204和/或下转角205的衬底材料提供能量，帮助促进上下转角处的衬底材料被氧化。在一些实施例中，所述掺杂离子包括氮离子、氟离子、硅离子等。
在进行离子掺杂时，可以使用离子注入以及热掺杂等方式实现离子掺杂。
在一些实施例中，通过离子注入的方式对所述沟槽的上转角和/或下转角进行离子掺杂，且离子注入能量与离子注入深度有关，离子注入深度与想要形成的氧化衬底材料层206的厚度相关。因此，可以根据所需的氧化衬底材料层206的厚度，确定所需的离子注入能量。
在一些实施例中，所述氧化衬底材料层206的厚度为100Å到400Å，此时，所需的离子注入能量较低，离子注入剂量为1E15至5E15 ions/cm2，并且，注入能量为1KeV至10KeV，此时，可以满足所述氧化衬底材料层206的厚度为100Å到400Å的需求。
实际上，也可根据其他的需要设置所述离子注入能量和离子注入剂量。提供合适的离子注入能量，使离子注入能量与所述沟槽203内将要制备的氧化衬底材料层206的工艺厚度相匹配，可以防止能量浪费，并且防止过多的掺杂离子对所述衬底200的损坏。提供足够的离子注入剂量，可以保证对衬底材料的氧化促进效果。
在一些实施例中，采用热扩散等方式实现离子掺杂时，也需要注意离子掺杂的剂量等参数，防止因过多的掺杂离子导致衬底200的毁损。
在采用离子注入的方式实现离子掺杂的实施例中，如图4所示，所述离子注入的方向均为从所述沟槽203内部指向所述沟槽203外部，且：所述对所述沟槽203的下转角205进行离子注入时，离子注入的方向与所述衬底200上表面法线形成的注入角度为0°到10°；和/或：所述对所述沟槽203的上转角204进行离子注入时，离子注入的方向与所述衬底200上表面法线形成的注入角度为35°到45°。
请参阅图4，对沟槽203的上转角204进行离子注入时的离子束与法向量n所呈的夹角A为35°到45°，对沟槽203的下转角205进行离子注入时的离子束与法向量n所呈的夹角B为0°到10°。
在一些实施例中，所述对所述沟槽203的上转角204和/或下转角205进行离子掺杂后，所述在所述上转角204和/或下转角205处形成氧化衬底材料层206前，所述制备方法还包括以下步骤：对所述沟槽203的侧壁表面和底面进行预清洁。
在一些实施例中，所述对所述沟槽203的侧壁表面和底面进行预清洁包括：对所述沟槽203的侧壁表面和底面进行湿法清洗。在进行预清洗后，可以去除离子注入工艺中，离子束轰击衬底200表面造成的颗粒物，从而控制后续在所述沟槽203内形成的氧化衬底材料层的形态结构（Profile）。
在一些实施例中，所述湿法清洗包括RCA标准清洗，或使用氢氟酸进行湿法清洗。RCA标准清洗是一种典型的、普遍使用的湿式化学清洗法，是去除硅片表面各类玷污的有效方法，通常使用SPM清洗液（包括浓硫酸、双氧水和水，且三者的体积比为：H2SO4：H2O2：H2O=5：1：1）等。实际上，本领域的技术人员可以根据需要选择具体的清洗液。
在一些实施例中，所述在所述上转角204和/或下转角205处形成氧化衬底材料层206包括：采用热氧化工艺和ISSG（(In-Situ Steam Generation）原位水汽法中的至少一种制备所述氧化衬底材料层206。
在一些实施例中，所述热氧化工艺包括以下步骤：为所述衬底200提供氧气氛围；加热所述衬底200，从而在所述上转角204和/或下转角205处形成氧化衬底材料层206。使用该热氧化工艺形成的氧化衬底材料层206有助于实现更佳的沟槽203转角圆弧化的效果。
在一些实施例中，使用炉管进行热氧化工艺，在炉管内通入氧气，并通过炉管加热所述衬底200，从而将所述衬底200表面氧化形成氧化衬底材料层206。在该实施例中，所述氧化衬底材料层206沿所述沟槽203的底面和侧壁表面分布。由于所述上转角204和/或下转角205处的硅原子更容易发生氧化，因此上转角204和/或下转角205处的氧化衬底材料层206更厚，所述上转角204和/或下转角205处更加圆滑，防止了尖端放电引起衬底200发生电性毁损。
在该实施例中，可以参阅图6，为本申请一实施例中图5步骤对应半导体器件的剖面示意图，示出了图5中所述沟槽203内表面形成了一层所述氧化衬底材料层206，且该氧化衬底材料层206具有一定的厚度。在一些实施例中，所述氧化衬底材料层206的厚度为100Å到400Å，可以为后续填充所述沟槽203提供缓冲。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (11)

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供衬底，所述衬底的上表面形成有沟槽；
对所述沟槽的上转角和/或下转角进行离子掺杂，从而提高所述上转角和/或下转角处的衬底材料的被氧化活性，所述上转角对应至所述沟槽的侧壁与所述衬底的上表面之间构成的夹角，所述下转角对应至所述沟槽的底面和侧壁之间构成的夹角；
对所述沟槽内表面进行氧化处理，至少在所述上转角和/或下转角处形成氧化衬底材料层。
2.根据权利要求1所述的制备方法，其特征在于，所述对所述沟槽的上转角和/或下转角进行离子掺杂包括：
对所述沟槽的上转角和/或下转角进行氧离子和/或氢离子和/或包含氧离子的原子团和/或包含氢离子的原子团掺杂。
3.根据权利要求1所述的制备方法，其特征在于，所述氧化衬底材料层的厚度为100Å到400Å。
4.根据权利要求1所述的制备方法，其特征在于，通过离子注入的方式对所述沟槽的上转角和/或下转角进行离子掺杂，且对所述沟槽的上转角和/或下转角进行离子注入时，注入能量为1KeV至10KeV，离子注入剂量为1E15至5E15 ions/cm2。
5.根据权利要求4所述的制备方法，其特征在于，所述对所述沟槽的下转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为0°到10°；和/或：
所述对所述沟槽的上转角进行离子注入时，离子注入的方向与所述衬底上表面法线形成的注入角度为35°到45°。
6.根据权利要求1所述的制备方法，其特征在于，所述对所述沟槽的上转角和/或下转角进行离子掺杂后，以及在所述对所述沟槽内表面进行氧化处理前，所述制备方法还包括以下步骤：
对所述沟槽的侧壁表面和底面进行预清洁。
7.根据权利要求6所述的制备方法，其特征在于，所述对所述沟槽的侧壁表面和底面进行预清洁包括：
对所述沟槽的侧壁表面和底面进行湿法清洗。
8.根据权利要求1所述的制备方法，其特征在于，所述对所述沟槽内表面进行氧化处理包括：
采用热氧化工艺和ISSG原位水汽法中的至少一种制备所述氧化衬底材料层。
9.根据权利要求8所述的制备方法，其特征在于，所述衬底包括硅衬底，所述氧化衬底材料层包括氧化硅材料层。
10.根据权利要求1所述的制备方法，其特征在于，所述衬底上表面还形成有功能层，所述沟槽沿垂直所述功能层上表面向下的方向贯穿所述功能层，并暴露所述衬底内部。
11.根据权利要求10所述的制备方法，其特征在于，所述对所述沟槽的上转角和/或下转角进行离子掺杂前，还包括以下步骤：
对沿所述沟槽的外缘分布的功能层进行回退处理，直至暴露所述沟槽的上转角。
CN202210266594.5A 2022-03-18 2022-03-18 半导体器件的制备方法 Active CN114361010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210266594.5A CN114361010B (zh) 2022-03-18 2022-03-18 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210266594.5A CN114361010B (zh) 2022-03-18 2022-03-18 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN114361010A true CN114361010A (zh) 2022-04-15
CN114361010B CN114361010B (zh) 2022-08-02

Family

ID=81094804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210266594.5A Active CN114361010B (zh) 2022-03-18 2022-03-18 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN114361010B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123452A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp トレンチ・キャパシタ絶縁膜の生成方法
US6548372B1 (en) * 1999-08-23 2003-04-15 Micron Technology, Inc. Forming sidewall oxide layers for trench isolation
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法
KR20090125363A (ko) * 2008-06-02 2009-12-07 주식회사 동부하이텍 반도체 소자의 제조 방법
CN104576501A (zh) * 2013-10-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123452A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp トレンチ・キャパシタ絶縁膜の生成方法
US6548372B1 (en) * 1999-08-23 2003-04-15 Micron Technology, Inc. Forming sidewall oxide layers for trench isolation
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法
KR20090125363A (ko) * 2008-06-02 2009-12-07 주식회사 동부하이텍 반도체 소자의 제조 방법
CN104576501A (zh) * 2013-10-16 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN114361010B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
TW200408069A (en) Method of manufacturing a flash memory cell
JPH1012718A (ja) トレンチ素子分離方法
KR100464852B1 (ko) 반도체 장치의 게이트 산화막 형성방법
US20090017597A1 (en) Method for manufacturing shallow trench isolation
CN116525614B (zh) 一种半导体器件及其制作方法
US11515400B2 (en) Semiconductor structure and fabrication method thereof
US6809004B2 (en) Method of forming a shallow trench isolation
KR100363558B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
CN110970346A (zh) 半导体结构及制备方法
JP2635607B2 (ja) 半導体装置の製造方法
JP3076772B2 (ja) 半導体素子の素子分離膜形成方法
JPH07201978A (ja) 半導体素子間の隔離方法
CN114361010B (zh) 半导体器件的制备方法
CN110718479A (zh) 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
US20220037195A1 (en) Method of forming semiconductor structure and semiconductor structure
CN107170704B (zh) 半导体结构及其形成方法
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
KR20100020792A (ko) 반도체장치의 트렌치 갭필 방법
JP3518471B2 (ja) バイポーラ・トランジスタの製造方法
CN111081710B (zh) 共享源线的闪存单元的制造方法及共享源线的闪存单元
CN110943087B (zh) 分栅快闪存储器的制造方法
CN210535646U (zh) 半导体结构
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
TW200522254A (en) Method of manufacturing a semiconductor device
KR20000044560A (ko) 반도체 소자의 트렌치형 소자 분리막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder