KR20100020792A - 반도체장치의 트렌치 갭필 방법 - Google Patents
반도체장치의 트렌치 갭필 방법 Download PDFInfo
- Publication number
- KR20100020792A KR20100020792A KR1020080079553A KR20080079553A KR20100020792A KR 20100020792 A KR20100020792 A KR 20100020792A KR 1020080079553 A KR1020080079553 A KR 1020080079553A KR 20080079553 A KR20080079553 A KR 20080079553A KR 20100020792 A KR20100020792 A KR 20100020792A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- gap fill
- film
- semiconductor device
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 19
- 244000208734 Pisonia aculeata Species 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000010335 hydrothermal treatment Methods 0.000 description 16
- 239000000243 solution Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (24)
- 패드막을 식각장벽으로 반도체기판을 식각하여 트렌치를 형성하는 단계;상기 패드막을 풀백하여 상기 트렌치의 어깨부를 노출시키는 단계;상기 어깨부가 노출된 트렌치를 열처리하는 단계;상기 반도체기판 상부에 상기 트렌치를 갭필하는 갭필막을 형성하는 단계; 및상기 패드막이 노출될때까지 상기 갭필막을 평탄화시키는 단계를 포함하는 반도체장치의 트렌치 갭필 방법.
- 제1항에 있어서,상기 열처리는 수소분위기에서 급속열처리(RTP)하는 반도체장치의 트렌치 갭필 방법.
- 제2항에 있어서,상기 열처리는, 900∼1050℃의 고온에서 진행하는 반도체장치의 트렌치 갭필 방법.
- 제2항에 있어서,상기 열처리는 50∼300Torr의 압력하에서 10분∼30분 동안 진행하는 반도체장치의 트렌치 갭필 방법.
- 제1항에 있어서,상기 패드막은 산화막과 질화막이 적층된 구조로 형성하는 반도체장치의 트렌치 갭필 방법.
- 제5항에 있어서,상기 패드막의 풀백공정은 습식식각으로 진행하는 반도체장치의 트렌치 갭필 방법.
- 제5항에 있어서,상기 패드막의 풀백공정시 상기 질화막은 인산용액을 이용하여 풀백하는 반도체장치의 트렌치 갭필 방법.
- 제7항에 있어서,상기 인산용액은 100∼200℃의 온도를 갖는 고온 인산용액을 포함하는 반도체장치의 트렌치 갭필 방법.
- 제5항에 있어서,상기 패드막의 풀백공정시 상기 산화막은 불산이 혼합된 용액을 이용하여 진행하는 반도체장치의 트렌치 갭필 방법.
- 제1항에 있어서,상기 갭필막 형성전에, 상기 트렌치의 바닥 및 측벽을 산화시켜 측벽막을 형성하는 단계를 더 포함하는 반도체장치의 트렌치 갭필 방법.
- 제1항 내지 제10항 중 어느 한 항에 있어서,상기 갭필막은 폴리실리콘막 또는 산화막을 포함하는 반도체장치의 트렌치 갭필 방법.
- 패드막을 식각장벽으로 반도체기판의 제1소자분리영역을 식각하여 제1트렌치를 형성하는 단계;상기 패드막을 풀백하여 상기 제1트렌치의 어깨부를 노출시키는 단계;상기 어깨부가 노출된 제1트렌치를 열처리하는 단계;상기 제1트렌치를 갭필하는 제1갭필막을 형성하는 단계;상기 패드막이 노출될때까지 상기 제1갭필막을 평탄화시키는 단계;상기 반도체기판의 제2소자분리영역을 식각하여 상기 제1트렌치보다 얕은 제2트렌치를 형성하는 단계;상기 제2트렌치를 갭필하는 제2갭필막을 형성하는 단계; 및상기 패드막이 노출될때까지 상기 제2갭필막을 평탄화시키는 단계를 포함하는 반도체장치의 트렌치 갭필 방법.
- 제12항에 있어서,상기 열처리는 수소분위기에서 급속열처리(RTP)하는 반도체장치의 트렌치 갭필 방법.
- 제13항에 있어서,상기 열처리는, 900∼1050℃의 고온에서 진행하는 반도체장치의 트렌치 갭필 방법.
- 제13항에 있어서,상기 열처리는 50∼300Torr의 압력하에서 10분∼30분 동안 진행하는 반도체장치의 트렌치 갭필 방법.
- 제12항에 있어서,상기 패드막은 산화막과 질화막이 적층된 구조로 형성하는 반도체장치의 트렌치 갭필 방법.
- 제16항에 있어서,상기 제1트렌치의 어깨부를 노출시키는 단계는, 상기 질화막과 산화막을 순차적으로 풀백하는 반도체장치의 트렌치 갭필 방법.
- 제17항에 있어서,상기 풀백은 습식식각으로 진행하는 반도체장치의 트렌치 갭필 방법.
- 제17항에 있어서,상기 패드막의 풀백공정시 상기 질화막은 인산용액을 이용하여 풀백하는 반도체장치의 트렌치 갭필 방법.
- 제19항에 있어서,상기 인산용액은 100∼200℃의 온도를 갖는 고온 인산용액을 포함하는 반도체장치의 트렌치 갭필 방법.
- 제17항에 있어서,상기 패드막의 풀백공정시 상기 산화막은 불산이 혼합된 용액을 이용하여 진행하는 반도체장치의 트렌치 갭필 방법.
- 제12항에 있어서,상기 제1갭필막 형성전에, 상기 제1트렌치의 바닥 및 측벽을 산화시켜 측벽 막을 형성하는 단계를 더 포함하는 반도체장치의 트렌치 갭필 방법.
- 제12항 내지 제22항 중 어느 한 항에 있어서,상기 제1갭필막은 폴리실리콘막을 포함하는 반도체장치의 트렌치 갭필 방법.
- 제23항에 있어서,상기 제2갭필막은 산화막을 포함하는 반도체장치의 트렌치 갭필 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080079553A KR101035595B1 (ko) | 2008-08-13 | 2008-08-13 | 반도체장치의 트렌치 갭필 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080079553A KR101035595B1 (ko) | 2008-08-13 | 2008-08-13 | 반도체장치의 트렌치 갭필 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100020792A true KR20100020792A (ko) | 2010-02-23 |
KR101035595B1 KR101035595B1 (ko) | 2011-05-19 |
Family
ID=42090738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080079553A KR101035595B1 (ko) | 2008-08-13 | 2008-08-13 | 반도체장치의 트렌치 갭필 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101035595B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166012B2 (en) | 2012-12-04 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor memory devices including an air gap and methods of fabricating the same |
US9396985B2 (en) | 2010-07-20 | 2016-07-19 | Magnachip Semiconductor, Ltd. | Element isolation structure of semiconductor and method for forming the same |
CN117976607A (zh) * | 2024-03-27 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518587B1 (ko) * | 2003-07-29 | 2005-10-04 | 삼성전자주식회사 | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 |
KR20070066166A (ko) * | 2005-12-21 | 2007-06-27 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
-
2008
- 2008-08-13 KR KR1020080079553A patent/KR101035595B1/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9396985B2 (en) | 2010-07-20 | 2016-07-19 | Magnachip Semiconductor, Ltd. | Element isolation structure of semiconductor and method for forming the same |
US9166012B2 (en) | 2012-12-04 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor memory devices including an air gap and methods of fabricating the same |
US9379123B2 (en) | 2012-12-04 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of fabricating the same |
CN117976607A (zh) * | 2024-03-27 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
CN117976607B (zh) * | 2024-03-27 | 2024-06-21 | 粤芯半导体技术股份有限公司 | 半导体器件的沟槽隔离制备方法以及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
KR101035595B1 (ko) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101003494B1 (ko) | 메모리 소자의 소자분리 구조 및 형성 방법 | |
KR19990084517A (ko) | 트렌치 격리 형성 방법 | |
KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
KR101035595B1 (ko) | 반도체장치의 트렌치 갭필 방법 | |
KR100593673B1 (ko) | 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법 | |
KR100979711B1 (ko) | 반도체장치의 트렌치 갭필 방법 | |
KR100200751B1 (ko) | 반도체장치의 소자분리방법 | |
KR100558032B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 | |
KR100545137B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
CN117747536B (zh) | 一种半导体器件的制备方法 | |
KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 sti형 소자분리막 형성방법 | |
KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100533380B1 (ko) | 반도체장치의 sti형 소자분리막 형성방법 | |
KR100866142B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100967203B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
KR100822620B1 (ko) | 반도체 소자의 제조방법 | |
KR20030056609A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR100517351B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100513800B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR20100116042A (ko) | 반도체 메모리 소자의 소자 분리막 형성방법 | |
KR20080025859A (ko) | 반도체 장치의 패턴 매립 방법 | |
KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR20060079350A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 9 |