CN114334949A - 具有热增强的三维ic封装 - Google Patents

具有热增强的三维ic封装 Download PDF

Info

Publication number
CN114334949A
CN114334949A CN202111661804.2A CN202111661804A CN114334949A CN 114334949 A CN114334949 A CN 114334949A CN 202111661804 A CN202111661804 A CN 202111661804A CN 114334949 A CN114334949 A CN 114334949A
Authority
CN
China
Prior art keywords
integrated circuit
substrate
temperature control
control element
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111661804.2A
Other languages
English (en)
Inventor
权云星
魏小进
马德胡苏丹·K·延加尔
特克久·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN114334949A publication Critical patent/CN114334949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开涉及具有热增强的三维IC封装。一种IC内核包括适合于具有增强的热控制和管理的三维IC封装的温度控制元件。温度控制元件可以被形成为IC内核的整体部分，该整体部分可以在操作中时辅助IC内核的温度控制。温度控制元件可以包括散热材料，该散热材料设置在温度控制元件中，以辅助消散由IC内核中的该多个设备在操作期间产生的热能。

Description

具有热增强的三维IC封装
技术领域
本公开涉及具有热增强的三维IC封装。
背景技术
诸如平板电脑、计算机、复印机、数码相机、智能电话、控制系统和自动柜员机等电子设备经常采用电子部件，诸如，由各种互连部件连接的芯片组件或集成电路(IC)内核。芯片组件或IC内核可以包括存储器、逻辑、设备或其它IC内核。
IC内核或芯片组件对更高性能、更高容量和更低成本的需求已驱动对小型的并且更有能力的微电子部件的需求。此外，IC内核之间的分布和距离也变得越来越密集和靠近。芯片组件在操作期间的适当的热管理和冷却已变得越来越重要。
然而，由于IC封装的空间限制，一些芯片组件的冷却效率可能低于其它组件，从而导致过热。这种过热可能导致设备故障或电气性能恶化。
发明内容
本公开涉及一种IC内核，该IC内核包括温度控制元件。温度控制元件可以是IC内核的整体部分，该整体部分可以在操作中时辅助IC内核的温度控制。当这种具有温度控制元件的IC内核被组装在IC封装中时，整个IC封装的散热效率进而得到提高。在一个示例中，一种集成电路(IC)内核包括衬底。温度控制元件被形成在衬底的第一侧上。多个设备结构被形成在衬底的第二侧上。温度控制元件被形成为IC内核的整体部分。
在一个示例中，第一侧与第二侧相对。活化层被形成在该多个设备结构与温度控制元件之间。在一个示例中，温度控制元件包括形成在基底结构中的多个通孔。通孔是具有嵌入在基底结构中的一个端部的盲通孔。这些通孔是具有形成在基底结构的外表面处的两个端部的开放通孔。散热材料被设置在基底结构中的通孔中。散热材料包括导电材料、陶瓷材料、金属-陶瓷复合材料、金属合金材料、半导体材料、石墨、金刚石或有机材料中的至少一种。
在一个示例中，该多个通孔包括形成在基底结构的边缘部分中的具有第一间距密度的第一组通孔。具有不同于第一间距密度的第二间距密度的第二组通孔形成在基底结构的中央部分中。基底结构包括硅。IC内核是专用集成电路(ASIC)。
该技术的另一方面涉及一种集成电路(IC)封装。IC封装包括设置在封装衬底上的IC内核。IC内核具有设置在衬底的第一侧上的温度控制元件以及形成在衬底的第二侧上的多个设备。一个或多个存储器堆叠与IC内核相邻而形成在封装衬底上。热分配(heatdistribution)设备被设置在IC内核上。
在一个示例中，温度控制元件具有面向热分配设备的上表面以及面向衬底的第一侧的下表面。温度控制元件包括形成在基底结构中的多个通孔。温度控制元件包括设置在基底结构中的通孔中的散热材料。散热材料包括导电材料、陶瓷材料、金属-陶瓷复合材料、金属合金材料、半导体材料、石墨、金刚石或有机材料中的至少一种。
在一个示例中，该多个通孔包括形成在基底结构的边缘部分中的具有第一间距密度的第一组通孔。具有不同于第一间距密度的第二间距密度的第二组通孔形成在基底结构的中央部分中。基底结构包括硅。
该技术的又一方面涉及一种用于在IC内核中制造温度控制元件的方法。该方法包括：从衬底的第一侧减小厚度，其中衬底具有第一侧以及与第一侧相对的第二侧，其中第二侧具有形成在其上的多个设备；以及将温度控制元件结合在衬底的第一侧上。
在一个示例中，温度控制元件包括形成在硅基底结构中的多个通孔。
附图说明
图1描绘了根据本公开的方面的IC封装的截面图。
图2A到图2B描绘了根据本公开的方面的具有包括温度控制元件的IC内核的IC封装的截面图。
图3A到图3C描绘了根据本公开的方面的用于在其中制造温度控制元件的IC内核在不同制造阶段的截面图。
图4描绘了根据本公开的方面的抛光工具的截面图，该抛光工具可以被用于抛光用于在其中制造温度控制元件的IC内核的衬底的厚度。
图5A到图5F描绘了根据本公开的方面的用于在其中制造温度控制元件的IC内核在不同制造阶段的截面图内核。
图6A到图6D描绘了根据本公开的方面的温度控制元件的不同示例的截面图。
图7A到图7B描绘了根据本公开的方面的温度控制元件的不同示例的截面图。
图8A到图8B描绘了根据本公开的方面的温度控制元件的不同示例的俯视图。
图9描绘了根据本公开的方面的用于制造包括IC内核的IC封装的流程图，该IC内核包括形成在其中的温度控制元件。
具体实施方式
该技术总体上涉及一种IC内核，该IC内核包括温度控制元件。
温度控制元件可以是IC内核的整体部分，该整体部分可以在操作中时辅助IC内核的温度控制。在一个示例中，IC内核可以具有衬底，该衬底具有：第一侧，其耦合到温度控制元件；以及第二侧，其包括形成在其中的多个设备，诸如，半导体晶体管、设备、电气部件、电路等。温度控制元件可以包括散热材料，该散热材料设置在温度控制元件中，以辅助消散由IC内核中的该多个设备在操作期间产生的热能。设置在温度控制元件中的散热材料可以以一种方式被分布，该方式能够在设备处于操作中时消散由该多个设备产生的局部热能。因此，温度控制元件的不同配置可以适应具有跨IC内核中的衬底的不同热能产生的不同设备布局。
图1描绘了IC封装101的截面图，该IC封装包括形成在中介层150上的多个芯片组件。例如，IC封装101可以包括至少一个IC内核102，诸如，至少一个核心或主IC逻辑内核。多个存储器设备芯片组件105a、105b可以被形成为紧邻IC内核102。在图1所描绘的示例中，示出了两个存储器设备芯片组件105a、105b，并且它们被设置成紧邻一个IC内核102。应注意，设置在IC封装101中的IC内核和设备芯片组件可以是任何数量。在一个示例中，本文中所利用的IC内核102可以是图形处理单元(GPU)、定制专用集成电路(ASIC)等。本文中所利用的存储器设备芯片组件105a、105b可以是高带宽存储器(HBM)部件或任何其它类型的存储器或非存储器设备或堆叠。
在一个示例中，IC内核102和存储器设备芯片组件105a、105b通过多个连接器104而被设置在中介层150上。连接器104可以是金、镍、锡、铜、焊料、铝、钨或其它合适的导电材料。IC内核102和存储器设备芯片组件105a、105b通过形成在中介层150中的相应多个连接器(未示出)而被电连接和/或物理连接。
中介层150可以具有跨中介层150的主体形成的多个穿透衬底的通孔(TSVs)120。TSVs 120可以提供电连接通道，以有助于将IC内核102和存储器设备105a、105b电连接到设置在其下方的封装衬底108。中介层150和封装衬底108可以辅助以竖直三维(3D)方式集成和堆叠多个内核、部件、设备、芯片组件和小芯片。这种布置可以提高封装密度。
在一个示例中，封装衬底108可以还具有TSVs或互连通道122，以有助于通过布置在球栅阵列(BGA)中的多个焊球124将封装衬底108连接到印刷电路板(PCB)106、插槽或其它这种芯片载体。其它这种布置和连接器可以包括布置在面栅阵列(LGA)中的触点、布置在针栅阵列(PGA)中的连接器插针等。
图1所描绘的连接器104、TSVs 120、122或焊球124的数量和位置仅用于说明，并且能够基于设备性能设计、布局和考虑以任何方式或布置来布置。
在不存在中介层150的一些示例中，IC内核102和存储器设备105a、105b可以直接被设置在封装衬底108或印刷电路板(PCB)106上。
热分配设备151覆盖在热界面材料(TIM)152上，该热界面材料(TIM)与IC内核102和存储器设备芯片组件105a、105b或其它芯片组件接触，如果可用。在一个示例中，热分配设备151可以包括设置在板基底160上的板盖170。板基底160可以包括与TIM 152直接接触的底表面162以及与板盖170接触的相对的顶表面164。类似地，板盖170可以包括面向板基底160的顶表面164的底表面166以及相对的顶表面168，入口176A和一个或多个出口176B可以从该顶表面168延伸。在其它示例中，入口和出口的数量和配置可以变化，例如有两个彼此直接相邻的出口。板基底160和板盖170可以使用模制、加工或类似工艺来制造。
板基底160可以包括多个导热肋片169，这些导热肋片169帮助促进热分配设备151的冷却。第一凹部165A和第二凹部165B围绕多个导热肋片169形成。肋片169可以是背离板盖170的顶表面168突起的纵向结构。肋片169可以与板基底160或板盖170一体地形成，或者可以通过焊接、粘合剂等附接到板基底160。在该示例中，翅片166与板基底160一体地形成。
板盖170覆盖在板基底160上，以使得板盖170的底表面166与板基底160的顶表面164直接相邻。虽然不是必需的，但是O形环180可以被设置在板基底160的边缘部分内，以便在板基底160与板盖170之间形成密封。当接合在一起时，板基底160和板盖170使流体和/或气体，诸如，冷却剂，能够通过入口176A流动到热分配设备151中，并通过出口176B从热分配设备151流出。O形环180也可以被设置成与入口176A和出口176B相邻，以在入口176A和出口176B与可以被连接到它们的部件之间提供密封。
板基底160和板盖170可以由已知的散热材料形成，诸如，铝、铜、银、金属合金等。在图1所描绘的示例中，板基底160和板盖170由相同或不同的材料形成。
加强件130在热分配设备151与封装衬底108之间延伸。在一个示例中，加强件130可以是环形或圆形形状。加强件130的环形或圆形形状限定了中央孔136，该中央孔136被配置成围绕IC内核102和存储器设备芯片组件105a、105b。加强件130可以被设置在封装衬底108与热分配设备151的板基底160之间。粘合材料(未示出)可以被用在封装衬底108与热分配设备151的板基底160之间的界面处。在一个示例中，中央孔136的大小、形状和位置可以基于要通过中央孔136被暴露的下层的封装衬底108的电路或者中央孔136内的IC内核102和存储器设备芯片组件105a、105b或者中介层150的布置来调适。
在一个示例中，加强件130能够由各种材料构成。在一个示例中，加强件130由铜形成，并且随后被镀有镍(或类似金属)以促进粘合到封装衬底108。
在一个示例中，热界面材料(TIM)152可以由具有高热导率的材料制造。TIM 152可以是与板基底160的底表面162直接接触的第一表面153。TIM 152具有与第一表面153相对且平行的第二表面154。TIM152的第二表面154分别与IC内核102和存储器设备芯片组件105a、105b的后表面144A、144B、144C直接接触。TIM 152可以是高热导率材料，并且具有低熔融温度。TIM 152的合适的示例包括金属或石墨，诸如，纳米Ag或铟，但是其它高热导率TIM材料也可以实现。另外，在一些实施方案中，超高热导率或低热导率材料可以被用于TIM152。
TIM 152可以以任何期望的形式被设置，诸如，液体、固体、半固体等。例如，TIM152可以以液体形式被应用，它稍后将被固化以形成软弹性体。在一些示例中，TIM 152可以是油脂、薄膜或焊料。
图2A描绘了IC封装201的横截面图，该IC封装包括IC内核204和存储器设备芯片组件105a、105b，该IC内核包括温度控制元件206。IC封装201的结构基本上类似于图1所描绘的IC封装101，不同之处在于设置在IC封装201中的IC内核204的配置可以不同于设置在IC封装101中的内核或芯片组件。例如，IC内核204可以包括形成在其中的温度控制元件206，该温度控制元件紧邻形成在IC内核204中的设备。IC内核204以包括设置在其中的温度控制元件206的方式被制造。温度控制元件206可以被设置在衬底202上，该衬底202具有形成在其中的多个识别，诸如，半导体晶体管、电路或电子部件，以执行期望的电气功能和操作。温度控制元件206可以包括形成在其中以帮助消散在操作期间产生的热的一种或多种散热材料。下文将参考图5A到图5F、图6A到图6D、图7A到图7B和图8A到图8B来描述IC内核204中的温度控制元件206的细节。
在一个示例中，IC内核204和/或存储器设备芯片组件105a、105b可以直接接触TIM152，以进一步耦合到热分配设备151，以使得在热分配设备151的帮助下，从IC内核204和/或存储器设备芯片组件105a、105b产生的热可以被适当地消散。
图2B描绘了集成电路(IC)封装250的截面图，该集成电路(IC)封装包括IC内核254和存储器设备芯片组件105a、105b，该IC内核254包括温度控制元件256。IC内核254以包括设置在其中的温度控制元件256的方式被制造。温度控制元件256可以被设置在衬底252上，该衬底252具有形成在其中的多个设备，诸如，半导体晶体管、电路或电子部件，以执行期望的电气功能和操作。在一个示例中，温度控制元件256可以包括形成在其中的一种或多种散热材料，该一种或多种散热材料具有与图2A所描绘的温度控制元件206中所配置的散热材料不同的配置。应注意，本公开中所利用的温度控制元件256、206的配置可以包括若干不同示例，这将在下文参考图5A到图5F、图6A到图6D、图7A到图7B和图8A到图8B来进一步描述。
在一个示例中，IC内核254和/或存储器设备芯片组件105a、105b可以直接接触TIM152，以进一步耦合到热分配设备151。在该示例中，在热分配设备151的帮助下，可以消散从IC内核254和/或存储器设备芯片组件105a、105b产生的热。循环到热分配设备151中的流体和/或气体，诸如，冷却剂，可以辅助消散在操作期间从IC内核254和/或存储器设备芯片组件105a、105b产生的热能。
图3A到图3C描绘了用于形成IC内核300，诸如，图2A到图2B所描绘的IC内核204、254，以包括形成在其中的温度控制元件的示例。在图3A所描绘的示例中，IC内核300包括具有衬底主体305的衬底302，诸如，半导体衬底。衬底302可以包括选自以下中的至少一种的材料：晶体硅，诸如，Si<100>或Si<111>、氧化硅、应变硅、硅锗、经掺杂的或未经掺杂的多晶硅、经掺杂的或未经掺杂的硅晶片以及经图案化的或未经图案化的晶片绝缘体上硅(SOI)、碳掺杂的氧化硅、氮化硅、经掺杂的硅、锗、砷化镓、玻璃和蓝宝石。在一些示例中，衬底302可以包括SOI结构，或者设置在硅晶体衬底等上的掩埋电介质层。
在本文中所描绘的实施例中，衬底302是包含硅材料，诸如，晶体硅衬底。此外，衬底302不限于任何特定大小、形状或材料。衬底302可以是具有200mm的直径、300mm的直径或其诸如450mm的它直径等的圆状/圆形衬底。衬底302也可以是任何多边形、正方形、矩形、弯曲或其它非圆形的工件，诸如，根据需要的多边形玻璃衬底。
在一个示例中，衬底主体305包括第一侧312以及与第一侧312相对且基本上平行的第二侧314。设备区域304被形成在衬底302的第二侧314中并从该第二侧314形成。在一个示例中，设备区域304可以包括多个晶体管、电子部件、电路或识别306。该多个晶体管、电子部件、电路或设备306可以包括栅极结构307，诸如，FINFET结构、栅极缠绕结构、栅极环绕结构等，该栅极结构结合互连线结构308和/或其它所需的元件或部件以实现半导体设备的操作和功能。该多个晶体管、电子部件、电路或设备306被可以形成在衬底主体305中的基极区域303上。基极区域303可以包括形成在其中的其它结构，诸如，具有形成在其中的诸如有源区域的扩散区域的浅沟槽隔离(STI)结构和/或围绕浅沟槽隔离结构形成的诸如FINFET结构、栅极缠绕结构或栅极环绕结构的肋片结构或者半导体衬底中所利用的任何其它合适的结构。
因为晶体管、电子部件、电路或设备306被形成在衬底302的第二侧314上并从该第二侧314形成，所以基极区域303下方的衬底主体305的未使用部分321保持未经处理，而其中没有形成晶体管、电子部件、电路或设备306。衬底主体305的这种未使用部分321可以是某厚度，以有助于在晶体管制造工艺期间从衬底302的第二侧314制造晶体管或设备306，诸如，允许机械臂抓住衬底以进行处理而不破坏衬底。一旦晶体管、电子部件、电路或设备306被形成，衬底主体305的未使用部分321可以被抛光掉或移除到诸如后续芯片封装工艺的某些工艺要求的期望厚度范围。在本文中所描绘的一个示例中，衬底主体305的未使用部分321可以被移除、减薄或抛光掉到某个薄的厚度水平，以有助于在上面形成温度控制元件。在一个示例中，从衬底移除的未使用部分321的厚度可以在约100μm与约500μm之间的范围内。
为了有助于抛光掉衬底主体305的未使用部分321的厚度，可以在衬底302的第二侧314上形成牺牲胶层330，如图3B所示。随后，可以接着在牺牲胶层330上形成牺牲载体350，如图3C所示。牺牲载体350可以充当保持结构，该保持结构允许抛光头在背侧抛光工艺期间通过牺牲载体350承载衬底302，而不会损坏衬底302。在一个示例中，牺牲载体350可以是任何合适的衬底，该衬底可以被结合到衬底302并在背侧抛光工艺期间承载衬底302。
在牺牲载体350通过牺牲胶层330被牢固地结合到衬底302之后，衬底302可以被转移到抛光工具400中，以用于执行背侧抛光工艺，如图4所示。如图4所描绘，抛光工具400可以是化学机械抛光(CMP)工具、单侧接地工具或其它合适的抛光工具。应注意，可以通过任何合适的抛光或材料移除工艺来抛光衬底302。
在一个示例中，抛光工具400包括抛光头402，该抛光头402被配置成保持牺牲载体350，因此使衬底302的第一侧312面向抛光工具400中与抛光头402相对设置的抛光垫404。抛光垫404被定位在支撑基座406上，在抛光工艺期间，该支撑基座406可以被致动而旋转。一旦抛光头402将牺牲载体350固定在适当位置中，抛光工具400中的致动器408便可以致动抛光头402旋转，同时降低抛光头402以将衬底302的第一侧312推靠在抛光垫404的顶表面401上而进行抛光。在衬底302的第一侧312与抛光垫404的顶表面401之间的界面处产生的压力有助于它们之间的机械抛光，以将材料从衬底302的第一侧312移除。抛光垫404也可以通过从支撑基座406致动而旋转。在抛光期间，可以向抛光垫404供应化学浆料，或者可以不供应，以有助于抛光衬底302，从而减薄衬底主体305，直到达到衬底主体305的预定厚度415。抛光工艺将衬底302从总衬底厚度417抛光到预定厚度415，其中所选择的可移除厚度412被配置成从衬底302被移除。抛光工艺可以开始于从衬底302的第一侧312抛光，直到移除衬底302的未使用部分321的厚度412的约100μm到约500μm。例如，可以连续地执行抛光工艺，直到从衬底302移除衬底302的所选择的可移除厚度412，从而形成衬底302的暴露表面414。在移除衬底302的期望量之后，可以终止抛光工艺，并且可以从抛光工具400移除衬底302。
图5A描绘了抛光工艺之后的衬底302，在衬底302的所选择的可移除厚度412从衬底302被移除之后形成了暴露表面414，使得衬底302具有预定厚度415。在一个示例中，基本上包括设备区域304的衬底302的预定厚度415在约200μm与约700μm之间。
随后，可以执行表面处理或活化工艺，以在衬底302的暴露表面414上形成活化层502。注意，与图5A所描绘的示例相反，图5B所描绘的示例被旋转180度，而使暴露表面414朝上，以便于解释。
在一个示例中，表面活化工艺可以是表面氧化工艺、热处理工艺、等离子体处理工艺或其它合适的工艺，以将衬底302的暴露表面414的表面特性活化和/或改性。在一个示例中，通过对衬底302的暴露表面414供应含氧气体或含氧试剂来执行表面活化工艺。当向衬底302的暴露表面414供应含氧气体或含氧试剂时，可以施加热能、等离子体能、激光能或其它类型的能量。该能量可以分解所供应的含氧气体或含氧试剂，以将氧元素合并到衬底302的暴露表面414中，从而在衬底302的暴露表面414上形成活化层502。
在活化层502被形成在衬底302的暴露表面414上之后，如图5C所示，具有形成在其上的结合层504的温度控制元件506可以被附接和/或结合到活化层502，如图5D所示。温度控制元件506通过热结合工艺而被结合到衬底302。热结合工艺允许来自温度控制元件506的结合层504被粘合到形成在衬底302上的活化层502上。结合层504和活化层502可以由类似的材料制造，诸如，含氧材料。因此，在结合工艺之后，结合层504和活化层502可以成为存在于衬底302与温度控制元件506之间的界面处的单层形式的单一膜，如图5D、图5E和图5F所示。在温度控制元件506被附接到衬底302之后，机械结构508可以被用于从衬底302剥离或移除牺牲载体350，如图5E所示。在牺牲载体350以及牺牲胶层330被移除之后，或者使用另一制造过程，具有设置在具有形成在其中的设备区域304的衬底302上的温度控制元件506的IC内核550被获得，如图5F所示。因此，得到的IC内核550包括具有温度控制元件506形成在其中的第一侧，同时包括具有设备区域304的第二侧，该设备区域304被配置成在处于操作中时执行其电功能和用途。在一个示例中，IC内核550的设备区域304是具有形成在IC内核550中的温度控制元件506的ASIC。
在一个示例中，活化层502还可以充当阻挡层，以使得来自温度控制元件506的散热材料不与位于衬底302中的设备区域304中的设备或晶体管直接接触或电连通。因此，温度控制元件506中填充有散热材料的通孔不与位于衬底302中的设备区域304中的设备或晶体管接触，使得通过这些通孔消散的热能不会无意中返回到位于衬底302中的设备区域304中的设备或晶体管。
图6A到图6D描绘了设置在衬底，诸如，衬底302，上的温度控制元件602、604、606、608的不同示例，该衬底302具有形成在其中的可以被用于IC内核，诸如，IC内核204、254、550，中的设备。在图6A所描绘的示例中，温度控制元件602可以包括多个通孔612，诸如，形成在基底结构614中的穿透衬底的通孔(TSV)。在一个示例中，基底结构614可以是硅衬底，类似于用于制造衬底302的材料。在本文中所描绘的示例中，多个通孔612被用于IC封装结构中的三维竖直堆叠的散热。在一个示例中，散热材料618被设置在通孔612中。诸如衬垫、扩散阻挡层或其它合适的层等其它材料(未示出)可以被用于围绕或与散热材料618相邻的通孔612中，以有助于通孔612与基底结构614之间的界面管理，以及防止设置在通孔612中的散热材料618与基底结构614直接接触。在一个示例中，多个通孔612通过一个或多个蚀刻工艺被形成在基底结构614的主体中并延伸穿过该主体。通过调整该一个或多个蚀刻工艺的工艺参数，可以调整或改变形成在基底结构614中的通孔612的深度。在图6A所描绘的示例中，通孔612是贯穿式通孔诸如，开放通孔，其具有暴露在基底结构614的顶表面617上的第一端部613以及暴露在基底结构614的底表面619上的第二端部615。通孔612的第二端部615可以由设置在基底结构614的底表面619上的结合层616密封。
在一个示例中，通孔612可以具有在0.01μm到约5μm的范围内的宽度611(W)。在一些实施例中，通孔612可以具有在0.1μm到约15μm的范围内的深度607(D)。在一些实施例中，通孔612可以具有在3到约20的范围内的长宽比(D/W)。
在一个示例中，可以被用于设置在通孔612中的散热材料618可以是导电材料、陶瓷材料或介电材料、金属-陶瓷复合材料、金属合金材料、半导体材料、石墨、金刚石或有机材料。可以被用于形成散热材料618的导电材料的合适示例可以包括铜(Cu)、铝(Al)、Sn、Au、Pb、Ag、Ni、Bi、其组合和/或其合金。陶瓷或介电材料的合适示例包括诸如高k的高介电常数材料，诸如，HfO2、Si3N4、Al2O3、ZnO2等。SiO2也可以被用于散热材料618。在一个示例中，本文中所利用的散热材料618是铜或含铜材料，或Au。
在图6B所描绘的示例中，形成在基底结构624中的多个通孔622是盲通孔，其中通孔622的至少一个端部625被嵌入在基底结构624中，而没有开口形成在基底结构624的顶表面627上。形成在基底结构624中的盲通孔622的深度623可以基于不同的工艺要求而变化。例如，当散热的效率要求不需要过高时，盲通孔622的深度可以被控制在相对较短的范围内。这可以节省制造成本，诸如，减少通孔蚀刻时间以及散热材料填充时间和成本。
在图6C所描绘的示例中，温度控制元件606可以包括形成在基底结构634中的多个通孔632。散热垫636可以基本上被形成在基底结构634的靠近结合层638的中央部分。与通孔632相反，散热垫636可以提供相对大的散热面积，以辅助以较大散热速率在某局部点的散热。例如，在操作期间，与仅形成一些金属互连插脚或导线的区域相比，其中设置有相对较多的晶体管、栅极结构或设备的一些区域通常会累积更大量的热。因此，散热垫636的利用可以辅助以较快速率消散在某些局部热点处产生的热，以便有效地将热从IC内核带走。
在图6D所描绘的另一示例中，另外的散热垫642可以与设置在温度控制元件中的底部散热垫644一起被形成在温度控制元件608的上部部分上。类似地，一个或多个散热垫642、644可以提供另外的散热面积，以辅助以较大散热速率或效率在某些局部热点的散热。
图7A到图7B描绘了在IC内核中形成的温度控制元件702、704的另外的示例。温度控制元件702、704可以包括在基底结构752、754的不同位置形成的具有不同间距密度的多个通孔710、720。在一些示例中，由于各种原因，跨基底结构752、754形成的多个通孔710、720可以具有不同间距密度。例如，因为形成在基底结构752、754中的通孔710、720通常被配置成具有高长宽比，所以在通孔蚀刻工艺期间供应的反应蚀刻剂可能不总是能够向下行进或到达通孔710、720的底部以形成具有期望的高长宽比的通孔710、720。因此，通过在跨越基底结构752、754的不同位置处布置不同间距密度的通孔710、720，反应蚀刻剂可以以相对更均匀的方式跨基底结构752、754被分布，或者也避免微负载效应，以便辅助反应蚀刻剂向下行进穿过通孔710、720，以形成具有期望轮廓和长宽比的通孔710、720。
在图7A所描绘的示例中，位于基底结构752的边缘部分770a、770b的第一组750a、750b通孔710的间距密度可以小于位于基底结构752的中央部分772的第二组752通孔710的间距密度。例如，位于边缘部分770a、770b的通孔710之间的间距740可以比位于基底结构752的中央部分772的通孔710之间的间距776长。注意，当通孔之间的间距相对较短时，获得了较高的间距密度。相反，当通孔之间的间距相对较长时，获得了较低的间距密度。
相反，在图7B所描绘的示例中，第一组760a、760b通孔720的间距密度可以大于位于基底结构754的中央部分782中的第二组762通孔720的间距密度。例如，第一组760a、760b通孔720之间的间距770小于位于基底结构754的中央部分782中的第二组762通孔720之间的间距742。
注意，基于散热效率和制造成本以及复杂性的考虑，间距密度可以跨基底结构的不同部分变化并且不同地分布。
图8A到图8B描绘了温度控制元件802、804的不同示例的俯视图，这些温度控制元件具有以不同图案形成的通孔。例如，在图8A所描绘的示例中，通孔850可以被形成为在基底结构820中具有彼此相等的距离的竖直阵列，而没有水平拦截。在图8B所描绘的示例中，通孔852可以被形成为彼此交叉并且正交的纵向竖直条和水平条两者。注意，形成在温度控制元件中的通孔可以是任何配置，以有助于以期望的散热速率和效率散热。
图9描绘了根据本公开的方面的用于制造IC封装的流程图，诸如，图2A到图2B所描绘的IC封装201、250，该IC封装包括具有形成在其中的温度控制元件256、206的IC内核204、254。这种方法可以使用合适的制造工艺来执行，包括沉积、蚀刻、光刻、抛光、焊接或任何合适的技术。应理解，以下方法中所涉及的操作不需要以所描述的精确次序来执行。相反，可以以不同次序或同时处理各种操作，并且操作可以被添加或省略。
参考图9，在框902中，提供衬底，该衬底具有形成在衬底的设备区域上的设备结构、晶体管或其它电子部件。
在框904中，对衬底的第一侧执行抛光工艺，该第一侧与在衬底中形成设备区域的第二侧相对。
在框906中，在抛光工艺期间减小衬底的厚度，直到从衬底移除期望量的衬底厚度，从而在衬底的第一侧上形成暴露表面。
在框908中，可以执行表面活化工艺以在衬底的暴露表面上形成活化层。
在框910中，随后，在活化层上形成温度控制元件，以形成其中设置有温度控制元件的IC内核。
在框912中，可以将其中设置有温度控制元件的IC内核在热分配设备下方封装在IC封装中。
本文中所描述的特征允许温度控制元件被形成为IC内核的整体部分，该整体部分在操作期间可以具有高散热效率。温度控制元件可以在操作中时辅助IC内核的温度控制。在一个示例中，IC内核可以具有衬底，该衬底具有：第一侧，其耦合到温度控制元件；以及第二侧，其包括形成在其中的多个设备，诸如，半导体晶体管。温度控制元件可以包括散热材料，该散热材料设置在温度控制元件中，以辅助消散由IC内核中的该多个设备在操作期间产生的热能。温度控制元件中所利用的散热材料的不同图案、特征和结构以及不同的所选择的材料可以提供适合于3D IC封装结构和要求的具有高散热效率的IC内核。
虽然本文中已参考特定示例描述了技术，但是应理解，这些示例仅说明本技术的原理和应用。因此，应理解，可以进行许多修改，并且可以设计出其它布置，而不脱离由所附权利要求书限定的本技术的精神和范围。

Claims (20)

1.一种集成电路内核，包括：
衬底；
温度控制元件，所述温度控制元件形成在所述衬底的第一侧上；以及
多个设备结构，所述多个设备结构形成在所述衬底的第二侧上，其中所述温度控制元件被形成为所述集成电路内核的整体部分。
2.根据权利要求1所述的集成电路内核，其中，所述第一侧与所述第二侧相对。
3.根据权利要求1所述的集成电路内核，包括：
活化层，所述活化层形成在所述多个设备结构与所述温度控制元件之间。
4.根据权利要求1所述的集成电路内核，其中，所述温度控制元件包括：
多个通孔，所述多个通孔形成在基底结构中。
5.根据权利要求4所述的集成电路内核，其中，所述多个通孔是具有嵌入在所述基底结构中的端部的盲通孔。
6.根据权利要求4所述的集成电路内核，其中，所述多个通孔是具有形成在所述基底结构的外表面处的两个端部的开放通孔。
7.根据权利要求4所述的集成电路内核，还包括：
散热材料，所述散热材料设置在所述基底结构中的所述多个通孔中。
8.根据权利要求7所述的集成电路内核，其中，所述散热材料包括导电材料、陶瓷材料、金属-陶瓷复合材料、金属合金材料、半导体材料、石墨、金刚石和有机材料中的至少一种。
9.根据权利要求4所述的集成电路内核，其中，所述多个通孔包括：
第一组通孔，所述第一组通孔形成在所述基底结构的边缘部分中、具有第一间距密度；以及
第二组通孔，所述第二组通孔形成在所述基底结构的中央部分中、具有不同于所述第一间距密度的第二间距密度。
10.根据权利要求4所述的集成电路内核，其中，所述基底结构包括硅。
11.根据权利要求1所述的集成电路内核，其中，所述集成电路内核是专用集成电路(ASIC)。
12.一种集成电路封装，包括：
集成电路内核，所述集成电路内核设置在封装衬底上，其中，所述集成电路内核具有设置在所述封装衬底的第一侧上的温度控制元件以及形成在所述封装衬底的第二侧上的多个设备；
一个或多个存储器堆叠，所述一个或多个存储器堆叠与所述集成电路内核相邻形成在所述封装衬底上；以及
热分配设备，所述热分配设备设置在所述集成电路内核上。
13.根据权利要求12所述的集成电路封装，其中，所述温度控制元件具有面向所述热分配设备的上表面以及面向所述封装衬底的所述第一侧的下表面。
14.根据权利要求12所述的集成电路封装，其中，所述温度控制元件包括形成在基底结构中的多个通孔。
15.根据权利要求14所述的集成电路封装，其中，所述温度控制元件包括设置在所述基底结构中的所述多个通孔中的散热材料。
16.根据权利要求15所述的集成电路封装，其中，所述散热材料包括导电材料、陶瓷材料、金属-陶瓷复合材料、金属合金材料、半导体材料、石墨、金刚石和有机材料中的至少一种。
17.根据权利要求14所述的集成电路封装，其中，所述多个通孔包括：
第一组通孔，所述第一组通孔形成在所述基底结构的边缘部分中、具有第一间距密度；以及
第二组通孔，所述第二组通孔形成在所述基底结构的中央部分中、具有不同于所述第一间距密度的第二间距密度。
18.根据权利要求14所述的集成电路封装，其中，所述基底结构包括硅。
19.一种用于在集成电路内核中制造温度控制元件的方法，包括：
从衬底的第一侧减小厚度，其中，所述衬底具有所述第一侧以及与所述第一侧相对的第二侧，其中所述第二侧具有形成在所述第二侧上的多个设备；以及
将温度控制元件结合在所述衬底的所述第一侧上。
20.根据权利要求19所述的方法，其中，所述温度控制元件包括形成在硅基底结构中的多个通孔。
CN202111661804.2A 2021-04-09 2021-12-30 具有热增强的三维ic封装 Pending CN114334949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/226,177 US11967538B2 (en) 2021-04-09 2021-04-09 Three dimensional IC package with thermal enhancement
US17/226,177 2021-04-09

Publications (1)

Publication Number Publication Date
CN114334949A true CN114334949A (zh) 2022-04-12

Family

ID=80119634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111661804.2A Pending CN114334949A (zh) 2021-04-09 2021-12-30 具有热增强的三维ic封装

Country Status (4)

Country Link
US (1) US11967538B2 (zh)
EP (1) EP4071797A1 (zh)
CN (1) CN114334949A (zh)
TW (1) TW202240809A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4325559A1 (en) * 2022-08-10 2024-02-21 Google LLC Compliant pad spacer for three-dimensional integrated circuit package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352051A1 (en) * 2021-04-28 2022-11-03 Nidec Corporation Heat dissipation member and cooling device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7468886B2 (en) 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US7781883B2 (en) 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
WO2010059879A2 (en) 2008-11-20 2010-05-27 Cyanto Corporation Heat exchanger apparatus and methods of manufacturing cross reference
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
US8299608B2 (en) 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8526186B2 (en) 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US9070656B2 (en) 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US20150187675A1 (en) * 2013-12-31 2015-07-02 Jinbang Tang Methods and apparatus for dissipating heat from a die assembly
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10504816B2 (en) 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
US10553522B1 (en) 2018-08-13 2020-02-04 International Business Machines Corporation Semiconductor microcooler
US10867879B2 (en) 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11227846B2 (en) 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4325559A1 (en) * 2022-08-10 2024-02-21 Google LLC Compliant pad spacer for three-dimensional integrated circuit package

Also Published As

Publication number Publication date
US11967538B2 (en) 2024-04-23
EP4071797A1 (en) 2022-10-12
US20220328376A1 (en) 2022-10-13
TW202240809A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US20230197559A1 (en) Thermoelectric cooling for die packages
TWI677075B (zh) 垂直堆疊晶圓及其形成方法
US8269341B2 (en) Cooling structures and methods
EP3657538A1 (en) Semiconductor device, semiconductor package and method of manufacturing the same
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
CN102163596B (zh) 集成电路元件及其形成方法
US8097955B2 (en) Interconnect structures and methods
CN109427702A (zh) 散热器件和方法
US7723759B2 (en) Stacked wafer or die packaging with enhanced thermal and device performance
TW201906025A (zh) 散熱方法
US11721679B2 (en) Semiconductor package and method of fabricating the same
EP4071797A1 (en) Three dimensional ic package with thermal enhancement
TW201133730A (en) Heat conduction for chip stacks and 3-D circuits
EP4184563A1 (en) Temperature control element utilized in device die packages
US20240186214A1 (en) Three Dimensional IC Package with Thermal Enhancement
CN220774343U (zh) 半导体封装
CN221102070U (zh) 封装体
CN218730913U (zh) 电子器件
CN220829951U (zh) 半导体封装
US20240145342A1 (en) Package with Heat Dissipation Structure and Method for Forming the Same
TW202414694A (zh) 半導體元件
JP2024019051A (ja) 熱管理構造及び熱管理構造の製造方法
KR20240062200A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN115424990A (zh) 半导体结构及其制备方法
TW202418509A (zh) 用於增強冷卻的半導體封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40072547

Country of ref document: HK