CN218730913U - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN218730913U CN218730913U CN202223007217.4U CN202223007217U CN218730913U CN 218730913 U CN218730913 U CN 218730913U CN 202223007217 U CN202223007217 U CN 202223007217U CN 218730913 U CN218730913 U CN 218730913U
- Authority
- CN
- China
- Prior art keywords
- wafer
- electronic device
- substrate
- connector
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供了一种电子器件,包括:基板;第一晶片,设置在基板下方;第二晶片,设置在基板与第一晶片之间;以及连接件,连接至第二晶片的侧边,以分散第二晶片产生的热。在该电子器件中,本申请为第二晶片提供额外的对外散热路径,该散热路径可以不需要通过第一晶片来对第二晶片进行散热。再者,本申请运用现有制程技术可使第二晶片直接进行连接件的连接,利用第二晶片的侧来进行散热,从而达到多途径散热通道,由此改良/改善了电子器件的散热传导问题。
Description
技术领域
本申请的实施例涉及电子器件。
背景技术
随着系统级封装模块(SIPModule)演进,除了体积微小化之外,功能性也日益增加,为了达成多功能需求,发展出双面模封(Doubleside molding,DSM)模块及更高阶的3D系统级封装模块,因此需要进行多层叠构设计。
众所周知,现有的结构仅依靠在集成电路(IC)上涂覆散热材料后与印刷电路板(PCB)对接的方式将热源传递出去来进行热的自然传导,但对一些“多层IC(或堆叠管芯)”或“需要更好IC散热效率”的结构而言,并无良好的散热方式。
具体地,在传统的双面模封结构中,使用研磨方式将覆盖于晶片背侧的模制材料移除,使晶片的背侧(landside)暴露,并运用散热材料(或导电材料)与印刷电路板(PCB)连接,以达到散热效果。然而,这样的散热设计对于单层晶片而言设计较简单,但在体积微小化、多功能整合的需求下,晶片需要堆叠设计。具体地,参见图1A和图1B,其中,图1B是图1A的底视图,晶片12和13堆叠设计在基板11下方,并且由密封剂16密封,焊球15设置为围绕晶片12和13的堆叠件。此外,在基板11上方设置有由密封剂16密封的其它晶片17,从而形成电子器件10。在晶片12和13堆叠设计的电子器件10中,仍需借由晶片12和13之间的输入/输出(I/O)来传递热源至表层晶片12,即,如图1A所示的导热路径L,因此,该散热效率远远不如直接传递。
实用新型内容
为了解决上述问题,本申请运用制程技巧特性径行多层热晶片以对散热传导问题进行改良/改善来提供最佳方案,即,本申请运用现有制程技术可使多层晶片直接进行导热材料的连接,利用晶片的侧面来进行散热,从而达到多途径散热通道。因此,本申请为堆叠晶片中的内层晶片提供额外的对外散热路径(不通过外层晶片)。
本申请的实施例提供了一种电子器件,包括:基板;第一晶片,设置在所述基板下方;第二晶片,设置在所述基板与所述第一晶片之间;以及连接件,连接至所述第二晶片的侧边,以分散所述第二晶片产生的热。
在一些实施例中,连接件不连接至所述第一晶片。
在一些实施例中,在底视图中,所述第二晶片与所述第一晶片部分地重叠。
在一些实施例中,所述连接件越过所述第一晶片连接至所述第二晶片的未与所述第一晶片重叠的部分。
在一些实施例中,所述连接件越过所述第一晶片的至少一侧。
在一些实施例中,所述连接件连接至所述第二晶片的整个侧边。
在一些实施例中,所述连接件连接至所述第二晶片的至少一个侧边。
在一些实施例中,所述连接件是不导电的。
在一些实施例中,所述连接件从所述连接件的靠近所述基板的顶部至远离所述基板的底部呈上窄下宽的形状。
在一些实施例中,所述第二晶片包括面向所述基板的有源面,其中,所述连接件的上表面靠近所述第二晶片的所述有源面。
在一些实施例中,电子器件还包括:密封剂,密封所述第一晶片和所述第二晶片,其中,所述密封剂沿着所述第二晶片的侧边具有容置所述连接件的沟槽。
在一些实施例中,所述连接件通过所述密封剂与所述基板间隔开。
在一些实施例中,所述连接件进一步连接至所述基板。
在一些实施例中,所述连接件与所述基板中的伪焊盘连接。
在一些实施例中,所述第一晶片的有源面面向所述第二晶片。
在一些实施例中,所述连接件为连接所述第二晶片的连续结构。
在一些实施例中,所述连接件由导热膏制成。
在一些实施例中,该电子器件还包括:金属层,设置在所述连接件与所述密封剂之间并且内衬容置所述连接件的所述沟槽。
在一些实施例中,该电子器件还包括:第三晶片,设置在所述基板上方,其中,所述第三晶片与所述第二晶片电连接。
在一些实施例中,该电子器件还包括:密封剂,密封所述第一晶片和所述第二晶片,其中,所述密封剂进一步密封所述第三晶片。
综上,本申请为堆叠晶片中的内层晶片(即,第二晶片)提供额外的对外散热路径,该散热路径可以直接使内层晶片进行散热,而不需要通过外层晶片(即,第一晶片)。再者,本申请利用晶片侧面来进行散热连接,从而达到多途径散热通道。此外,本申请可以利用制程方式来使得散热材料对接时实现薄化,从而提高散热的一致性及良好的可靠性。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本实用新型的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1A至图1B是现有技术中的电子器件。
图2A至图2C示出了根据本申请的实施例的电子器件。
图3A至图3D是本申请的电子器件的变型。
图4是根据本申请的其它实施例的电子器件。
图5A至图5B是根据本申请的其它实施例的电子器件。
图6至图11是制备本申请的电子器件的工艺流程。
图12A至图12C示出了激光钻孔工艺。
图13A至图13B示出了激光钻孔工艺的详细视图。
具体实施方式
以下公开内容提供了许多用于实现本实用新型的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本实用新型。当然,这些仅仅是实例,而不旨在限制本实用新型。
本申请运用现有制程技术可使多层晶片直接进行导热材料的连接,利用晶片的侧面来进行散热,从而达到多途径散热通道。因此,本申请为堆叠晶片中的内层晶片提供额外的对外散热路径(不通过外层晶片)。此外,本申请可以利用制程方式来使得散热材料对接时实现薄化,从而提高散热的一致性及良好的可靠性。
参见图2A,本申请提供了一种电子器件100,该电器器件100包括:基板101;第一晶片102,设置在基板101下方;第二晶片103,设置在基板101与所述第一晶片102之间;以及连接件104,连接至第二晶片103的侧边,以分散第二晶片103产生的热。在一些实施例中,连接件104不连接至第一晶片102。在一些实施例中,连接件104是不导电的。在一些实施例中,连接件104不传递有源电信号。在一些实施例中,连接件104可以作为接地连接线路。在一些实施例中,该电子器件100还包括设置在第一晶片102和第二晶片103的两侧处的焊球105,以用于之后的连接。在一些实施例中,连接件104可以是导热膏,包括但不限于铜焊膏、银焊膏、锌焊膏以及焊料膏等。在一些其它实施例中,连接件104也可以是金属材料,诸如铜、锌等。
进一步参见图2B至图2C,图2B示出了图2A的导热路径L’并且图2C示出了图2A的底视图。从图2B中可以看出,连接件104可以直接分散第二晶片103产生的热,从而形成多途径散热通道(即,多个导热路径)L’。
此外,进一步参见图2B,第二晶片103与第一晶片102部分地重叠。更进一步地,连接件104越过第一晶片102连接至第二晶片103的未与第一晶片102重叠的部分。具体地,参见图2C,第一晶片102与第二晶片103的中心部分重叠,而第二晶片103的周边部分暴露,并且连接件104越过该第一晶片102连接第二晶片103的四个侧边,并且从底视图中可以看出,连接件104设计为包围第二晶片103和第一晶片102。
此外,图3A至图3C示出了图2C的一些变型实施例,在这些实施例中,第一晶片102与第二晶片103的部分侧边重叠,并且连接件104越过第一晶片102的至少一侧连接至第二晶片103的至少一个侧边。具体地,参见图3A,第一晶片102与第二晶片103的中间部分重叠,因此,连接件104越过第一晶片102连接至第二晶片103的相对两侧的侧边。而在图3B中,第一晶片102与第二晶片103的一侧重叠,并且进一步与第二晶片103的三个侧边重叠,其中,第一晶片102与第二晶片103的两个相对侧边部分重叠,并且与第二晶片103的一侧侧边完全重叠。因此,连接件104越过第一晶片102连接至第二晶片103的未与第一晶片102重叠的侧边。在图3C中,第一晶片102与第二晶片103的两个相邻侧边部分重叠,而连接件104越过第一晶片102连接至第二晶片103的其它相邻侧边。在以上实施例中,连接件104均连接至第二晶片103的整个侧边。在一些实施例中,连接件104可以是连接至第二晶片103的整个侧边的连续结构。在一些其它实施例中,连接件104也可以是连接至第二晶片的整个侧边的多个离散结构。
图3D示出了不适于形成本申请所公开的连接件104的实施例。在图3D的顶视图中,第二晶片103完全由第一晶片102覆盖,因此,无法形成越过第一晶片102连接至第二晶片103的侧边的连接件104。
返回参见图2A,第二晶片103包括面向基板101的有源面103a,其中,连接件104的上表面104t靠近第二晶片103的有源面103a,使得导热路径更接近第二晶片的发热源(即,有源面),以便更好的进行散热。具体地,连接件104的上表面104t可以高于、低于或齐平于第二晶片103的有源面103a。在进一步实施例中,第一晶片102的有源面102a面向第二晶片103。
在该电子器件100中,该电子器件100还包括:密封第一晶片102和第二晶片103的密封剂106,其中,密封剂106沿着第二晶片103的侧边具有容置连接件104的沟槽,其中,连接件104填充在该沟槽中,并且连接件104可以是连续填充该沟槽的连续结构,也可以是不连续填充的多个离散结构。在进一步实施例中,密封剂106进一步将基板101上方的第三晶片107密封包裹,即,密封剂分布在基板101的两侧。此外,第三晶片107与第二晶片103电连接。在一些实施例中,该密封剂106包括模塑料化合物、环氧树脂等。
在一些实施例中,该电子器件100还包括:金属层108,设置在连接件104与密封剂106之间并且形成在容置连接件104的沟槽的侧壁上。在本申请中,形成的金属层108使得金属层108与密封剂106之间的粘合力较大,并且金属层108与连接件104之间的粘合力也较大,从而进一步增加连接件104与密封剂106之间的粘合。在一些实施例中,金属层108是与连接件104可以是相同的金属材料。在一些实施例中,金属层108与连接件104是不同的金属材料,包括但不限于铜、铁、镍等的金属。
接下来,参见图4,示出了另一电子器件200,该电子器件200与图2A中示出的电子器件100类似,不同的是,在图4的电子器件200中,连接件104从连接件104的靠近基板101的顶部至远离基板101的底部呈上窄下宽的形状,借由加大连接件104与外在环境的接触面积来加速对外导热效果。对于该实施例,为了形成相应的上窄下宽的形状,在相应的激光制程中,第二晶片103中的一部分硅基底可能需要被去除。
进一步参见图5A至图5B,图5A示出了另一电子器件300,该电子器件300与图2A中示出的电子器件100类似,不同的是,在图5A的电子器件300中,连接件104穿过密封剂106进一步连接至基板101。在一些实施例中,连接件104与基板101中的伪焊盘109连接。在一些实施例中,连接件104不传递有源电信号。在一些实施例中,连接件104可以作为接地连接线路。图5B示出了连接件进一步连接至基板101的伪焊盘109之后所形成的附加导热路径L”。图5B是图5A的区域A的放大视图。从图5B中可以看出,将连接件104连接至基板101的伪焊盘109有助于进一步散热,并且可以提供如图5B所示的附加导热路径L”。
下面参照图6至图11以电子结构1000(见图11)为例来介绍其相关的形成工艺。
首先,参见图6,提供封装结构1000s,该封装结构1000s包括基板1001,该基板1001的下方形成有第一晶片1002和第二晶片1003的堆叠件,其中,第一晶片1002的有源面1002a面向该第二晶片1003,并且第二晶片1003的有源面1003a面向基板1001。在第一晶片1002和第二晶片1003的堆叠件的周围形成有焊球1005,并且第一晶片1002、第二晶片1003和焊球1005全部由密封剂1006密封。此外,在基板1001的上方形成有同样由密封剂密封的多个第三晶片1007。在封装结构中,基板1001可以是半导体基板,诸如体半导体、绝缘体上半导体(SOI)基板等,其可以是掺杂(例如,掺杂有p型或n型掺杂剂)或未掺杂的。基板1001可以是晶圆,诸如硅晶圆。通常,SOI基板是形成在绝缘层上的半导体材料层。基板1001可以是有芯(core)或无芯(coreless)的基板,或者可以是软板、软硬结合板、多层电介质与图案化金属线压合而成传递电讯号的多层板。在一些实施例中,基板可以是印刷电路板(PCB)、味之素积聚膜(ABF)等。绝缘层可以是例如埋氧物(BOX)层、氧化硅层等。绝缘层设置在通常是硅或玻璃基板的基板上。也可以使用诸如多层或梯度基板的其他基板。在一些实施例中,基板2000的半导体材料可以包括硅;锗;化合物半导体,包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟;合金半导体,包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟;等;或其组合。可以使用本领域常用的回流工艺形成第一晶片1002和第二晶片1003的堆叠件。此外,可以通过诸如CVD或PVD的沉积工艺与诸如电镀或化学镀等形成焊料。在形成焊料之后,可以对焊料实施回流工艺以将焊料成形为期望的形状,从而形成焊球1005。可以根据设计要求附接多个第三晶片1007。密封剂1006可以例如通过注入工艺形成在第一晶片1002和第二晶片1003、多个第三晶片1007以及焊球1005周围。在一些实施例中,密封剂1006也可以通过毛细管流动工艺形成。在一些其它实施例中,环氧树脂焊剂可以用作密封剂1006。此外,可以通过本领域常用的研磨工艺暴露第一晶片1002,所得结构如图6所示。
接下来,参见图7,使用激光钻孔工艺①进行雷射来去除密封剂1006的部分,以暴露第二晶片1003的侧边。激光钻孔工艺①可以使用本领域常用的如图12A所示的连续激光(CW激光)、如图12B所示的纳秒激光(ns激光)或如图12C所示的皮秒/飞秒激光(ps/fs激光)。因此,雷射可依照不同需求调整激光的功率、频率、聚焦、速度、路径来控制激光钻孔大小、深度以及斜率。具体地,参见图13A至图13B,图13A至图13B详细示出了激光钻孔工艺,并且图13A所示的结构与图6所示的结构相同。参见图13A,激光钻孔工艺①控制为使得在密封剂1006中形成的沟槽的顶面可以高于、低于或齐平于第二晶片1003的有源面1003a。图13B示出了使用激光钻孔工艺对密封剂1006进行烧蚀的过程。形成的沟槽G如图7所示。
在形成沟槽G之后,参见图8,使用溅射工艺在沟槽G的表面形成金属层1008。该溅射工艺包括溅射蚀刻和薄膜沉积两个步骤。具体地,通过溅射蚀刻来蚀刻沟槽G的侧壁,从而提高之后沉积的金属层1008与密封剂1006之间的粘合力,使得金属层1008可以作为之后形成的连接件1004和密封剂1006之间的中介层。
接下来,参见图9,使用填充工艺过填充导热膏(包括但不限于铜焊膏、银焊膏、锌焊膏以及焊料膏等),以及随后实施平坦化工艺以去除沟槽G外部的过量导热膏来形成连接件1004。在一些实施例中,不使用平坦化工艺。
进一步地,参见图10,使用印刷工艺在第一晶片1002对外暴露的表面(即,与第一芯片1002的有源面1002a相对的表面)上形成导热层1010,该导热层1010的导热材料可以是金属,也可以是金属膏,并且该导热层1010的材料与连接件1004的材料可以相同,也可以不同。在一些实施例中,该导热层1010的材料包括但不限于铜、锡等金属材料。从图10中可以看出,连接件1004进一步连接至导热层1010。此外,进一步在图10中,对焊球1005进行再生长,以用于进行进一步连接。对焊球1005的再生长包括通过诸如电镀或化学镀等的镀或诸如CVD或PVD的沉积工艺在焊球1005的位置处形成焊料。在形成焊料之后,可以对焊料实施回流工艺以将焊料成形为期望的形状,从而形成再生长的焊球1005。该导热层1010使得散热材料对接时实现薄化,从而提高散热的一致性及良好的可靠性。
接下来,参见图11,将图10所得的结构附接至印刷电路板1011。可以使用焊球回流工艺将图10所得的结构附接至印刷电路板1011,也可以直接进行附接,从而得到如图11所示的电子器件1000。从图11中可以看出,连接件1004可以直接分散第二晶片1003产生的热,从而形成多途径散热通道(即,多个导热路径)L’。
本申请为堆叠晶片中的第二晶片1003提供对外散热路径L’,而无需通过第一晶片1002。此外,本申请运用现有制程技术可使多层晶片(即,第一晶片1002和第二晶片1003)直接进行导热材料的连接(即,连接件1004的连接),利用第二晶片1003的侧面来进行散热,从而达到多途径散热通道。
上面概述了若干实施例的特征,使得本领域人员可以更好地理解本实用新型的方面。本领域人员应该理解,它们可以容易地使用本实用新型作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到,这种等同构造并不背离本实用新型的精神和范围,并且在不背离本实用新型的精神和范围的情况下,本文中它们可以做出多种变化、替换以及改变。
Claims (10)
1.一种电子器件,其特征在于,包括:
基板;
第一晶片,设置在所述基板下方;
第二晶片,设置在所述基板与所述第一晶片之间;以及
连接件,连接至所述第二晶片的侧边,以分散所述第二晶片产生的热。
2.根据权利要求1所述的电子器件,其特征在于,所述连接件不连接至所述第一晶片。
3.根据权利要求1所述的电子器件,其特征在于,在底视图中,所述第二晶片与所述第一晶片部分地重叠。
4.根据权利要求3所述的电子器件,其特征在于,所述连接件越过所述第一晶片连接至所述第二晶片的未与所述第一晶片重叠的部分。
5.根据权利要求4所述的电子器件,其特征在于,所述连接件越过所述第一晶片的至少一侧。
6.根据权利要求1所述的电子器件,其特征在于,所述连接件连接至所述第二晶片的整个侧边。
7.根据权利要求1所述的电子器件,其特征在于,所述连接件连接至所述第二晶片的至少一个侧边。
8.根据权利要求1所述的电子器件,其特征在于,所述连接件是不导电的。
9.根据权利要求1所述的电子器件,其特征在于,所述连接件从所述连接件的靠近所述基板的顶部至远离所述基板的底部呈上窄下宽的形状。
10.根据权利要求1所述的电子器件,其特征在于,所述第二晶片包括面向所述基板的有源面,
其中,所述连接件的上表面靠近所述第二晶片的所述有源面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223007217.4U CN218730913U (zh) | 2022-11-11 | 2022-11-11 | 电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223007217.4U CN218730913U (zh) | 2022-11-11 | 2022-11-11 | 电子器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218730913U true CN218730913U (zh) | 2023-03-24 |
Family
ID=85615982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223007217.4U Active CN218730913U (zh) | 2022-11-11 | 2022-11-11 | 电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218730913U (zh) |
-
2022
- 2022-11-11 CN CN202223007217.4U patent/CN218730913U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220415734A1 (en) | Seal for microelectronic assembly | |
TWI656615B (zh) | 三維整合之散熱增益型半導體組體及其製作方法 | |
TWI734455B (zh) | 多晶片封裝件及其製造方法 | |
TWI747127B (zh) | 晶片封裝結構及其製造方法 | |
CN102194804B (zh) | 封装结构 | |
JP5183949B2 (ja) | 半導体装置の製造方法 | |
US6709898B1 (en) | Die-in-heat spreader microelectronic package | |
EP3288077B1 (en) | Microelectronic package having a bumpless laminated interconnection layer | |
US6239496B1 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
WO2017114323A1 (zh) | 封装结构、电子设备及封装方法 | |
CN109427702A (zh) | 散热器件和方法 | |
CN111508947A (zh) | 半导体封装和印刷电路板 | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
KR20070006327A (ko) | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 | |
JP2005150717A (ja) | Ic装置とその製造方法 | |
US20200279801A1 (en) | Foil-based package with distance compensation | |
CN104347528A (zh) | 半导体封装件及其制法 | |
CN110098130A (zh) | 一种系统级封装方法及封装器件 | |
CN114005812A (zh) | 一种扇出型封装结构及其构造方法 | |
US20240186214A1 (en) | Three Dimensional IC Package with Thermal Enhancement | |
US20200312741A1 (en) | Thermoelectric cooler to enhance thermal-mechanical package performance | |
RU2410793C2 (ru) | Способ изготовления корпуса по размерам кристалла интегральной микросхемы | |
CN218730913U (zh) | 电子器件 | |
JP2007243448A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2003347488A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |