TW202240809A - 具有熱增強的三維ｉｃ封裝 - Google Patents

具有熱增強的三維ｉｃ封裝 Download PDF

Info

Publication number
TW202240809A
TW202240809A TW111103076A TW111103076A TW202240809A TW 202240809 A TW202240809 A TW 202240809A TW 111103076 A TW111103076 A TW 111103076A TW 111103076 A TW111103076 A TW 111103076A TW 202240809 A TW202240809 A TW 202240809A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
substrate
temperature control
control element
base structure
Prior art date
Application number
TW111103076A
Other languages
English (en)
Inventor
權雲星
小進 魏
馬杜蘇丹 Ｋ 艾揚格
澤圭 姜
Original Assignee
美商谷歌有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商谷歌有限責任公司 filed Critical 美商谷歌有限責任公司
Publication of TW202240809A publication Critical patent/TW202240809A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明揭示一種IC晶粒，其包括適合於具有增強的熱控制及管理之三維IC封裝的一溫度控制元件。該溫度控制元件可被形成為一IC晶粒的一整體部分，該整體部分可在操作中時輔助該IC晶粒的溫度控制。該溫度控制元件可包括一散熱材料，該散熱材料設置在該溫度控制元件中，以輔助消散由該IC晶粒中的複數個裝置在操作期間產生的熱能。

Description

具有熱增強的三維IC封裝
諸如平板電腦、電腦、影印機、數位相機、智慧型手機、控制系統及自動櫃員機等電子裝置經常採用電子組件，諸如，由各種互連組件連接的晶片總成或積體電路(IC)晶粒。晶片總成或IC晶粒可包括記憶體、邏輯、裝置或其他IC晶粒。
IC晶粒或晶片總成對更高效能、更高容量及更低成本的需求已驅動對小型的並且更有能力的微電子組件之需求。此外，IC晶粒之間的分佈及距離亦變得越來越密集且靠近。晶片總成在操作期間的適當的熱管理及冷卻已變得越來越重要。
然而，由於IC封裝的空間限制，一些晶片總成的冷卻效率可能低於其他總成，從而導致過熱。此類過熱可能導致裝置故障或電氣效能惡化。
本發明係關於一種IC晶粒，該IC晶粒包含溫度控制元件。該溫度控制元件可為IC晶粒的整體部分，該整體部分可在操作中時輔助IC晶粒的溫度控制。當此類具有溫度控制元件的IC晶粒被組裝在IC封裝中時，整個IC封裝的散熱效率進而得到提高。在一個實例中，一種積體電路(IC)晶粒包括基板。溫度控制元件被形成在基板的第一側上。複數個裝置結構被形成在基板的第二側上。溫度控制元件被形成為IC晶粒的整體部分。
在一個實例中，第一側與第二側相對。活化層被形成在該複數個裝置結構與溫度控制元件之間。在一個實例中，溫度控制元件包括形成在基底結構中之複數個通孔。通孔為具有嵌入在基底結構中之一個端部的盲孔。該等通孔為具有形成在基底結構的外表面處之兩個端部的開放通孔。散熱材料被設置在基底結構中之通孔中。散熱材料包括導電材料、陶瓷材料、金屬-陶瓷複合材料、金屬合金材料、半導體材料、石墨、金剛石或有機材料中之至少一種。
在一個實例中，該複數個通孔包括形成在基底結構的邊緣部分中之具有第一節距密度的第一組通孔。具有不同於第一節距密度的第二節距密度的第二組通孔形成在基底結構的中央部分中。基底結構包含矽。IC晶粒為特殊應用積體電路(ASIC)。
該技術的另一態樣係關於一種積體電路(IC)封裝。IC封裝包括設置在封裝基板上的IC晶粒。IC晶粒具有設置在基板的第一側上之溫度控制元件以及形成在基板的第二側上之複數個裝置。一或多個記憶體堆疊與IC晶粒相鄰而形成在封裝基板上。熱分配(heat distribution)裝置被設置在IC晶粒上。
在一個實例中，溫度控制元件具有面向熱分配裝置的上表面以及面向基板的第一側的下表面。溫度控制元件包括形成在基底結構中之複數個通孔。溫度控制元件包括設置在基底結構中的通孔中之散熱材料。散熱材料包含導電材料、陶瓷材料、金屬-陶瓷複合材料、金屬合金材料、半導體材料、石墨、金剛石或有機材料中之至少一種。
在一個實例中，該複數個通孔包括形成在基底結構的邊緣部分中之具有第一節距密度的第一組通孔。具有不同於第一節距密度的第二節距密度的第二組通孔形成在基底結構的中央部分中。基底結構包含矽。
該技術的又一態樣係關於一種用於在IC晶粒中製造溫度控制元件的方法。該方法包括：自基板的第一側減小厚度，其中基板具有第一側以及與第一側相對的第二側，其中第二側具有形成在其上的複數個裝置；以及將溫度控制元件結合在基板的第一側上。
在一個實例中，溫度控制元件包含形成在矽基底結構中的複數個通孔。
該技術總體上係關於一種IC晶粒，該IC晶粒包括溫度控制元件。溫度控制元件可為IC晶粒的整體部分，該整體部分可在操作中時輔助IC晶粒的溫度控制。在一個實例中，IC晶粒可具有基板，該基板具有：第一側，其耦接至溫度控制元件；以及第二側，其包括形成在其中的複數個裝置，諸如，半導體電晶體、裝置、電氣組件、電路等。溫度控制元件可包括散熱材料，該散熱材料設置在溫度控制元件中，以輔助消散由IC晶粒中的該複數個裝置在操作期間產生的熱能。設置在溫度控制元件中的散熱材料可以一種方式被分佈，該方式能夠在裝置處於操作中時消散由該複數個裝置產生的局部熱能。因此，溫度控制元件的不同組態可適應具有跨IC晶粒中的基板之不同熱能產生的不同裝置佈局。
圖1描繪了IC封裝101的截面圖，該IC封裝包括形成在中介層150上之複數個晶片總成。例如，IC封裝101可包括至少一個IC晶粒102，諸如，至少一個核心或主IC邏輯晶粒。複數個記憶體裝置晶片總成105a、105b可被形成為緊鄰IC晶粒102。在圖1所描繪的實例中，示出了兩個記憶體裝置晶片總成105a、105b，並且其被設置成緊鄰一個IC晶粒102。應注意，設置在IC封裝101中的IC晶粒及裝置晶片總成可為任何數量。在一個實例中，本文中所利用的IC晶粒102可為圖形處理單元(GPU)、定製特殊應用積體電路(ASIC)等。本文中所利用的記憶體裝置晶片總成105a、105b可為高頻寬記憶體(HBM)組件或任何其他類型的記憶體或非記憶體裝置或堆疊。
在一個實例中，IC晶粒102及記憶體裝置晶片總成105a、105b藉由複數個連接器104而被設置在中介層150上。連接器104可為金、鎳、錫、銅、焊料、鋁、鎢或其他合適的導電材料。IC晶粒102及記憶體裝置晶片總成105a、105b藉由形成在中介層150中的各別複數個連接器(未示出)而被電連接及/或物理連接。
中介層150可具有跨中介層150的主體形成的複數個穿透基板的通孔(TSV) 120。TSV 120可提供電連接通道，以有助於將IC晶粒102及記憶體裝置105a、105b電連接至設置在其下方的封裝基板108。中介層150及封裝基板108可輔助以豎直三維(3D)方式整合及堆疊多個晶粒、組件、裝置、晶片總成及小晶片。此類配置可提高封裝密度。
在一個實例中，封裝基板108可進一步具有TSV或互連通道122，以有助於藉由配置在球狀柵格陣列(BGA)中的複數個焊球124將封裝基板108連接至印刷電路板(PCB) 106、插槽或其他此類晶片載體。其他此類配置及連接器可包括配置在平台柵格陣列(LGA)中的觸點、配置在接腳柵格陣列(PGA)中的連接器接腳等。
圖1所描繪的連接器104、TSV 120、122或焊球124的數量及位置僅用於說明，並且能夠基於裝置效能設計、佈局及考慮以任何方式或配置來配置。
在不存在中介層150的一些實例中，IC晶粒102及記憶體裝置105a、105b可直接被設置在封裝基板108或印刷電路板(PCB) 106上。
熱分配裝置151覆蓋在熱界面材料(TIM) 152上，該熱界面材料(TIM)與IC晶粒102及記憶體裝置晶片總成105a、105b或其他晶片總成接觸，若可用。在一個實例中，熱分配裝置151可包括設置在板基底160上的板蓋170。板基底160可包括與TIM 152直接接觸的底表面162以及與板蓋170接觸的相對的頂表面164。類似地，板蓋170可包括面向板基底160的頂表面164之底表面166以及相對的頂表面168，入口176A及一或多個出口176B可自該頂表面168延伸。在其他實例中，入口及出口的數量及組態可變化，諸如有兩個彼此直接相鄰的出口。板基底160及板蓋170可使用模製、加工或類似製程來製造。
板基底160可包括複數個導熱肋片169，該等導熱肋片169幫助促進熱分配裝置151的冷卻。第一凹部165A及第二凹部165B圍繞複數個導熱肋片169形成。肋片169可為背離板蓋170的頂表面168突起的縱向結構。肋片169可與板基底160或板蓋170一體地形成，或者可藉由焊接、黏合劑等附接至板基底160。在該實例中，肋片166與板基底160一體地形成。
板蓋170覆蓋在板基底160上，以使得板蓋170的底表面166與板基底160的頂表面164直接相鄰。雖然並非必需的，但O形環180可被設置在板基底160的邊緣部分內，以便在板基底160與板蓋170之間形成密封。當接合在一起時，板基底160及板蓋170使流體及/或氣體，諸如，冷卻劑，能夠藉由入口176A流動至熱分配裝置151中，並藉由出口176B自熱分配裝置151流出。O形環180亦可被設置成與入口176A及出口176B相鄰，以在入口176A及出口176B與可連接至其的組件之間提供密封。
板基底160及板蓋170可由已知的散熱材料形成，諸如，鋁、銅、銀、金屬合金等。在圖1所描繪的實例中，板基底160及板蓋170由相同或不同的材料形成。
加強件130在熱分配裝置151與封裝基板108之間延伸。在一個實例中，加強件130可為環形或圓形形狀。加強件130的環形或圓形形狀界定了中央孔136，該中央孔136被組態成圍繞IC晶粒102及記憶體裝置晶片總成105a、105b。加強件130可被設置在封裝基板108與熱分配裝置151的板基底160之間。黏合材料(未示出)可被用在封裝基板108與熱分配裝置151的板基底160之間的界面處。在一個實例中，中央孔136的大小、形狀及位置可基於要藉由中央孔136被曝露的下層的封裝基板108的電路系統或中央孔136內之IC晶粒102及記憶體裝置晶片總成105a、105b或者中介層150的配置來調適。
在一個實例中，加強件130能夠由各種材料構成。在一個實例中，加強件130由銅形成，並且隨後被鍍有鎳(或類似金屬)以促進黏合至封裝基板108。
在一個實例中，熱界面材料(TIM) 152可由具有高熱導率的材料製造。TIM 152可為與板基底160的底表面162直接接觸的第一表面153。TIM 152具有與第一表面153相對且平行的第二表面154。TIM 152的第二表面154分別與IC晶粒102及記憶體裝置晶片總成105a、105b的後表面144A、144B、144C直接接觸。TIM 152可為高熱導率材料，並且具有低熔融溫度。TIM 152的合適的實例包括金屬或石墨，諸如，奈米Ag或銦，但是其他高熱導率TIM材料亦可實施。另外，在一些實施中，超高熱導率或低熱導率材料可被用於TIM 152。
TIM 152可以任何期望的形式被設置，諸如液體、固體、半固體等。例如，TIM 152可以液體形式被應用，其稍後將被固化以形成軟彈性體。在一些實例中，TIM 152可為油脂、薄膜或焊料。
圖2A描繪了IC封裝201的截面圖，該IC封裝包括IC晶粒204及記憶體裝置晶片總成105a、105b，該IC晶粒包括溫度控制元件206。IC封裝201的結構實質上類似於圖1所描繪的IC封裝101，不同之處在於設置在IC封裝201中的IC晶粒204的組態可不同於設置在IC封裝101中的晶粒或晶片總成。例如，IC晶粒204可包括形成在其中的溫度控制元件206，該溫度控制元件緊鄰形成在IC晶粒204中的裝置。IC晶粒204以包括設置在其中的溫度控制元件206的方式被製造。溫度控制元件206可被設置在基板202上，該基板202具有形成在其中的複數個裝置，諸如，半導體電晶體、電路或電氣組件，以執行期望的電氣功能及操作。溫度控制元件206可包括形成在其中以輔助消散在操作期間產生的熱的一或多種散熱材料。下文將參考圖5A至圖5F、圖6A至圖6D、圖7A至圖7B及圖8A至圖8B來描述IC晶粒204中的溫度控制元件206的細節。
在一個實例中，IC晶粒204及/或記憶體裝置晶片總成105a、105b可直接接觸TIM 152以進一步耦接至熱分配裝置151，以使得在熱分配裝置151的幫助下，自IC晶粒204及/或記憶體裝置晶片總成105a、105b產生的熱可被適當地消散。
圖2B描繪了積體電路(IC)封裝250的截面圖，該積體電路(IC)封裝包括IC晶粒254及記憶體裝置晶片總成105a、105b，該IC晶粒254包括溫度控制元件256。IC晶粒254以包括設置在其中的溫度控制元件256的方式被製造。溫度控制元件256可被設置在基板252上，該基板252具有形成在其中的複數個裝置，諸如半導體電晶體、電路或電氣組件，以執行期望的電氣功能及操作。在一個實例中，溫度控制元件256可包括形成在其中的一或多種散熱材料，該一或多種散熱材料具有與圖2A所描繪的溫度控制元件206中所組態的散熱材料不同的組態。應注意，本文中的揭示內容中所利用的溫度控制元件256、206的組態可包括若干不同實例，此將在下文參考圖5A至圖5F、圖6A至圖6D、圖7A至圖7B及圖8A至圖8B來進一步描述。
在一個實例中，IC晶粒254及/或記憶體裝置晶片總成105a、105b可直接接觸TIM 152，以進一步耦接至熱分配裝置151。在該實例中，在熱分配裝置151的幫助下，可消散自IC晶粒254及/或記憶體裝置晶片總成105a、105b產生的熱。循環至熱分配裝置151中的流體及/或氣體，諸如，冷卻劑，可輔助消散在操作期間自IC晶粒254及/或記憶體裝置晶片總成105a、105b產生的熱能。
圖3A至圖3C描繪了用於形成IC晶粒300，諸如，圖2A至圖2B所描繪的IC晶粒204、254，以包括形成在其中的溫度控制元件的實例。在圖3A所描繪的實例中，IC晶粒300包括具有基板主體305的基板302，諸如，半導體基板。基板302可包括選自以下中的至少一種的材料：晶體矽，諸如，Si＜100＞或Si＜111＞、氧化矽、應變矽、矽鍺、經摻雜的或未經摻雜的多晶矽、經摻雜的或未經摻雜的矽晶圓以及經圖案化的或未經圖案化的晶圓絕緣體上矽(SOI)、碳摻雜的氧化矽、氮化矽、經摻雜的矽、鍺、砷化鎵、玻璃及藍寶石。在一些實例中，基板302可包括SOI結構，或設置在矽晶體基板等上的掩埋介電層。
在本文中所描繪的實施例中，基板302為包含矽之材料，諸如，晶體矽基板。此外，基板302不限於任何特定大小、形狀或材料。基板302可為具有200 mm的直徑、300 mm的直徑或其他諸如450 mm的直徑等的圓狀/圓形基板。基板302亦可為任何多邊形、正方形、矩形、彎曲或其他非圓形的工件，諸如，根據需要的多邊形玻璃基板。
在一個實例中，基板主體305包括第一側312以及與第一側312相對且實質上平行的第二側314。裝置區域304被形成在基板302的第二側314中並自該第二側314形成。在一個實例中，裝置區域304可包括複數個電晶體、電氣組件、電路或裝置306。該複數個電晶體、電氣組件、電路或裝置306可包括閘極結構307，諸如，FINFET結構、閘極纏繞結構、閘極環繞結構等，該閘極結構結合互連線結構308及/或其他所需的元件或組件以實現半導體裝置的操作及功能。該複數個電晶體、電氣組件、電路或裝置306可被形成在基板主體305中的基極區域303上。基極區域303可包括形成在其中的其他結構，諸如，具有形成在其中的諸如主動區域的擴散區域之淺溝槽隔離(STI)結構及/或圍繞淺溝槽隔離結構形成的諸如FINFET結構、閘極纏繞結構或閘極環繞結構的肋片結構或半導體基板中所利用的任何其他合適的結構。
因為電晶體、電氣組件、電路或裝置306被形成在基板302的第二側314上並自該第二側314形成，所以基極區域303下方的基板主體305之未使用部分321保持未經處理，而其中沒有形成電晶體、電氣組件、電路或裝置306。基板主體305的此類未使用部分321可為某厚度，以有助於在電晶體製造製程期間自基板302的第二側314製造電晶體或裝置306，諸如，允許機械臂抓住基板以進行處理而不破壞基板。一旦電晶體、電氣組件、電路或裝置306被形成，基板主體305的未使用部分321可被拋光掉或移除至諸如後續晶片封裝製程的某些製程要求的期望厚度範圍。在本文中所描繪的一個實例中，基板主體305的未使用部分321可被移除、減薄或拋光掉至某個薄的厚度水平，以有助於在上面形成溫度控制元件。在一個實例中，自基板移除的未使用部分321的厚度可在約100 µm與約500 µm之間的範圍內。
為了有助於拋光掉基板主體305的未使用部分321之厚度，可在基板302之第二側314上形成犧牲膠層330，如圖3B所示。隨後，可接著在犧牲膠層330上形成犧牲載體350，如圖3C所示。犧牲載體350可充當保持結構，該保持結構允許拋光頭在背側拋光製程期間藉由犧牲載體350承載基板302，而不會損壞基板302。在一個實例中，犧牲載體350可為任何合適的基板，該基板可被結合至基板302並在背側拋光製程期間承載基板302。
在犧牲載體350藉由犧牲膠層330被牢固地結合至基板302之後，基板302可被轉移至拋光工具400中，以用於執行背側拋光製程，如圖4所示。如圖4所描繪，拋光工具400可為化學機械拋光(CMP)工具、單側接地工具或其他合適的拋光工具。應注意，可藉由任何合適的拋光或材料移除製程來拋光基板302。
在一個實例中，拋光工具400包括拋光頭402，該拋光頭402被組態成保持犧牲載體350，因此使基板302的第一側312面向拋光工具400中與拋光頭402相對設置之拋光墊404。拋光墊404被定位在支撐基座406上，在拋光製程期間，該支撐基座406可被致動而旋轉。一旦拋光頭402將犧牲載體350固定在適當位置中，拋光工具400中之致動器408便可致動拋光頭402旋轉，同時降低拋光頭402以將基板302的第一側312推靠在拋光墊404的頂表面401上而進行拋光。在基板302的第一側312與拋光墊404的頂表面401之間的界面處產生的壓力有助於其間的機械拋光，以將材料自基板302的第一側312移除。拋光墊404亦可藉由自支撐基座406致動而旋轉。在拋光期間，可向拋光墊404供應化學漿料，或可不供應，以有助於拋光基板302，從而減薄基板主體305，直至達到基板主體305的預定厚度415。拋光製程將基板302自總基板厚度417拋光至預定厚度415，其中所選擇的可移除厚度412被組態成自基板302被移除。拋光製程可開始於自基板302的第一側312拋光，直至移除基板302的未使用部分321的厚度412的約100 µm至約500 µm。例如，可連續地執行拋光製程，直至自基板302移除基板302的所選擇的可移除厚度412，從而形成基板302的曝露表面414。在移除基板302的期望量之後，可終止拋光製程，並且可自拋光工具400移除基板302。
圖5A描繪了拋光製程之後的基板302，在基板302的所選擇的可移除厚度412自基板302被移除之後形成了曝露表面414，使得基板302具有預定厚度415。在一個實例中，實質上包括裝置區域304的基板302之預定厚度415在約200 µm與約700 µm之間。
隨後，可執行表面處理或活化製程，以在基板302的曝露表面414上形成活化層502。應注意，與圖5A所描繪的實例相反，圖5B所描繪的實例被旋轉180度，而使曝露表面414朝上，以便於解釋。
在一個實例中，表面活化製程可為表面氧化製程、熱處理製程、電漿處理製程或其他合適的製程，以將基板302的曝露表面414之表面屬性活化及/或改性。在一個實例中，藉由對基板302的曝露表面414供應含氧氣體或含氧試劑來執行表面活化製程。當向基板302的曝露表面414供應含氧氣體或含氧試劑時，可施加熱能、電漿能、雷射能或其他類型的能量。該能量可分解所供應的含氧氣體或含氧試劑，以將氧元素合併至基板302的曝露表面414中，從而在基板302的曝露表面414上形成活化層502。
在活化層502被形成在基板302的曝露表面414上之後，如圖5C所示，具有形成在其上的結合層504的溫度控制元件506可被附接及/或結合至活化層502，如圖5D所示。溫度控制元件506藉由熱結合製程而被結合至基板302。熱結合製程允許來自溫度控制元件506之結合層504被黏合至形成在基板302上的活化層502上。結合層504及活化層502可由類似的材料製造，諸如，含氧材料。因此，在結合製程之後，結合層504及活化層502可成為存在於基板302與溫度控制元件506之間的界面處的單層形式的單一膜，如圖5D、圖5E及圖5F所示。在溫度控制元件506被附接至基板302之後，機械結構508可被用於自基板302剝離或移除犧牲載體350，如圖5E所示。在犧牲載體350以及犧牲膠層330被移除之後，或者使用另一製造程序，具有設置在具有形成在其中的裝置區域304之基板302上的溫度控制元件506的IC晶粒550經獲得，如圖5F所示。因此，得到的IC晶粒550包括具有溫度控制元件506形成在其中的第一側，同時包括具有裝置區域304的第二側，該裝置區域304被組態成在處於操作中時執行其電功能及用途。在一個實例中，IC晶粒550的裝置區域304為具有形成在IC晶粒550中的溫度控制元件506之ASIC。
在一個實例中，活化層502亦可充當阻擋層，以使得來自溫度控制元件506的散熱材料不與位於基板302中的裝置區域304中之裝置或電晶體直接接觸或電連通。因此，溫度控制元件506中填充有散熱材料的通孔不與位於基板302中的裝置區域304中之裝置或電晶體接觸，使得藉由該等通孔消散的熱能不會無意中返回至位於基板302中的裝置區域304中之裝置或電晶體。
圖6A至圖6D描繪了設置在基板，諸如，基板302，上的溫度控制元件602、604、606、608的不同實例，該基板302具有形成在其中的可以被用於IC晶粒，諸如，IC晶粒204、254、550，中的裝置。在圖6A所描繪的實例中，溫度控制元件602可包括複數個通孔612，諸如，形成在基底結構614中的穿透基板的通孔(TSV)。在一個實例中，基底結構614可為矽基板，類似於用於製造基板302的材料。在本文中所描繪的實例中，複數個通孔612被用於IC封裝結構中之三維豎直堆疊的散熱。在一個實例中，散熱材料618被設置在通孔612中。諸如襯墊、擴散阻擋層或其他合適的層等其他材料(未示出)可被用於圍繞或與散熱材料618相鄰的通孔612中，以有助於通孔612與基底結構614之間的界面管理，以及防止設置在通孔612中的散熱材料618與基底結構614直接接觸。在一個實例中，複數個通孔612藉由一或多個蝕刻製程被形成在基底結構614的主體中並延伸穿過該主體。藉由調整該一或多個蝕刻製程的製程參數，可調整或改變形成在基底結構614中的通孔612的深度。在圖6A所描繪的實例中，通孔612為貫穿式通孔，諸如，開放通孔，其具有曝露在基底結構614的頂表面617上之第一端部613以及曝露於基底結構614的底表面619的第二端部615。通孔612之第二端部615可由設置在基底結構614的底表面619上之結合層616密封。
在一個實例中，通孔612可具有在0.01 μm至約5 μm的範圍內的寬度611(W)。在一些實施例中，通孔612可具有在0.1 μm至約15 μm的範圍內的深度607(D)。在一些實施例中，通孔612可具有在3至約20的範圍內的縱橫比(D/W)。
在一個實例中，可被用於設置在通孔612中的散熱材料618可為導電材料、陶瓷材料或介電材料、金屬-陶瓷複合材料、金屬合金材料、半導體材料、石墨、金剛石或有機材料。可被用於形成散熱材料618的導電材料的合適實例可包括銅(Cu)、鋁(Al)、Sn、Au、Pb、Ag、Ni、Bi、其組合及/或其合金。陶瓷或介電材料的合適實例包括諸如高k的高介電常數材料，諸如，HfO 2、Si 3N 4、Al 2O 3、ZnO 2等。SiO 2亦可被用於散熱材料618。在一個實例中，本文中所利用的散熱材料618為銅或含銅材料，或Au。
在圖6B所描繪的實例中，形成在基底結構624中的複數個通孔622為盲孔，其中通孔622的至少一個端部625被嵌入在基底結構624中，而沒有開口形成在基底結構624的頂表面627上。形成在基底結構624中的盲孔622之深度623可基於不同的製程要求而變化。例如，當散熱的效率要求不需要過高時，盲孔622的深度可被控制在相對較短的範圍內。此可節省製造成本，諸如，減少通孔蝕刻時間以及散熱材料填充時間及成本。
在圖6C所描繪的實例中，溫度控制元件606可包括形成在基底結構634中之複數個通孔632。散熱墊636可實質上被形成在基底結構634的靠近結合層638的中央部分處。與通孔632相反，散熱墊636可提供相對大的散熱面積，以輔助以較大散熱速率在某局部點的散熱。例如，在操作期間，與僅形成一些金屬互連接腳或導線的區域相比，其中設置有相對較多的電晶體、閘極結構或裝置的一些區域通常會累積更大量的熱。因此，散熱墊636的利用可輔助以較快速率消散在某些局部熱點處產生的熱，以便有效地將熱自IC晶粒帶走。
在圖6D所描繪的另一實例中，另外的散熱墊642可形成在溫度控制元件608的上部部分上，且在溫度控制元件中亦設置有一底部散熱墊644。類似地，一或多個散熱墊642、644可提供另外的散熱面積，以輔助以較大散熱速率或效率在某些局部熱點散熱。
圖7A至圖7B描繪了在IC晶粒中形成的溫度控制元件702、704的另外的實例。溫度控制元件702、704可包括在基底結構752、754的不同位置形成的具有不同節距密度的複數個通孔710、720。在一些實例中，由於各種原因，跨基底結構752、754形成的複數個通孔710、720可具有不同節距密度。例如，因為形成在基底結構752、754中的通孔710、720通常被組態成具有高縱橫比，所以在通孔蝕刻製程期間供應的反應蝕刻劑可能不總是能夠向下行進或到達通孔710、720的底部以形成具有期望的高縱橫比之通孔710、720。因此，藉由在跨越基底結構752、754的不同位置處配置不同節距密度的通孔710、720，反應蝕刻劑可以相對更均勻的方式跨基底結構752、754被分佈，或亦避免微負載效應，以便輔助反應蝕刻劑向下行進穿過通孔710、720，以形成具有期望輪廓及縱橫比的通孔710、720。
在圖7A所描繪的實例中，位於基底結構752之邊緣部分770a、770b處的第一組750a、750b通孔710的節距密度可小於位於基底結構752之中央部分772處的第二組752通孔710的節距密度。例如，位於邊緣部分770a、770b處的通孔710之間的節距740可比位於基底結構752的中央部分772處的通孔710之間的節距776長。應注意，當通孔之間的節距相對較短時，獲得了較高的節距密度。相反地，當通孔之間的節距相對較長時，獲得了較低的節距密度。
相反地，在圖7B所描繪的實例中，第一組760a、760b通孔720的節距密度可大於位於基底結構754的中央部分782中的第二組762通孔720的節距密度。例如，第一組760a、760b通孔720之間的節距770小於位於基底結構754的中央部分782中的第二組762通孔720之間的節距742。
應注意，基於散熱效率及製造成本以及複雜性的考慮，節距密度可跨基底結構的不同部分變化並且不同地分佈。
圖8A至圖8B描繪了溫度控制元件802、804的不同實例的俯視圖，該等溫度控制元件具有以不同圖案形成的通孔。例如，在圖8A所描繪的實例中，通孔850可被形成為在基底結構820中彼此距離相等的豎直陣列，而沒有水平攔截。在圖8B所描繪的實例中，通孔852可被形成為彼此交叉並且正交的縱向豎直條及水平條兩者。應注意，形成在溫度控制元件中的通孔可為任何組態，以有助於以期望的散熱速率及效率散熱。
圖9描繪了根據本發明之態樣的用於製造IC封裝的流程圖，該IC封裝諸如，圖2A至圖2B所描繪的IC封裝201、250，該IC封裝包括具有形成在其中的溫度控制元件256、206的IC晶粒204、254。此方法可使用合適的製造製程來執行，包括沈積、蝕刻、微影、拋光、焊接或任何合適的技術。應理解，以下方法中所涉及的操作不需要以所描述的精確次序來執行。相反地，可以不同次序或同時處理各種操作，並且操作可被添加或省略。
參考圖9，在區塊902中，提供基板，該基板具有形成在基板的裝置區域上之裝置結構、電晶體或其他電子組件。
在區塊904中，對基板的第一側執行拋光製程，該第一側與在基板中形成裝置區域的第二側相對。
在區塊906中，在拋光製程期間減小基板的厚度，直至自基板移除期望量的基板厚度，從而在基板的第一側上形成曝露表面。
在區塊908中，可執行表面活化製程以在基板的曝露表面上形成活化層。
在區塊910中，隨後，在活化層上形成溫度控制元件，以形成其中設置有溫度控制元件的IC晶粒。
在區塊912中，可將其中設置有溫度控制元件的IC晶粒在熱分配裝置下方封裝在IC封裝中。
本文中所描述的特徵允許溫度控制元件被形成為IC晶粒的整體部分，該整體部分在操作期間可具有高散熱效率。溫度控制元件可在操作中時輔助IC晶粒的溫度控制。在一個實例中，IC晶粒可具有基板，該基板具有：第一側，其耦接至溫度控制元件；以及第二側，其包括形成在其中的複數個裝置，諸如，半導體電晶體。溫度控制元件可包括散熱材料，該散熱材料設置在溫度控制元件中，以輔助消散由IC晶粒中的該複數個裝置在操作期間產生的熱能。溫度控制元件中所利用的散熱材料的不同圖案、特徵及結構以及不同的所選擇的材料可提供適合於3D IC封裝結構及要求的具有高散熱效率的IC晶粒。
雖然本文中已參考特定實例描述了技術，但應理解，此等實例僅說明本技術的原理及應用。因此，應理解，可進行許多修改，並且可設計出其他配置，而不脫離由所附申請專利範圍界定之本技術的精神及範疇。
101:IC封裝 102:IC晶粒 104:連接器 105a:記憶體裝置晶片總成 105b:記憶體裝置晶片總成 106:印刷電路板(PCB) 108:封裝基板 120:穿透基板的通孔(TSV) 122:互連通道 124:焊球 130:加強件 136:中央孔 144A:後表面 144B:後表面 144C:後表面 150:中介層 151:熱分配裝置 152:熱界面材料(TIM) 153:第一表面 154:第二表面 160:板基底 162:底表面 164:頂表面 165A:第一凹部 165B:第二凹部 166:底表面 168:頂表面 169:導熱肋片 170:板蓋 176A:入口 176B:出口 180:O形環 201:IC封裝 202:基板 204:IC晶粒 206:溫度控制元件 250:積體電路(IC)封裝 252:基板 254:IC晶粒 256:溫度控制元件 300:IC晶粒 302:基板 303:基極區域 304:裝置區域 305:基板主體 306:電晶體/電氣組件/電路/裝置 307:閘極結構 308:互連線結構 312:第一側 314:第二側 321:未使用部分 330:犧牲膠層 350:犧牲載體 400:拋光工具 401:頂表面 402:拋光頭 404:拋光墊 406:支撐基座 408:致動器 412:所選擇的可移除厚度 414:曝露表面 415:預定厚度 417:總基板厚度 502:活化層 504:結合層 506:溫度控制元件 508:機械結構 550:IC晶粒 602:溫度控制元件 604:溫度控制元件 606:溫度控制元件 607:深度 608:溫度控制元件 611:寬度 612:通孔 613:第一端部 614:基底結構 615:第二端部 616:結合層 617:頂表面 618:散熱材料 619:底表面 622:通孔 623:深度 624:基底結構 625:端部 627:頂表面 632:通孔 634:基底結構 636:散熱墊 638:結合層 642:另外的散熱墊 644:底部散熱墊 702:溫度控制元件 704:溫度控制元件 710:通孔 720:通孔 740:節距 742:節距 750a:第一組 750b:第一組 752:基底結構/第二組 754:基底結構 760a:第一組 760b:第一組 762:第二組 770:節距 770a:邊緣部分 770b:邊緣部分 772:中央部分 776:節距 782:中央部分 802:溫度控制元件 804:溫度控制元件 820:基底結構 850:通孔 852:通孔 902:區塊 904:區塊 906:區塊 908:區塊 910:區塊 912:區塊
圖1描繪了根據本發明之態樣的IC封裝的截面圖。
圖2A至圖2B描繪了根據本發明之態樣的具有包括溫度控制元件的IC晶粒之IC封裝的截面圖。
圖3A至圖3C描繪了根據本發明之態樣的用於在其中製造溫度控制元件的IC晶粒在不同製造階段的截面圖。
圖4描繪了根據本發明之態樣的拋光工具的截面圖，該拋光工具可被用於拋光用於在其中製造溫度控制元件的IC晶粒的基板之厚度。
圖5A至圖5F描繪了根據本發明之態樣的用於在其中製造溫度控制元件的IC晶粒在不同製造階段的截面圖。
圖6A至圖6D描繪了根據本發明之態樣的溫度控制元件的不同實例的截面圖。
圖7A至圖7B描繪了根據本發明之態樣的溫度控制元件的不同實例的截面圖。
圖8A至圖8B描繪了根據本發明之態樣的溫度控制元件的不同實例的俯視圖。
圖9描繪了根據本發明之態樣的用於製造包括IC晶粒的IC封裝之流程圖，該IC晶粒包括形成在其中的溫度控制元件。
104:連接器
105a:記憶體裝置晶片總成
105b:記憶體裝置晶片總成
106:印刷電路板(PCB)
108:封裝基板
120:穿透基板的通孔(TSV)
122:互連通道
124:焊球
130:加強件
136:中央孔
144A:後表面
144B:後表面
144C:後表面
150:中介層
151:熱分配裝置
152:熱界面材料(TIM)
153:第一表面
154:第二表面
160:板基底
162:底表面
164:頂表面
165A:第一凹部
165B:第二凹部
166:底表面
168:頂表面
169:導熱肋片
170:板蓋
176A:入口
176B:出口
180:O形環
201:IC封裝
202:基板
204:IC晶粒
206:溫度控制元件

Claims (20)

  1. 一種積體電路晶粒，其包含： 一基板； 一溫度控制元件，該溫度控制元件形成在該基板的一第一側上；以及 複數個裝置結構，該複數個裝置結構形成在該基板的一第二側上，其中該溫度控制元件被形成為該積體電路晶粒的一整體部分。
  2. 如請求項1之積體電路晶粒，其中該第一側與該第二側相對。
  3. 如請求項1之積體電路晶粒，其包含： 一活化層，該活化層形成在該複數個裝置結構與該溫度控制元件之間。
  4. 如請求項1之積體電路晶粒，其中該溫度控制元件包含： 複數個通孔，該複數個通孔形成在一基底結構中。
  5. 如請求項4之積體電路晶粒，其中該複數個通孔為具有嵌入在該基底結構中之一端部的盲孔。
  6. 如請求項4之積體電路晶粒，其中該複數個通孔為具有形成在該基底結構的外表面處之兩個端部之開放通孔。
  7. 如請求項4之積體電路晶粒，其進一步包含： 一散熱材料，該散熱材料設置在該基底結構中之該複數個通孔中。
  8. 如請求項7之積體電路晶粒，其中該散熱材料包含導電材料、陶瓷材料、金屬-陶瓷複合材料、金屬合金材料、半導體材料、石墨、金剛石及有機材料中之至少一種。
  9. 如請求項4之積體電路晶粒，其中該複數個通孔包含： 一第一組通孔，該第一組通孔形成在該基底結構的一邊緣部分中、具有一第一節距密度；以及 一第二組通孔，該第二組通孔形成在該基底結構的一中央部分中、具有不同於該第一節距密度的一第二節距密度。
  10. 如請求項4之積體電路晶粒，其中該基底結構包含矽。
  11. 如請求項1之積體電路晶粒，其中該積體電路晶粒為一特殊應用積體電路(ASIC)。
  12. 一種積體電路(IC)封裝，其包含： 一積體電路晶粒，該積體電路晶粒設置在一封裝基板上，其中該積體電路晶粒具有設置在該封裝基板的一第一側上之一溫度控制元件以及形成在該封裝基板的一第二側上之複數個裝置； 一或多個記憶體堆疊，該一或多個記憶體堆疊與該積體電路晶粒相鄰形成在該封裝基板上；以及 一熱分配裝置，該熱分配裝置設置在該積體電路晶粒上。
  13. 如請求項12之積體電路封裝，其中該溫度控制元件具有面向該熱分配裝置的一上表面以及面向該封裝基板的該第一側的一下表面。
  14. 如請求項12之積體電路封裝，其中該溫度控制元件包含形成在一基底結構中之複數個通孔。
  15. 如請求項14之積體電路封裝，其中該溫度控制元件包含設置在該基底結構中的該複數個通孔中之一散熱材料。
  16. 如請求項15之積體電路封裝，其中該散熱材料包含導電材料、陶瓷材料、金屬-陶瓷複合材料、金屬合金材料、半導體材料、石墨、金剛石及有機材料中之至少一種。
  17. 如請求項14之積體電路封裝，其中該複數個通孔包含： 一第一組通孔，該第一組通孔形成在該基底結構的一邊緣部分中、具有一第一節距密度；以及 一第二組通孔，該第二組通孔形成在該基底結構的一中央部分中、具有不同於該第一節距密度的一第二節距密度。
  18. 如請求項14之積體電路封裝，其中該基底結構包含矽。
  19. 一種用於在一積體電路晶粒中製造一溫度控制元件的方法，其包含： 自一基板的一第一側減小一厚度，其中該基板具有該第一側以及與該第一側相對的一第二側，其中該第二側具有形成在該第二側上之複數個裝置；以及 將一溫度控制元件結合在該基板的該第一側上。
  20. 如請求項19之方法，其中該溫度控制元件包含形成在一矽基底結構中之複數個通孔。
TW111103076A 2021-04-09 2022-01-25 具有熱增強的三維ｉｃ封裝 TW202240809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/226,177 2021-04-09
US17/226,177 US11967538B2 (en) 2021-04-09 2021-04-09 Three dimensional IC package with thermal enhancement

Publications (1)

Publication Number Publication Date
TW202240809A true TW202240809A (zh) 2022-10-16

Family

ID=80119634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111103076A TW202240809A (zh) 2021-04-09 2022-01-25 具有熱增強的三維ｉｃ封裝

Country Status (4)

Country Link
US (1) US11967538B2 (zh)
EP (1) EP4071797A1 (zh)
CN (1) CN114334949A (zh)
TW (1) TW202240809A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220352051A1 (en) * 2021-04-28 2022-11-03 Nidec Corporation Heat dissipation member and cooling device
US20240055317A1 (en) * 2022-08-10 2024-02-15 Google Llc Compliant Pad Spacer for Three-Dimensional Integrated Circuit Package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7468886B2 (en) 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US7781883B2 (en) 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
WO2010059879A2 (en) 2008-11-20 2010-05-27 Cyanto Corporation Heat exchanger apparatus and methods of manufacturing cross reference
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
US8299608B2 (en) 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8526186B2 (en) 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
US9070656B2 (en) 2013-06-12 2015-06-30 Micron Technology, Inc. Underfill-accommodating heat spreaders and related semiconductor device assemblies and methods
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US20150187675A1 (en) * 2013-12-31 2015-07-02 Jinbang Tang Methods and apparatus for dissipating heat from a die assembly
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10504816B2 (en) 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
US10553522B1 (en) 2018-08-13 2020-02-04 International Business Machines Corporation Semiconductor microcooler
US10867879B2 (en) 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11227846B2 (en) 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure

Also Published As

Publication number Publication date
EP4071797A1 (en) 2022-10-12
US11967538B2 (en) 2024-04-23
US20220328376A1 (en) 2022-10-13
CN114334949A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US20230197559A1 (en) Thermoelectric cooling for die packages
US11728313B2 (en) Offset pads over TSV
US11804472B2 (en) Semiconductor device, semiconductor package and method of manufacturing the same
US20230197560A1 (en) Thermoelectric cooling in microelectronics
US20230154816A1 (en) Thermal bypass for stacked dies
TWI677075B (zh) 垂直堆疊晶圓及其形成方法
US8269341B2 (en) Cooling structures and methods
TW202329360A (zh) 用於晶粒堆疊的流體冷卻
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
CN109427702A (zh) 散热器件和方法
US20220013502A1 (en) Semiconductor packages
TW201906025A (zh) 散熱方法
TW201535603A (zh) 空腔基板保護之積體電路與製造方法
TW202240809A (zh) 具有熱增強的三維ｉｃ封裝
TW201133730A (en) Heat conduction for chip stacks and 3-D circuits
WO2021249509A1 (zh) 半导体装置和包括该半导体装置的电子设备
JP2022027650A (ja) 液体冷却リッドを含むパッケージ半導体装置及び形成方法
US20240186214A1 (en) Three Dimensional IC Package with Thermal Enhancement
TWI834469B (zh) 半導體封裝及其製造方法
US20230075263A1 (en) Wafer bonding method using selective deposition and surface treatment
US20240128146A1 (en) Semiconductor package for enhanced cooling
US20240063074A1 (en) Semiconductor packages and methods of manufacturing thereof
TW202418509A (zh) 用於增強冷卻的半導體封裝結構
TW202414694A (zh) 半導體元件
TW202405960A (zh) 熱管理結構及製造熱管理結構的方法