TW202329360A - 用於晶粒堆疊的流體冷卻 - Google Patents
用於晶粒堆疊的流體冷卻 Download PDFInfo
- Publication number
- TW202329360A TW202329360A TW111144107A TW111144107A TW202329360A TW 202329360 A TW202329360 A TW 202329360A TW 111144107 A TW111144107 A TW 111144107A TW 111144107 A TW111144107 A TW 111144107A TW 202329360 A TW202329360 A TW 202329360A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor element
- microelectronic device
- bottom wall
- cooling unit
- fluid cooling
- Prior art date
Links
- 239000012530 fluid Substances 0.000 title claims abstract description 147
- 238000001816 cooling Methods 0.000 title claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 214
- 238000004377 microelectronic Methods 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims description 37
- 239000000853 adhesive Substances 0.000 claims description 36
- 230000001070 adhesive effect Effects 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000007788 liquid Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 230000007246 mechanism Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 10
- 230000037361 pathway Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 22
- 230000008569 process Effects 0.000 description 11
- 238000001994 activation Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000012811 non-conductive material Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012809 cooling fluid Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
所揭露的技術是有關於微電子裝置，其可以有效率地散熱。在某些態樣中，此種微電子裝置是包含第一半導體元件以及被設置在所述第一半導體元件上的至少一第二半導體元件。所述微電子裝置可以進一步包含流體的冷卻單元，其被設置在所述第一半導體元件上。在某些實施例中，所述流體的冷卻單元可包含腔結構以含有一體。在某些實施例中，所述流體的冷卻單元可包含熱路徑以將熱傳導離開所述第一半導體元件。
Description
本案領域是有關於在微電子電路中的散熱，並且尤其是在由直接接合的元件所形成的微電子電路中的散熱。
相關申請案之交互參照
此申請案是主張2021年11月18日申請的名稱為“用於晶粒堆疊的流體冷卻”的美國臨時申請案號63/264,261的優先權，所述美國臨時申請案的內容是以其整體被納入作為參考。
在電子構件的小型化及高密度的整合下，在微電子電路中的熱通量密度正在增加。若在微電子電路的操作期間產生的熱未被耗散，則所述微電子電路可能會停機或燒毀。尤其，在高功率裝置中的散熱是嚴重的問題。
本發明的第一態樣為一種微電子裝置，其包括：第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及流體的冷卻單元，其被設置在所述第一半導體元件上，所述流體的冷卻單元包括腔結構以含有流體，所述流體的冷卻單元包括熱路徑以將熱傳導離開所述第一半導體元件。
本發明的第二態樣為一種形成微電子裝置之方法，所述方法包括：提供第一半導體元件；以及將第二半導體元件以及流體的冷卻單元接合至所述第一半導體元件，使得所述第二半導體元件以及所述流體的冷卻單元被設置在所述第一半導體元件上，其中所述流體的冷卻單元包括腔結構以含有流體，所述流體的冷卻單元包括熱路徑以將熱傳導離開所述第一半導體元件。
本發明的第三態樣為一種微電子裝置，其包括：第一半導體元件；流體的冷卻單元，其是在無黏著劑下直接接合至所述第一半導體元件，所述流體的冷卻單元包括腔結構以含有流體。
微電子元件(例如，晶粒/晶片)可以彼此堆疊及接合以形成一裝置。在具有晶片堆疊的裝置中，尤其當晶片變得更薄時，散熱是困難的。例如是黏著劑接合的晶片接合方法的使用可能會使得在所述裝置中的散熱更不有效的，因為黏著劑可能會降低或隔離傳熱。再者，特定降低在所述裝置的一所要的部分中的溫度是困難的。例如，當封裝晶粒堆疊時，散熱通常是藉助於所述堆疊頂端的散熱器，但是從下方的晶粒抽取熱是具有挑戰性的。尤其在高功率的晶片中，散熱可能是一嚴重的問題。於是，對於改良的技術以在微電子裝置中散熱仍然是有持續的需求。
方法及結構被提出以用於重新導向從一堆疊中的下方的晶粒至上方的散熱結構(例如，散熱器/熱導管)的熱路徑。在一態樣中，一微電子裝置可包含一流體的冷卻單元，其可以有助於從所述裝置移除熱，並且重新導向在所述裝置中的熱流，例如降低通過在所述裝置中的某一晶片的熱流。例如，所述流體的冷卻單元可以包括一熱路徑，以傳導熱離開一下方的/底部半導體元件。此種流體的冷卻單元可以只佔用一裝置中的小的覆蓋區。
在某些實施例中，所述流體的冷卻單元的一下方壁是直接接合到所述裝置中的另一元件(例如，一下方的晶粒)，因此避免可能會降低傳熱的黏著劑的使用。所述流體的冷卻單元的下方壁的熱膨脹係數(CTE)可被選擇成實質匹配該元件的CTE，以在所述裝置的操作期間溫度上升時，避免在接合的結構中的斷裂或裂縫。例如，所述流體的冷卻單元直接接合到的元件(例如，所述下方的晶粒)可以是由矽所形成的，而所述下方壁材料可以具有一類似於矽的CTE。
在某些實施例中，所述流體的冷卻單元可包含通道，其含有可利用泵而被傳輸/循環的一流體冷卻液。在某些實施例中，所述流體的冷卻單元可包含熱導管，其含有可以經由相變循環來傳導熱的一工作流體。相較於相鄰的晶片，所述流體的冷卻單元在從一下方的晶粒傳導熱上可以是更有效率的，並且因此所述流體的冷卻單元可以重新導向在所述裝置中的熱流，因而降低通過該相鄰的晶片的熱流。
圖1是概要地描繪一範例的微電子系統100的橫截面圖，其具有堆疊的半導體元件(例如，晶粒/晶片)以及一流體的冷卻單元137，其連接至所述堆疊的頂端的一散熱器131(例如，一金屬散熱器或是一帶有流體冷卻液的熱導管)。例如，所述流體的冷卻單元137可包括一熱路徑以將熱傳導離開一下方的/底部半導體元件1000。所述流體的冷卻單元137可以是由半導體(例如，矽)、金屬、塑膠、或是其之任意組合所形成的，並且可包含一腔結構(例如，液體通道1391或熱導管1392)並且含有一被配置以經由循環或相變循環來傳導熱的流體。例如，所述流體可包含一氣體或是一液體(例如，水或介電質液體)。由所述半導體元件1000、101及/或102在操作期間產生的熱可被轉移至所述散熱器131並且被耗散離開所述系統100。例如，所述流體可以藉由入口導管而被抽吸到例如是所述液體通道1391或熱導管1392的腔中，並且可以藉由出口導管而離開例如是所述液體通道1391或熱導管1392的腔。所述流體在藉由所述入口導管回到例如是所述液體通道1391或熱導管1392的腔之前，可以從所述出口導管被傳輸到其中所述流體可被冷卻的一外部的熱交換器(未顯示)。所述流體的冷卻單元137以及一或複數個晶片(例如，“第一晶粒”101及“第二晶粒”102)可被安裝在一基底元件1000之上，其可以是一晶粒、晶圓、等等。在某些實施例中，“第一晶粒”或“第二晶粒”可被設置在所述流體的冷卻單元137的內側。在其它實施例中，“第一晶粒”101或“第二晶粒”102可被設置在所述流體的冷卻單元137的外側。)所述流體的冷卻單元137可以相鄰至少一晶片(例如，至少“第一晶粒”101)並且因此降低通過所述至少一晶片的熱流。
在某些實施例中，所述流體的冷卻單元137的一底部壁137-1具有一CTE是非常接近所述基底元件1000的CTE。例如，基底元件1000可包含一種例如是矽(Si)的半導體材料，而所述流體的冷卻單元137的底部壁137-1可以具有一CTE是接近或匹配所述半導體材料(例如，Si)的CTE。在一例子中，所述流體的冷卻單元137的底部壁137-1可以具有一低於銅的CTE、或是低於10μm/m℃。在某些實施例中，所述流體的冷卻單元137的底部壁137-1可以是由一例如非金屬的電性非傳導材料所形成的。在某些實施例中，所述流體的冷卻單元137的底部壁137-1可以是由一例如是矽(例如，Si)的半導體材料所形成的。
在某些實施例中，所述流體的冷卻單元137的底部壁137-1可以在無中介黏著劑下藉由直接的接合，例如是非傳導的直接接合技術及/或混合的直接接合技術而被安裝至所述基底元件1000。例如，所述底部壁137-1可被接合至所述晶片1000，其利用由加州聖荷西的Adeia所販售的被配置以用於室溫、大氣壓力的直接接合的ZIBOND
®及/或DBI
®製程、或被配置以用於低溫混合接合的DBI
®Ultra製程。在某些實施例中，所述流體的冷卻單元137的底部壁137-1可以藉由焊料接合或黏著劑接合而被安裝至所述底部晶片1000。在某些實施例中，所述流體的冷卻單元的底部壁137-1可以經由一熱介面材料(TIM)而被安裝至所述底部晶片。
在某些實施例中，所述堆疊的半導體元件可以在無中介黏著劑下直接接合至彼此。例如，“第一晶粒”101及/或“第二晶粒”102可以直接接合至所述基底元件1000。在某些實施例中，所述頂端散熱器可以直接接合至所述半導體元件(例如，“第一晶粒”101及/或“第二晶粒”102)及/或所述流體的冷卻單元137、或是可以經由一熱介面材料(TIM)而被安裝至所述半導體元件及/或所述流體的冷卻單元137。例如，所述直接接合的製程可包含由加州聖荷西的Adeia所販售的被配置以用於室溫、大氣壓力的直接接合的ZIBOND
®及/或DBI
®製程、或被配置以用於低溫混合接合的DBI
®Ultra製程。所述直接接合可以是在被接合的元件的介電材料之間，並且亦可以在或接近接合介面包含傳導材料以用於直接混合接合。在所述接合介面的所述傳導材料可以是焊墊，其被形成在晶粒及/或被動電子構件之上的一重分佈層(RDL)中或是之上。
圖2是描繪一類似於圖1的範例的微電子系統的橫截面圖，並且相同的元件符號被用來參照相似的特徵。然而，所述流體的冷卻單元並非連接至散熱器。反而，所述流體的冷卻單元是直接連接至一流體的系統240(其可包含泵以及額外的流體的通道)，其被配置以傳輸/循環在所述流體的冷卻單元中的流體冷卻液，並且因此傳輸熱離開所述微電子系統。所述頂端散熱器131可經由一熱介面材料(TIM)249而被安裝至所述半導體元件。
例如，一種微電子裝置可包含一第一半導體元件；一流體的冷卻單元，其是在無黏著劑下直接接合至所述第一半導體元件，所述流體的冷卻單元包括一腔結構以含有一流體。在一實施例中，所述微電子裝置進一步包含至少一第二半導體元件，其被設置在所述第一半導體元件上。在一實施例中，所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流(例如，所述熱流旁路所述至少一第二半導體元件)。在一實施例中，所述至少一第二半導體元件是在無中介黏著劑下直接接合(例如，直接混合接合)至所述第一半導體元件。在一實施例中，在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。在一實施例中，所述微電子裝置進一步包含一散熱器，其被設置在所述至少一第二半導體元件上。在一實施例中，所述流體的冷卻單元被配置以從所述第一半導體元件傳導熱至所述散熱器。在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。在一實施例中，所述第一半導體元件包括一整合的裝置晶粒。在一實施例中，所述至少一第二半導體元件包括一整合的裝置晶粒。在一實施例中，所述流體包括一氣體。在一實施例中，所述流體包括一液體。在一實施例中，所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流(例如，所述熱流旁路所述至少一第二半導體元件)。在一實施例中，所述至少一第二半導體元件被設置在所述流體的冷卻單元中。在一實施例中，所述至少一第二半導體元件被設置在所述流體的冷卻單元之外。
圖3A是描繪一類似於圖2的範例的微電子系統的橫截面圖，並且相同的元件符號被用來參照相似的特徵。然而，所述流體的冷卻單元的內壁可包含指狀特徵391、392及393(例如，指狀物/柱)，其可以有助於避免在所述流體中的層流。在某些實施例中，所述特徵391、392及/或393可以向內突出到所述腔1391之內。在某些例子中，所述特徵可以有助於提升在所述流體中的亂流，並且因此使得流體混合及傳熱變得容易。因此，所揭露的技術的一非限制性的優點是所述特徵391、392及/或393可以有助於增加散熱。在某些實施例中，所述內壁的所述流體的冷卻單元可以是由一例如矽(Si)的半導體材料所形成的。在某些實施例中，所述流體的冷卻單元的內側底部壁是包含指狀物391是由一半導體材料(例如，Si)所形成的、或是指狀物392或393是由一金屬(例如，銅)所形成的。在一實施例中，某些金屬指狀物可以延伸至所述基底元件1000。例如，從所述流體的冷卻單元延伸至所述底部晶片的一金屬指狀物可以藉由直接接合(例如直接混合接合，其例如利用DBI®製程)所述流體的冷卻單元的一金屬特徵至所述底部晶片的一傳導的貫孔393來加以形成。所述傳導的貫孔393可以有助於從所述基底元件1000向上傳導熱至所述腔1391。所述頂端散熱器131可以經由一熱介面材料(TIM)而被安裝至所述半導體元件101及/或102。
在圖3B、3C及3D中所示的另一實施例中，所述流體的冷卻單元的底部/基底部分301、以及所述流體的冷卻單元的頂端部分302可以是由不同材料所形成的。此外，所述流體的冷卻單元亦可包含一囊封部分303。例如，所述流體的冷卻單元的底部/基底部分301是由一種例如矽(Si)336的半導體材料所形成的。然而，所述所述流體的冷卻單元的其它部分，例如是所述頂端部分302或所述囊封部分303可以是由其它半導體材料337或聚合物/塑膠材料338所形成的。
例如，一種微電子裝置可包含一第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及一流體的冷卻單元，其被設置在所述第一半導體元件上，所述流體的冷卻單元包括一腔結構以含有一流體，所述流體的冷卻單元包括一熱路徑以將熱傳導離開所述第一半導體元件。流體是藉由一主動機構而被傳輸穿過所述腔結構。在一實施例中，所述腔結構是由一或多個電性非傳導或半導的材料所形成的。在一實施例中，所述一或多個電性非傳導或半導的材料包括矽或塑膠。在一實施例中，所述腔結構的一內表面包括被配置以增加在所述流體中的亂流的特徵。在一實施例中，所述特徵包括一陣列的柱。在一實施例中，所述特徵包括矽或金屬。在一實施例中，所述腔結構包括一底部壁，並且其中所述特徵被設置在所述底部壁上。在一實施例中，所述特徵包括一金屬特徵，其延伸至所述第一半導體元件。在一實施例中，延伸至所述第一半導體元件的所述金屬特徵是藉由將一被設置在所述底部壁上的特徵直接接合至一被設置在所述第一半導體元件中的傳導的貫孔而形成。在一實施例中，所述特徵被設置在所述所述第一半導體元件上。
圖4是描繪一類似於圖3A的範例的微電子系統的橫截面圖，並且相同的元件符號被用來參照相似的特徵。然而，其並非安裝一預先形成的腔(例如，液體通道1391)結構至所述基底元件1000，所述流體的冷卻單元是藉由附接/接合一蓋結構450(沒有底部壁)至所述底部晶片而形成，因此形成一腔(例如，液體通道1391)，其可含有所述流體。在某些實施例中，所述蓋結構可以直接接合(例如，ZIBOND
®或DBI
®)至所述底部晶片。在某些實施例中，所述底部晶片與所述腔(例如，液體通道1391)介接的部分可包含特徵(例如，半導體材料(例如，Si)或金屬指狀物)，其可以有助於在所述流體中避免層流/提升亂流。所述頂端散熱器可以經由一TIM而被安裝至所述半導體元件。
例如，一種微電子裝置可包含一第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及一流體的冷卻單元，其被設置在所述第一半導體元件上，所述流體的冷卻單元包括一腔結構以含有一流體，所述流體的冷卻單元包括一熱路徑以將熱傳導離開所述第一半導體元件。流體是藉由一主動機構而被傳輸穿過所述腔結構。在一實施例中，所述腔結構是藉由將無底部壁的一蓋結構直接接合至所述第一半導體元件而被形成。在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是實質類似於所述第一半導體元件的一CTE。在一實施例中，所述第一半導體元件包括矽，其中所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是實質類似於矽的CTE。在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且所述底部壁的一熱膨脹係數(CTE)是低於銅的CTE。在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是低於10μm/m℃。在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁包括矽。在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是在無中介黏著劑下直接接合至所述第一半導體元件。在一實施例中，在所述底部壁以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。
一種形成所述微電子裝置100之方法可包含提供一第一半導體元件；以及將一第二半導體元件以及一流體的冷卻單元接合至所述第一半導體元件，使得所述第二半導體元件以及所述流體的冷卻單元被設置在所述第一半導體元件上，其中所述流體的冷卻單元包括一腔結構以含有一流體，所述流體的冷卻單元包括一熱路徑以將熱傳導離開所述第一半導體元件。在一實施例中，接合所述第二半導體元件包括在無中介黏著劑下直接接合所述第二半導體元件至所述第一半導體元件。在一實施例中，所述腔結構包括一底部壁，並且其中接合所述流體的冷卻單元包括在無中介黏著劑下直接接合所述底部壁至所述第一半導體元件。在一實施例中，所述方法進一步包含藉由將無底部壁的一蓋結構直接接合至所述第一半導體元件來形成所述腔結構。在一實施例中，所述第二半導體元件被設置在所述流體的冷卻單元中。在一實施例中，所述第二半導體元件被設置在所述流體的冷卻單元之外。
電子元件
一晶粒可以是指任何適當類型的整合的裝置晶粒。例如，所述整合的裝置晶粒可包括電子構件，例如是積體電路(例如處理器晶粒、控制器晶粒、或是記憶體晶粒)、微機電系統(MEMS)晶粒、光學元件、或是任何其它適當類型的裝置晶粒。在某些實施例中，所述電子構件可包括例如是電容器、電感器的被動裝置、或是其它表面安裝的裝置。在各種的實施例中，電路(例如像是電晶體的主動構件)可被圖案化在或接近所述晶粒的主動表面。所述主動表面可以是在所述晶粒的與所述晶粒的背面相反的一側上。所述背面可包含或是可不包含任何主動電路或被動裝置。
一整合的裝置晶粒可包括一接合表面以及一與所述接合表面相反的背表面。所述接合表面可以具有複數個傳導的焊墊，其包含一傳導的焊墊、以及接近所述傳導的焊墊的一種非傳導材料。在某些實施例中，所述整合的裝置晶粒的傳導的焊墊可以在無中介黏著劑下直接接合至所述基板或晶圓的對應的傳導的墊，並且所述整合的裝置晶粒的非傳導材料可以在無中介黏著劑下直接接合到所述基板或晶圓的對應的非傳導材料的一部分。在無黏著劑下的直接接合被描述在遍及美國專利號7,126,212；8,153,505；7,622,324；7,602,070；8,163,373；8,389,378；7,485,968；8,735,219；9,385,024；9,391,143；9,431,368；9,953,941；9,716,033；9,852,988；10,032,068；10,204,893；10,434,749；以及10,446,532中，所述美國專利的每一個的內容是藉此以其整體並且為了所有的目的而被納入在此作為參考。
直接接合的方法以及直接接合的結構的例子
在此揭露的各種實施例是有關於直接接合的結構，其中兩個元件可以在無中介黏著劑下直接接合到彼此。兩個或多個電子元件(其可以是半導體元件(例如整合的裝置晶粒、晶圓、等等))可以彼此堆疊或接合，以形成一接合的結構。一元件的傳導的接觸墊可以電連接至另一元件的對應的傳導的接觸墊。任何適當數目的元件都可以堆疊在所述接合的結構中。所述接觸墊可包括形成在一非傳導的接合區域中的金屬墊，並且可以連接至下面的金屬化，例如是一重分佈層(RDL)。
在某些實施例中，所述元件是在無黏著劑下直接接合到彼此。在各種的實施例中，一第一元件的一非傳導或介電材料可以在無黏著劑下直接接合到一第二元件的一對應的非傳導或介電場區域。所述非傳導材料可被稱為所述第一元件的一非傳導的接合區域或接合層。在某些實施例中，所述第一元件的非傳導材料可以利用介電質至介電質的接合技術而直接接合至所述第二元件的對應的非傳導材料。例如，介電質至介電質的接合可以在無黏著劑下，利用至少在美國專利號9,564,414；9,391,143；以及10,434,749中揭露的直接接合技術而被形成，所述美國專利的每一個的整體內容是以其整體並且為了所有的目的而被納入在此作為參考。適當的用於直接接合的介電材料包含但不限於無機介電質，例如是矽氧化物、矽氮化物、或是氮氧化矽、或是可包含碳，例如是碳化矽、氮碳氧化矽、碳氮化矽或是類鑽碳。在某些實施例中，所述介電材料並不包括聚合物材料，例如是環氧樹脂、樹脂或模製材料。
在各種的實施例中，混合直接接合可以在無中介黏著劑下形成。例如，介電質接合表面可被拋光至高度的平滑度。所述接合表面可被清洗及曝露到電漿及/或蝕刻劑以活化所述表面。在某些實施例中，所述表面可以在活化之後或是在活化期間(例如，在所述電漿及/或蝕刻製程期間)利用一物種而被終止。在不受限於理論下，在某些實施例中，所述活化製程可被執行以斷開在所述接合表面的化學鍵，並且所述終止製程可以在所述接合表面提供額外的化學物種，其改善在直接接合期間的接合能量。在某些實施例中，所述活化及終止是在同一步驟中提供的，例如一電漿或濕式蝕刻劑用來活化及終止所述表面。在其它實施例中，所述接合表面可以在一個別的處理中被終止，以提供用於直接接合的額外的物種。在各種的實施例中，所述終止物種可包括氮。再者，在某些實施例中，所述接合表面可被曝露到氟。例如，接近層及/或接合介面可以有一或多個氟峰。因此，在所述直接接合的結構中，在兩個介電材料之間的接合介面可包括一具有較高氮含量的非常平順的介面及/或在所述接合介面的氟峰。活化及/或終止處理的額外的例子可見於遍及美國專利號9,564,414；9,391,143；以及10,434,749中，所述美國專利的每一個的整個內容是以其整體且為了所有的目的而被納入在此作為參考。
在各種的實施例中，所述第一元件的傳導的接觸墊亦可以直接接合到所述第二元件的對應的傳導的接觸墊。例如，一混合的直接接合技術可被利用以提供沿著一接合介面的導體至導體的直接接合，其包含如上所述製備的共價直接接合的介電質至介電質的表面。在各種的實施例中，所述導體至導體(例如，接觸墊至接觸墊)的直接接合以及所述介電質至介電質的混合接合可以利用至少在美國專利號9,716,033以及9,852,988中揭露的直接接合的技術來加以形成，所述美國專利的每一個的整體內容是以其整體且為了所有的目的而被納入在此作為參考。
例如，如上所解說的，介電質接合表面可被製備並且在無中介黏著劑下直接接合到彼此。傳導的接觸墊(其可以由非傳導的介電質場區域所圍繞)亦可以在無中介黏著劑下直接接合至彼此。在某些實施例中，所述個別的接觸墊可以凹陷在所述介電質場或非傳導的接合區域的外(例如，上)表面之下，例如是凹陷小於30nm、小於20nm、小於15nm、或是小於10nm，例如是凹陷在2nm至20nm的範圍內、或是在4nm至10nm的範圍內。在某些實施例中，所述非傳導的接合區域可以在室溫無黏著劑下，用在此所述的接合工具來直接接合到彼此，並且接著所述接合的結構可被退火。退火可以在一個別的設備中執行。在退火之際，所述接觸墊可以膨脹且接觸彼此以形成一金屬到金屬的直接接合。有利的是，來自加州聖荷西的Xperi市售的例如直接接合互連或DBI®的混合接合技術的使用可以致能高密度的墊能夠橫跨所述直接接合介面的連接(例如，用於規則的陣列的小或細微的間距)。在某些實施例中，所述焊墊或是內嵌在所述接合的元件中之一的接合表面中的傳導線路的間距可以是小於40微米、或是小於10微米、或甚至是小於2微米。針對於某些應用，所述焊墊的間距相對所述焊墊的尺寸中之一的比例是小於5、或是小於3、以及有時期望是小於2。在其它應用中，內嵌在所述接合的元件中之一的接合表面中的傳導線路的寬度範圍可以是在0.3至5微米之間。在各種的實施例中，所述接觸墊及/或線路可包括銅，儘管其它金屬也可以是適當的。
因此，在直接接合的製程中，一第一元件可以在無中介黏著劑下直接接合到一第二元件。在某些配置中，所述第一元件可包括一單粒化的元件，例如一單粒化的整合的裝置晶粒。在其它配置中，所述第一元件可包括一載體或基板(例如，一晶圓)，其包含複數個(例如，數十個、數百個、或是更多個)裝置區域，當被單粒化時，其形成複數個整合的裝置晶粒。在此所述的實施例中，不論是否為晶粒或是基板，所述第一元件都可被視為一主機基板，並且安裝在所述接合工具中的一支撐件之上，以從一拾放或機器人的末端效應器接收所述第二元件。所舉例說明的實施例的第二元件包括一晶粒。在其它配置中，所述第二元件可包括一載體、或是一平板、或是基板(例如，一晶圓)。
如同在此所解說的，所述第一及第二元件可以在無黏著劑下直接接合到彼此，其不同於沉積製程。在一應用中，在所述接合的結構中的第一元件的寬度可以是類似於所述第二元件的寬度。在某些其它實施例中，在所述接合的結構中的第一元件的寬度可以是不同於所述第二元件的寬度。在所述接合的結構中的較大的元件的寬度或面積可以是至少10%大於較小的元件的寬度或面積。所述第一及第二元件於是可包括非沉積的元件。再者，不同於沉積的層，直接接合的結構可以沿著所述接合介面包含一缺陷區域，其中存在奈米空孔。所述奈米空孔可以是由於所述接合表面的活化(例如，曝露到電漿)而形成的。如上所解說的，所述接合介面可能包含來自所述活化及/或上一個化學處理製程的材料的濃度。例如，在利用氮電漿於活化的實施例中，一氮峰可能形成在所述接合介面。在利用氧電漿於活化的實施例中，一氧峰可能形成在所述接合介面。在某些實施例中，所述接合介面可包括氮氧化矽、氮碳氧化矽、或是碳氮化矽。如同在此所解說的，所述直接的接合可包括一共價鍵，其是比凡得瓦鍵強的。所述接合層亦可包括拋光的表面，其被平坦化至高度的平滑度。例如，所述接合層可以具有小於每微米2nm均方根(RMS)、或是小於每微米1nm RMS的表面粗糙度。
在各種的實施例中，在直接混合接合的結構中的接觸墊之間的金屬到金屬的接合可被接合，使得在所述傳導的特徵上的例如是銅顆粒的傳導的特徵顆粒橫跨所述接合介面而生長到彼此中。在某些實施例中，所述銅可以使得顆粒沿著111晶面而被定向，以獲得橫跨所述接合介面的改善的銅擴散。所述接合介面可以實質完全地延伸至所述接合的接觸墊的至少一部分，使得在或是接近所述接合的接觸墊的非傳導的接合區域之間實質沒有間隙。在某些實施例中，一阻障層可被設置在所述接觸墊(例如，其可包含銅)之下。然而，在其它實施例中，在所述接觸墊之下可以沒有阻障層，例如是如同在US2019/0096741中所述的，其是以其整體且為了所有的目的而被納入在此作為參考。
在一態樣中，所揭露的技術是有關於一種微電子裝置，其包括：一第一半導體元件；至少一第二半導體元件，其被設置在所述第一半導體元件上；以及一流體的冷卻單元，其被設置在所述第一半導體元件上，所述流體的冷卻單元包括一腔結構以含有一流體，所述流體的冷卻單元包括一熱路徑以將熱傳導離開所述第一半導體元件。
在一實施例中，流體是藉由一主動機構而被傳輸穿過所述腔結構。
在一實施例中，所述腔結構是由一或多種電性非傳導或半導的材料所形成的。
在一實施例中，所述一或多種電性非傳導或半導的材料包括矽或塑膠。
在一實施例中，所述腔結構的一內表面包括被配置以增加在所述流體中的亂流的特徵。
在一實施例中，所述特徵包括一陣列的柱。
在一實施例中，所述特徵包括矽或金屬。
在一實施例中，所述腔結構包括一底部壁，並且其中所述特徵被設置在所述底部壁上。
在一實施例中，所述特徵包括一延伸至所述第一半導體元件的金屬特徵。
在一實施例中，所述延伸至所述第一半導體元件的金屬特徵是藉由直接接合一被設置在所述底部壁上的特徵至一被設置在所述第一半導體元件中的傳導的貫孔而形成。
在一實施例中，所述特徵被設置在所述所述第一半導體元件上。
在一實施例中，所述腔結構是藉由將無底部壁的一蓋結構直接接合至所述第一半導體元件而形成。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是實質類似於所述第一半導體元件的一CTE。
在一實施例中，所述第一半導體元件包括矽，其中所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是實質類似於矽的CTE。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是低於銅的CTE。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的一熱膨脹係數(CTE)是低於10μm/m℃。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁包括矽。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是在無中介黏著劑下直接接合至所述第一半導體元件。
在一實施例中，在所述底部壁以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由焊料接合而被接合至所述第一半導體元件。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由黏著劑接合而被接合至所述第一半導體元件。
在一實施例中，所述腔結構包括一被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由一熱介面材料(TIM)而被接合至所述第一半導體元件。
在一實施例中，所述至少一第二半導體元件是在無中介黏著劑下直接接合(例如，直接混合接合)至所述第一半導體元件。
在一實施例中，在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。
在一實施例中，所述微電子裝置進一步包含一被設置在所述至少一第二半導體元件上的散熱器。
在一實施例中，所述流體的冷卻單元被配置以從所述第一半導體元件傳導熱至所述散熱器。
在一實施例中，所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。
在一實施例中，所述第一半導體元件包括一整合的裝置晶粒。
在一實施例中，所述至少一第二半導體元件包括一整合的裝置晶粒。
在一實施例中，所述流體包括一氣體。
在一實施例中，所述流體包括一液體。
在一實施例中，所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流(例如，所述熱流旁路所述至少一第二半導體元件)。
在一實施例中，所述至少一第二半導體元件被設置在所述流體的冷卻單元中。
在一實施例中，所述至少一第二半導體元件被設置在所述流體的冷卻單元之外。
在另一態樣中，所揭露的技術是有關於一種形成一微電子裝置之方法，所述方法包括：提供一第一半導體元件；以及將一第二半導體元件以及一流體的冷卻單元接合至所述第一半導體元件，使得所述第二半導體元件以及所述流體的冷卻單元被設置在所述第一半導體元件上，其中所述流體的冷卻單元包括一腔結構以含有一流體，所述流體的冷卻單元包括一熱路徑以將熱傳導離開所述第一半導體元件。
在一實施例中，接合所述第二半導體元件包括在無中介黏著劑下直接接合所述第二半導體元件至所述第一半導體元件。
在一實施例中，所述腔結構包括一底部壁，並且其中接合所述流體的冷卻單元包括在無中介黏著劑下直接接合所述底部壁至所述第一半導體元件。
在一實施例中，所述方法進一步包含藉由將無底部壁的一蓋結構直接接合至所述第一半導體元件來形成所述腔結構。
在一實施例中，所述第二半導體元件被設置在所述流體的冷卻單元中。
在一實施例中，所述第二半導體元件被設置在所述流體的冷卻單元之外。
在另一態樣中，所揭露的技術是有關於一種微電子裝置，其包括：一第一半導體元件；一流體的冷卻單元，其是在無黏著劑下直接接合至所述第一半導體元件，所述流體的冷卻單元包括一腔結構以含有一流體。
在一實施例中，所述微電子裝置進一步包含至少一第二半導體元件，其被設置在所述第一半導體元件上。
在一實施例中，所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流(例如，所述熱流旁路所述至少一第二半導體元件)。
除非上下文另有清楚要求，否則在整個所述說明及請求項，所述字詞"包括"、"包含"與類似者是欲用包含的意思來解釋，而非互斥或窮舉的意思；換言之是用"包含但不限於"的意思來解釋。如同在此一般使用的字詞"耦接"是兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。同樣地，如同在此一般使用的字詞"連接"是指兩個或多個元件可以直接連接或是藉由一或多個中間的元件連接的。此外，所述字詞"在此"、"以上"、"以下"以及具有類似意義的字詞當被使用在此申請案時，其應是指此整體申請案，而非此申請案的任何特定的部分。再者，如同在此所用的，當一第一元件被描述為是在一第二元件"上"或"之上"時，所述第一元件可以是直接在所述第二元件上或之上，使得所述第一及第二元件直接接觸、或是所述第一元件可以是間接在所述第二元件上或之上，使得一或多個元件是插置在所述第一及第二元件之間。在其中上下文允許的情形中，在以上的詳細說明中利用單數或複數的字亦分別可包含複數或單數。所述字"或"是關於一表列的兩個或多個項目，該字是涵蓋所述字的以下解釋的全部：在所述表列中的項目的任一個、在所述表列中的全部項目、以及在所述表列中的項目的任意組合。
再者，在此使用的條件語言，例如尤其是"可"、"可以"、"可能"、"或許"、"例如"、"像是"與類似者，除非另有明確陳述、或者在被使用的上下文之內另有理解，否則一般是欲傳達某些實施例有包含、而其它實施例並不包含某些特徵、元件及/或狀態。因此，此種條件語言一般並非欲意指特徵、元件及/或狀態以任何方式對於一或多個實施例而言是必要的。
儘管某些實施例已經加以敘述，但是這些實施例只是為了舉例而被提出，因而並不欲限制本揭露內容的範疇。確實，在此所述的新穎的設備、方法及系統可以用各種其它形式來體現；再者，以在此所述的方法及系統的形式的各種省略、替代、以及改變可加以完成，而不脫離本揭露內容的精神。例如，儘管區塊是以一給定的配置來呈現，但是替代實施例可以利用不同的構件及/或電路拓樸來執行類似的功能，並且某些區塊可被刪除、移動、加入、細分、組合、及/或修改。這些區塊的每一個可以用各種不同的方式來實施。上述各種實施例的元件及動作的任何適當的組合都可以結合以提供進一步的實施例。所附的請求項及其等同物是欲涵蓋此種將會落入本揭露內容的範疇及精神之內的形式或修改。
100:微電子系統
101:第一晶粒
102:第二晶粒
131:散熱器
137:流體的冷卻單元
137-1:底部壁
240:流體的系統
249:熱介面材料(TIM)
301:底部/基底部分
302:頂端部分
303:囊封部分
336:矽
337:半導體材料
338:聚合物/塑膠材料
391、392:指狀特徵/指狀物
393:指狀特徵/指狀物/傳導的貫孔
450:蓋結構
1000:基底半導體元件
1391:液體通道
1392:熱導管
特定的實施方式現在將會參考以下的圖式來加以描述，其是舉例提供的，而非限制性的。
[圖1]是概要地描繪根據所揭露的技術的某些實施例的一範例的微電子系統的橫截面圖。
[圖2]是概要地描繪根據所揭露的技術的某些實施例的另一範例的微電子系統的橫截面圖。
[圖3A]是概要地描繪根據所揭露的技術的某些實施例的又一範例的微電子系統的橫截面圖。[圖3B]、[圖3C]及[圖3D]是概要地描繪範例的流體的冷卻單元的橫截面圖，其可被用在圖3A的範例的微電子系統。
[圖4]是概要地描繪根據所揭露的技術的某些實施例的又一範例的微電子系統的橫截面圖。
100:微電子系統
101:第一晶粒
102:第二晶粒
131:散熱器
137:流體的冷卻單元
137-1:底部壁
1000:基底半導體元件
1391:液體通道
1392:熱導管
Claims (43)
- 一種微電子裝置，其包括： 第一半導體元件； 至少一第二半導體元件，其被設置在所述第一半導體元件上；以及 流體的冷卻單元，其被設置在所述第一半導體元件上，所述流體的冷卻單元包括腔結構以含有流體，所述流體的冷卻單元包括熱路徑以將熱傳導離開所述第一半導體元件。
- 如請求項1之微電子裝置，其中流體是藉由主動機構而被傳輸穿過所述腔結構。
- 如請求項1之微電子裝置，其中所述腔結構是由一或多種電性非傳導或半導的材料所形成的。
- 如請求項3之微電子裝置，其中所述一或多種電性非傳導或半導的材料包括矽或塑膠。
- 如請求項1之微電子裝置，其中所述腔結構的內表面包括被配置以增加在所述流體中的亂流的特徵。
- 如請求項5之微電子裝置，其中所述特徵包括陣列的柱。
- 如請求項5之微電子裝置，其中所述特徵包括矽或金屬。
- 如請求項5之微電子裝置，其中所述腔結構包括底部壁，並且其中所述特徵被設置在所述底部壁上。
- 如請求項8之微電子裝置，其中所述特徵包括延伸至所述第一半導體元件的金屬特徵。
- 如請求項9之微電子裝置，其中延伸至所述第一半導體元件的所述金屬特徵是藉由將被設置在所述底部壁上的特徵直接接合至被設置在所述第一半導體元件中的傳導的貫孔而形成。
- 如請求項5之微電子裝置，其中所述特徵被設置在所述所述第一半導體元件上。
- 如請求項1之微電子裝置，其中所述腔結構是藉由將無底部壁的蓋結構直接接合至所述第一半導體元件而形成。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的熱膨脹係數是實質類似於所述第一半導體元件的熱膨脹係數。
- 如請求項1之微電子裝置，其中所述第一半導體元件包括矽，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的熱膨脹係數是實質類似於矽的熱膨脹係數。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的熱膨脹係數是低於銅的熱膨脹係數。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁的熱膨脹係數是低於10μm/m℃。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁包括矽。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是在無中介黏著劑下直接接合至所述第一半導體元件。
- 如請求項18之微電子裝置，其中在所述底部壁以及所述第一半導體元件之間的所述介面包括介電質至介電質的直接接合。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由焊料接合而被接合至所述第一半導體元件。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由黏著劑接合而被接合至所述第一半導體元件。
- 如請求項1之微電子裝置，其中所述腔結構包括被設置在所述第一半導體元件上的底部壁，並且其中所述底部壁是藉由熱介面材料而被接合至所述第一半導體元件。
- 如請求項1之微電子裝置，其中所述至少一第二半導體元件是在無中介黏著劑下直接混合接合至所述第一半導體元件。
- 如請求項23之微電子裝置，其中在所述至少一第二半導體元件以及所述第一半導體元件之間的所述介面包括導體至導體以及介電質至介電質的直接接合。
- 如請求項1之微電子裝置，其進一步包括被設置在所述至少一第二半導體元件上的散熱器。
- 如請求項25之微電子裝置，其中所述流體的冷卻單元被配置以從所述第一半導體元件傳導熱至所述散熱器。
- 如請求項25之微電子裝置，其中所述散熱器是在無中介黏著劑下直接接合至所述至少一第二半導體元件。
- 如請求項1之微電子裝置，其中所述第一半導體元件包括整合的裝置晶粒。
- 如請求項1之微電子裝置，其中所述至少一第二半導體元件包括整合的裝置晶粒。
- 一種形成微電子裝置之方法，所述方法包括： 提供第一半導體元件；以及 將第二半導體元件以及流體的冷卻單元接合至所述第一半導體元件，使得所述第二半導體元件以及所述流體的冷卻單元被設置在所述第一半導體元件上， 其中所述流體的冷卻單元包括腔結構以含有流體，所述流體的冷卻單元包括熱路徑以將熱傳導離開所述第一半導體元件。
- 如請求項30之方法，其中接合所述第二半導體元件包括在無中介黏著劑下直接接合所述第二半導體元件至所述第一半導體元件。
- 如請求項30之方法，其中所述腔結構包括底部壁，並且其中接合所述流體的冷卻單元包括在無中介黏著劑下直接接合所述底部壁至所述第一半導體元件。
- 如請求項30之方法，其進一步包括藉由將無底部壁的蓋結構直接接合至所述第一半導體元件來形成所述腔結構。
- 如請求項1之微電子裝置，其中所述流體包括氣體。
- 如請求項1之微電子裝置，其中所述流體包括液體。
- 如請求項1之微電子裝置，其中所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流。
- 一種微電子裝置，其包括： 第一半導體元件； 流體的冷卻單元，其是在無黏著劑下直接接合至所述第一半導體元件，所述流體的冷卻單元包括腔結構以含有流體。
- 如請求項37之微電子裝置，其進一步包括至少一第二半導體元件，其被設置在所述第一半導體元件上。
- 如請求項38之微電子裝置，其中所述流體的冷卻單元降低通過所述至少一第二半導體元件的熱流。
- 如請求項1之微電子裝置，其中所述至少一第二半導體元件被設置在所述流體的冷卻單元中。
- 如請求項1之微電子裝置，其中所述至少一第二半導體元件被設置在所述流體的冷卻單元之外。
- 如請求項30之方法，其中所述第二半導體元件被設置在所述流體的冷卻單元中。
- 如請求項30之方法，其中所述第二半導體元件被設置在所述流體的冷卻單元之外。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163264261P | 2021-11-18 | 2021-11-18 | |
| US63/264,261 | 2021-11-18 | ||
| US18/056,070 US20230154828A1 (en) | 2021-11-18 | 2022-11-16 | Fluid cooling for die stacks |
| US18/056,070 | 2022-11-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202329360A true TW202329360A (zh) | 2023-07-16 |
Family
ID=86324068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111144107A TW202329360A (zh) | 2021-11-18 | 2022-11-18 | 用於晶粒堆疊的流體冷卻 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230154828A1 (zh) |
| TW (1) | TW202329360A (zh) |
| WO (1) | WO2023091485A1 (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
| US10446441B2 (en) | 2017-06-05 | 2019-10-15 | Invensas Corporation | Flat metal features for microelectronics applications |
| US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
| US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
| US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| WO2020010136A1 (en) | 2018-07-06 | 2020-01-09 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
| US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
| US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
| US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
| US10854578B2 (en) | 2019-03-29 | 2020-12-01 | Invensas Corporation | Diffused bitline replacement in stacked wafer memory |
| US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
| US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
| US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
| US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
| US11842894B2 (en) | 2019-12-23 | 2023-12-12 | Adeia Semiconductor Bonding Technologies Inc. | Electrical redundancy for bonded structures |
| WO2021188846A1 (en) | 2020-03-19 | 2021-09-23 | Invensas Bonding Technologies, Inc. | Dimension compensation control for directly bonded structures |
| US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
| US11430777B2 (en) * | 2020-11-19 | 2022-08-30 | Semiconductor Components Industries, Llc | Power module package for direct cooling multiple power modules |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106505B2 (en) * | 2007-10-31 | 2012-01-31 | International Business Machines Corporation | Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly |
| US10964624B2 (en) * | 2017-01-26 | 2021-03-30 | Intel Corporation | Techniques for fluid cooling of integrated circuits in packages |
| US11488936B2 (en) * | 2019-12-18 | 2022-11-01 | Xilinx, Inc. | Stacked silicon package assembly having vertical thermal management |
| US11854931B2 (en) * | 2019-12-19 | 2023-12-26 | Intel Corporation | STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die |
| CN111128976B (zh) * | 2019-12-20 | 2021-10-01 | 青岛歌尔智能传感器有限公司 | 一种芯片堆叠封装散热结构及制作方法 |
-
2022
- 2022-11-16 US US18/056,070 patent/US20230154828A1/en active Pending
- 2022-11-16 WO PCT/US2022/050105 patent/WO2023091485A1/en active Application Filing
- 2022-11-18 TW TW111144107A patent/TW202329360A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20230154828A1 (en) | 2023-05-18 |
| WO2023091485A1 (en) | 2023-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202329360A (zh) | 用於晶粒堆疊的流體冷卻 | |
| US20230154816A1 (en) | Thermal bypass for stacked dies | |
| US20230197559A1 (en) | Thermoelectric cooling for die packages | |
| US20230245950A1 (en) | Heat dissipating system for electronic devices | |
| US20230197560A1 (en) | Thermoelectric cooling in microelectronics | |
| US8269341B2 (en) | Cooling structures and methods | |
| US9524943B2 (en) | Compact semiconductor package and related methods | |
| US10811389B2 (en) | Semiconductor package for thermal dissipation | |
| TWI573223B (zh) | 空腔基板保護之積體電路 | |
| EP2973697B1 (en) | Method of creating a coolant channel in a semiconductor wafer assembly | |
| US8841768B2 (en) | Chip package and a method for manufacturing a chip package | |
| TW201824495A (zh) | 積體電路封裝的重佈線層結構 | |
| US20210280497A1 (en) | Modular technique for die-level liquid cooling | |
| US20240186214A1 (en) | Three Dimensional IC Package with Thermal Enhancement | |
| US11348790B2 (en) | Apparatus and method for wafer bonding | |
| TW202234536A (zh) | 半導體封裝及封裝組件及製造方法 | |
| US20070205502A1 (en) | Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices | |
| US9391000B2 (en) | Methods for forming silicon-based hermetic thermal solutions | |
| KR20240103015A (ko) | 적층된 다이를 위한 열 우회 | |
| US20240047298A1 (en) | Semiconductor structure | |
| US20240128146A1 (en) | Semiconductor package for enhanced cooling | |
| JPH05152476A (ja) | 半導体集積回路装置及びその製造方法及び電子計算機 | |
| US20240203823A1 (en) | Integrated systems for cooling high powered devices and methods of manufacturing the same | |
| TWI220305B (en) | 3-dimensional chip stacking packaging structure with heat conduction gain | |
| TW202226455A (zh) | 半導體裝置及形成半導體裝置的方法 |