CN114203245B - 一种eFuse控制方法及相关组件 - Google Patents

一种eFuse控制方法及相关组件 Download PDF

Info

Publication number
CN114203245B
CN114203245B CN202210149003.6A CN202210149003A CN114203245B CN 114203245 B CN114203245 B CN 114203245B CN 202210149003 A CN202210149003 A CN 202210149003A CN 114203245 B CN114203245 B CN 114203245B
Authority
CN
China
Prior art keywords
fuse
state information
instruction
burning
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210149003.6A
Other languages
English (en)
Other versions
CN114203245A (zh
Inventor
汪虎
宗强
吴寿化
管磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Chip Hope Micro-Electronics Ltd
Original Assignee
Shenzhen Chip Hope Micro-Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Chip Hope Micro-Electronics Ltd filed Critical Shenzhen Chip Hope Micro-Electronics Ltd
Priority to CN202210149003.6A priority Critical patent/CN114203245B/zh
Publication of CN114203245A publication Critical patent/CN114203245A/zh
Application granted granted Critical
Publication of CN114203245B publication Critical patent/CN114203245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种eFuse的控制方法及相关组件,该方案中,先按照各个fuse的地址顺序依次读取各个fuse的状态信息,从而在接收到fuse烧录指令时,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断。由于eFuse中的各个fuse在烧断时,无需向其施加大电压,也即无需设置PAD,消除了PAD造成的空间占用,且通过先获取各个fuse的状态信息,从而在后续对与fuse烧录指令对应的fuse进行烧断时可直接针对其中状态信息为正常连接的fuse进行烧断,提高效率。

Description

一种eFuse控制方法及相关组件
技术领域
本发明涉及集成电路领域,特别是涉及一种eFuse控制方法及相关组件。
背景技术
现有技术中在对工作芯片参数进行电修调时,通常是在fuse两端分别设置一个PAD(焊盘),通过在两个PAD上施加大电压和大电流,以将fuse烧断,实现修调的目的,但是,由于PAD体积较大,且fuse较多时,每个fuse都需要设置PAD,这就导致芯片面积进一步增加。且在向PAD施加电压时,根据不同的fuse和不同的环境所需的电压不同,对电压源的需求也不同,因此会导致fuse进行修调时的匹配性较差,无法适应不同的芯片或不同的环境,从而也会导致其稳定性的降低。
因此,提供一种新型的电修调的方式,是本领域技术人员亟待解决的问题。
发明内容
本发明的目的是提供一种eFuse控制方法及相关组件,其中eFuse中的各个fuse在烧断时,无需向其施加大电压,也即无需设置PAD,消除了PAD造成的空间占用,且通过先获取各个fuse的状态信息,从而在后续对与fuse烧录指令对应的fuse进行烧断时可直接针对其中状态信息为正常连接的fuse进行烧断,提高效率。
为解决上述技术问题,本发明提供了一种eFuse控制方法,所述eFuse设置于工作芯片中,包括处理器及与所述处理器连接的多个fuse;所述方法应用于所述处理器,包括:
按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;
判断是否接收到所述工作芯片发送的fuse烧录指令;
若是,则控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断。
优选地,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断之后,还包括:
控制自身下电重启,并进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断步骤。
优选地,判断是否接收到fuse烧录指令之后,还包括:
若否,则向所述工作芯片发送正常工作指令,使所述工作芯片进入正常工作状态。
优选地,按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断之前,还包括:
在自身上电复位后进行自身的电源/基准建立;
判断自身是否上电完成;
若上电完成,则进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断的步骤。
优选地,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断,包括:
确定所述fuse烧录指令中各个待烧录的fuse的地址和烧录指令;
将与各个待烧录的所述fuse的地址对应的各个fuse中所述状态信息为所述正常连接的fuse按照所述烧录指令烧断。
优选地,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断,包括:
S61:确定所述fuse烧录指令中各个待烧录的fuse的地址和烧录指令;
S62:按照各个所述fuse的地址顺序将第一个地址对应的所述fuse设定为第一fuse;
S63:判断所述当前fuse是否为所述fuse烧录指令中的待烧录的fuse,若是,则进入步骤S64,若否,则进入步骤S66;
S64:判断所述当前fuse的状态信息是否为所述正常连接,若是,则进入步骤S65,若否,则进入步骤S66;
S65:按照所述烧录指令将所述当前fuse烧断;
S66:判断所述当前fuse是否为最后一个fuse,若否,则按照各个所述fuse的地址顺序将所述当前fuse的下一个fuse设定为所述当前fuse,并返回步骤S63。
为解决上述技术问题,本发明提供了一种eFuse控制系统,所述eFuse设置于工作芯片中,包括处理器及与所述处理器连接的多个fuse;所述系统应用于所述处理器,包括:
读取单元,用于按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;
判断单元,用于判断是否接收到所述工作芯片发送的fuse烧录指令;
控制单元,用于在接收到所述fuse烧录指令时,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断。
为解决上述技术问题,本发明提供了一种eFuse控制装置,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述所述eFuse控制方法的步骤。
优选地,还包括整形模块、移位寄存器、分别与各个所述fuse连接的解码锁存器;
所述整形模块的输入端与工作芯片的时钟信号输出端连接,用于对所述工作芯片输出的时钟信号进行整形处理;
所述移位寄存器的输入端与所述工作芯片的时钟信号输出端连接,输出端与所述处理器的fuse切换端以及各个所述解码锁存器的使能端连接,用于基于所述工作芯片输出的时钟信号向所述处理器发送切换至处理下一个所述fuse的切换指令,并向下一个所述fuse对应的所述解码锁存器发送使能指令;
所述处理器的时钟输入端与所述整形模块的输出端连接,用于基于整形处理后的所述时钟信号,在接收到所述工作芯片发送的读取指令时,基于所述切换指令按照各个所述fuse地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;并在接收到所述工作芯片发送的烧录指令时向与所述烧录指令对应的所述fuse连接的所述解码锁存器发送烧录指令;
所述解码锁存器的数据输入端与所述处理器连接,时钟输入端与所述整形模块的输出端连接,用于基于整形处理后的所述时钟信号,在接收到所述使能信号时将与自身连接的所述fuse的状态信息发送至所述处理器,或在接收到所述烧录指令时对自身连接的所述fuse进行烧录。
为解决上述技术问题,本发明提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述所述的eFuse控制方法的步骤。
本申请提供了一种eFuse的控制方法及相关组件,该方案中,先按照各个fuse的地址顺序依次读取各个fuse的状态信息,从而在接收到fuse烧录指令时,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断。由于eFuse中的各个fuse在烧断时,无需向其施加大电压,也即无需设置PAD,消除了PAD造成的空间占用,且通过先获取各个fuse的状态信息,从而在后续对与fuse烧录指令对应的fuse进行烧断时可直接针对其中状态信息为正常连接的fuse进行烧断,提高效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种eFuse控制方法的流程示意图;
图2为本发明公开的一种eFuse中处理器的示意图;
图3为本发明提供的一种eFuse控制系统的结构示意图;
图4为本发明提供的一种eFuse控制装置的结构示意图;
图5为本发明提供的一种eFuse控制装置的具体的结构示意图;
图6为本发明公开的一种解码锁存器的结构示意图;
图7为本发明公开的一种fuse读取的时序图;
图8为本发明公开的一种fuse烧录的时序图;
图9为本发明公开的另一种fuse读取的时序图;
图10为本发明提供的一种烧录fuse时的连接示意图;
图11为本发明提供的另一种烧录fuse时的连接示意图。
具体实施方式
本发明的核心是提供一种eFuse控制方法及相关组件,其中eFuse中的各个fuse在烧断时,无需向其施加大电压,也即无需设置PAD,消除了PAD造成的空间占用,且通过先获取各个fuse的状态信息,从而在后续对与fuse烧录指令对应的fuse进行烧断时可直接针对其中状态信息为正常连接的fuse进行烧断,提高效率。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图1,图1为本发明提供的一种eFuse控制方法的流程示意图,eFuse设置于工作芯片中,包括处理器及与处理器连接的多个fuse;方法应用于处理器,包括:
S11:按照各个fuse的地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断;
申请人考虑到现有技术中在对fuse进行烧录时,通常是通过在fuse两端设置的PAD施加大电压,以将该fuse烧断,但是,当fuse的数量较多时,需要设置的PAD也较多,导致工作芯片体积增大,且不同的fuse可能需要不同大小的电压才能烧断,这就导致在对fuse进行烧录时需要进行电压的匹配,且由于环境的变化,fuse对电压的需求不同,导致电压混合fuse的匹配性较差,稳定性不高。而且,现有技术中在对fuse进行烧录时,需在CP(chipprobe)测试阶段进行,增加了工作芯片的CP测试成本。
为了解决上述技术问题,本申请中采用eFuse对工作芯片进行电修调,eFuse设置于工作芯片中,eFuse中设置了多个fuse,而eFuse中的各个fuse的烧录由处理器进行控制,无需额外设置PAD或增加外设电源,本申请中的eFuse的处理器可直接对fuse进行烧录,减小了外设PAD和电源造成的工作芯片的体积增大,同时保证了fuse的稳定性,且由于各个fuse和处理器封装于eFuse中,处理器可直接通过控制信号对fuse进行烧录,无需在工作芯片的CP测试阶段完成,也可在工作芯片封装完成后通过对处理器中的代码或参数进行修改,以实现fuse的烧录,实现节省CP或省去CP测试。
本实施例中在对fuse进行烧录之前,先确定各个fuse的状态信息,具体确定各个fuse处于正常连接还是已被烧断,从而便于后续期望对正常连接中的fuse进行烧断时,直接烧录即可,而期望对已被烧断的fuse进行烧断时,不需进行烧录处理,节省处理过程。
请参照图2,图2为本发明公开的一种eFuse中处理器的示意图,其中eFuse为处理器,VDD为处理器进行供电的电源,EN为处理器接收使能信号的端口。
作为一种优选地实施例,按照各个fuse的地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断之前,还包括:在自身上电复位后进行自身的电源/基准建立;判断自身是否上电完成;若上电完成,则进入按照各个fuse的地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断的步骤。
本实施例中,在读取各fuse的状态信息之前,在自身上电复位之后先确定自身的电源/基准是否建立,从而在后续确定各个fuse的状态信息时能够更加准确。
S12:判断是否接收到工作芯片发送的fuse烧录指令;
本实施例中,在读取了各个fuse的状态信息之后,还需判断是否接收到工作芯片发送的fuse指令,从而根据fuse烧录指令进行fuse的烧录。
S13:若接收到工作芯片发送的fuse烧录指令,则控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断。
若接收到fuse烧录指令,则可直接根据fuse烧录指令对其中对应的待烧录的fuse进行烧录,当然,只需对处于正常连接的状态信息的fuse进行烧录即可,已处于已被烧断的fuse无需重复烧录,以保证eFuse的电修调的正确性,保证工作芯片的正常工作。
作为一种优选地实施例,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断之后,还包括:控制自身下电重启,并进入按照各个fuse的地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断步骤。
当根据fuse烧录指令对各个fuse进行烧录之后,自身下电重启,也即eFuse下电重启,从而保证eFuse根据烧录后的fuse进行电修调,满足工作芯片的需求。
作为一种优选地实施例,判断是否接收到fuse烧录指令之后,还包括:若否,则向工作芯片发送正常工作指令,使工作芯片进入正常工作状态。
若在确定了各个fuse的状态信息后,工作芯片根据各个fuse的状态信息确定无需进行烧录,也即未收到工作芯片的fuse烧录指令,可直接向工作芯片发送正常工作指令,也即向工作芯片发送eFuse已准备好可开始工作的指令,从而使工作芯片进入正常工作的状态。
作为一种优选地实施例,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断,包括:确定fuse烧录指令中各个待烧录的fuse的地址和烧录指令;将与各个待烧录的fuse的地址对应的各个fuse中状态信息为正常连接的fuse按照烧录指令烧断。
本实施例中,在按照fuse烧录指令对各个fuse进行烧录时,给出了一种烧录实例,即为根据fuse烧录指令确定需待烧录的各个fuse的地址和烧录指令,从而直接找到代烧录的各个fuse的地址对其进行烧录,将其烧断,这种方式能够直接地将待烧录的fuse进行烧录,满足工作芯片正常工作的需求。
需要说明的是,本申请中工作芯片在向处理器发送fuse烧录指令时,可以但不限定为通过一个引脚接收待烧录fuse的地址,通过另一个引脚接收待烧录的fuse的烧录指令,也可以地址和烧录指令均通过一个引脚进行接收,本申请对fuse烧录指令的传输引脚不作限定。
若接收到fuse烧录指令,则进入烧录模式,从而根据fuse烧录指令对fuse进行烧录。
综上,本申请中的eFuse中的各个fuse在烧断时,无需向其施加大电压,也即无需设置PAD,消除了PAD造成的空间占用,且通过先获取各个fuse的状态信息,从而在后续对与fuse烧录指令对应的fuse进行烧断时可直接针对其中状态信息为正常连接的fuse进行烧断,提高效率。
在上述实施例的基础上:
作为一种优选地实施例,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断,包括:
S61:确定fuse烧录指令中各个待烧录的fuse的地址和烧录指令;
S62:按照各个fuse的地址顺序将第一个地址对应的fuse设定为第一fuse;
S63:判断当前fuse是否为fuse烧录指令中的待烧录的fuse,若是,则进入步骤S64,若否,则进入步骤S66;
S64:判断当前fuse的状态信息是否为正常连接,若是,则进入步骤S65,若否,则进入步骤S66;
S65:按照烧录指令将当前fuse烧断;
S66:判断当前fuse是否为最后一个fuse,若否,则按照各个fuse的地址顺序将当前fuse的下一个fuse设定为当前fuse,并返回步骤S63。
本实施例中,在根据fuse烧录指令对待烧录的fuse进行烧录时,给出了另一种烧录实例,即为遍历各个fuse的地址,并判断当前fuse是否为待烧录的fuse,若是,且其状态信息为正常连接,则可直接对其进行烧录,将其烧断,而若是,且其状态信息为已被烧断,则无需对其重复烧录,切换至判断下一个fuse是否为待烧录的fuse即可。
而若当前fuse并非待烧录的fuse,可直接切换至下一个fuse,判断下一个fuse是否为待烧录fuse即可。
基于此,可更准确地对各个待烧录的fuse进行烧录,保证工作芯片的正常工作。
请参照图3,图3为本发明提供的一种eFuse控制系统的结构示意图,eFuse设置于工作芯片中,包括处理器及与处理器连接的多个fuse;系统应用于处理器,包括:
读取单元31,用于按照各个fuse的地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断;
判断单元32,用于判断是否接收到工作芯片发送的fuse烧录指令;
控制单元33,用于在接收到fuse烧录指令时,控制fuse烧录指令对应的fuse中状态信息为正常连接的fuse烧断。
对于本发明提供的一种eFuse控制系统的介绍请参照上述方法实施例,本发明在此不再赘述。
请参照图4,图4为本发明提供的一种eFuse控制装置的结构示意图,该装置包括:
存储器41,用于存储计算机程序;
处理器42,用于执行计算机程序时实现如上述eFuse控制方法的步骤。
对于本发明提供的一种eFuse控制装置的介绍请参照上述方法实施例,本发明在此不再赘述。
作为一种优选地实施例,还包括整形模块、移位寄存器、分别与各个fuse连接的解码锁存器;
整形模块的输入端与工作芯片的时钟信号输出端连接,用于对工作芯片输出的时钟信号进行整形处理;
移位寄存器的输入端与工作芯片的时钟信号输出端连接,输出端与处理器的fuse切换端以及各个解码锁存器的使能端连接,用于基于工作芯片输出的时钟信号向处理器发送切换至处理下一个fuse的切换指令,并向下一个fuse对应的解码锁存器发送使能指令;
处理器的时钟输入端与整形模块的输出端连接,用于基于整形处理后的时钟信号,在接收到工作芯片发送的读取指令时,基于切换指令按照各个fuse地址顺序依次读取各个fuse的状态信息,状态信息包括正常连接和已被烧断;并在接收到工作芯片发送的烧录指令时向与烧录指令对应的fuse连接的解码锁存器发送烧录指令;
解码锁存器的数据输入端与处理器连接,时钟输入端与整形模块的输出端连接,用于基于整形处理后的时钟信号,在接收到使能信号时将与自身连接的fuse的状态信息发送至处理器,或在接收到烧录指令时对自身连接的fuse进行烧录。
本实施例中的eFuse控制装置包括整形模块、移位寄存器、分别与各个fuse连接的解码锁存器,请参照图5,图6,图7,图8和图9,图5为本发明提供的一种eFuse控制装置的具体的结构示意图,图6为本发明公开的一种解码锁存器的结构示意图,图7为本发明公开的一种fuse读取的时序图,图8为本发明公开的一种fuse烧录的时序图,图9为本发明公开的另一种fuse读取的时序图。其中,整形模块包括第一整形电路和第二整形电路,第一整形电路为解码锁存器提供整形处理后的时钟信号,第二整形电路为处理器提供整形处理后的时钟信号,图5中的eFusecore为处理器,decoder&latch为解码锁存器,处理器的EN端,也即使能端接收到使能信号时开始工作,如图7、图8和图9中的EN为高电平时,处理器工作,处理器的read端为高电平时,也即read端接收到整形处理后的时钟信号为高电平时进行fuse的状态信息的读取,每去诶换一个时钟信号便切换至读取下一个fuse的状态信息,具体地,图7自处理器使能后,每个时钟信号依次标记了序号,也即从N=1至N=2n,相应地,移位寄存器也按照时钟信号的顺序依次自身的Q<1>至Q<n>输出高电平,时钟信号为N=1时,移位寄存器输出Q<1>为高电平,其他为低电平,处理器对第一个fuse进行状态信息的读取,如图6和图7中所示,N=1时,处理器对第一个fuse进行状态信息的读取,此时第一个fuse对应的解码锁存器确定自身的fuse的状态信息F<1>为正常连接,也即图7中F<1>为高电平,处理器接收到第一个fuse对应的解码锁存器的数据data为高电平,而第二个在时钟信号到来后,第二个fuse对应的解码锁存器确定自身的fuse的状态信息F<2>为已被烧断,也即图7中F<2>为低电平,处理器接收到第二个fuse对应的解码锁存器的数据data为低电平,以此类推,且各个解码锁存器根据自身的锁存端口latch的时钟信号对应的fuse的状态信息进行锁存。
当移位寄存器的reset端口接收到reset信号时,重新从第一个fuse进行移位。移位寄存器和OSC,也即晶振之间也可以连接整形电路,以对晶振输出的时钟信号进行整形处理。
图5中的处理器的read端输入整形处理后的时钟信号,此时处理器对各个fuse的状态信息进行读取,而处理器的write端输入整形处理后的时钟信号时处于烧录状态,根据fuse烧录指令,按照时钟信号对待烧录的fuse进行烧录。
请参照图10,图10为本发明提供的一种烧录fuse时的连接示意图。
图10中,整形1、整形2和整形3分别为三个整形电路,port1为处理器和移位寄存器提供时钟信号,可见,整形1和整形3使输入至处理器的write的高电平之后向移位寄存器的reset输入高电平,具体地,图8中,处理器的EN在port1和port2的高电平之后使能,则不对EN高电平之前的port1和port2信号进行处理,后续port2连续输出的电平的个数为待烧录的fuse的地址,图8中以第四个fuse为例,port2连续输出4个高电平,移位寄存器控制处理器对第四个fuse进行烧录,且等待port1为高电平也即write断口为高电平时处理器再进行烧录,随后移位寄存器重置,对下一个fuse进行烧录。
请参照图11,图11为本发明提供的另一种烧录fuse时的连接示意图。
图11中的整形1和整形2为两个整形电路,port2使移位寄存器控制处理器对各个fuse依次进行调用,而当调用当前fuse时且port1为高电平才可对当前fuse进行烧录,否则不进行烧录。
其中,图中所示的Pin signal为引脚的电平信号,也即为处理器各个引脚的电平信号,init为高电平时,处理器上电完成,可进行fuse的状态信息的读取,clk为整形处理后的时钟信号。
本发明中的计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述的eFuse控制方法的步骤。
对于本发明提供的计算机可读存储介质的介绍请参照上述方法实施例,本发明在此不再赘述。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种eFuse控制方法,其特征在于,所述eFuse设置于工作芯片中,包括处理器及与所述处理器连接的多个fuse;所述方法应用于所述处理器,包括:
按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;
判断是否接收到所述工作芯片发送的fuse烧录指令;
若是,则控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断;
按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断之前,还包括:
基于整形处理后的时钟信号,在接收到所述工作芯片发送的读取指令时,基于切换指令进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断的步骤;
整形处理后的所述时钟信号为整形模块对所述工作芯片输出的时钟信号进行整形处理后输出的所述时钟信号,所述整形模块的输入端与所述工作芯片的时钟信号输出端连接;
所述切换指令为移位寄存器基于所述工作芯片输出的时钟信号发送的切换至处理下一个所述fuse的指令,所述移位寄存器的输入端与所述工作芯片的时钟信号输出端连接,输出端与各个解码锁存器的使能端连接,还用于在发送所述切换指令时向下一个所述fuse对应的所述解码锁存器发送使能指令;
按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,包括:
按照各个所述fuse的地址顺序依次接收各个所述解码锁存器发送的各个所述fuse的状态信息;
控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断,包括:
向与所述烧录指令对应的所述fuse连接的所述解码锁存器发送烧录指令,以使所述解码锁存器基于整形处理后的所述时钟信号,在接收到所述烧录指令时对自身连接的所述fuse进行烧录;
所述解码锁存器的时钟输入端与所述整形模块的输出端连接,还用于基于整形处理后的所述时钟信号,在接收到所述使能指令时生成与自身连接的所述fuse的状态信息。
2.如权利要求1所述的eFuse控制方法,其特征在于,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断之后,还包括:
控制自身下电重启,并进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断步骤。
3.如权利要求1所述的eFuse控制方法,其特征在于,判断是否接收到fuse烧录指令之后,还包括:
若否,则向所述工作芯片发送正常工作指令,使所述工作芯片进入正常工作状态。
4.如权利要求1所述的eFuse控制方法,其特征在于,按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断之前,还包括:
在自身上电复位后进行自身的电源/基准建立;
判断自身是否上电完成;
若上电完成,则进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断的步骤。
5.如权利要求1所述的eFuse控制方法,其特征在于,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断,包括:
确定所述fuse烧录指令中各个待烧录的fuse的地址和烧录指令;
将与各个待烧录的所述fuse的地址对应的各个fuse中所述状态信息为所述正常连接的fuse按照所述烧录指令烧断。
6.如权利要求1所述的eFuse控制方法,其特征在于,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断,包括:
S61:确定所述fuse烧录指令中各个待烧录的fuse的地址和烧录指令;
S62:按照各个所述fuse的地址顺序将第一个地址对应的所述fuse设定为第一fuse;
S63:判断当前fuse是否为所述fuse烧录指令中的待烧录的fuse,若是,则进入步骤S64,若否,则进入步骤S66;
S64:判断所述当前fuse的状态信息是否为所述正常连接,若是,则进入步骤S65,若否,则进入步骤S66;
S65:按照所述烧录指令将所述当前fuse烧断;
S66:判断所述当前fuse是否为最后一个fuse,若否,则按照各个所述fuse的地址顺序将所述当前fuse的下一个fuse设定为所述当前fuse,并返回步骤S63。
7.一种eFuse控制系统,其特征在于,所述eFuse设置于工作芯片中,包括处理器及与所述处理器连接的多个fuse;所述系统应用于所述处理器,包括:
读取单元,用于按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;
判断单元,用于判断是否接收到所述工作芯片发送的fuse烧录指令;
控制单元,用于在接收到所述fuse烧录指令时,控制所述fuse烧录指令对应的fuse中所述状态信息为所述正常连接的fuse烧断;
所述eFuse控制系统还用于在按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断之前,基于整形处理后的时钟信号,在接收到所述工作芯片发送的读取指令时,基于切换指令进入按照各个所述fuse的地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断的步骤;
整形处理后的所述时钟信号为整形模块对所述工作芯片输出的时钟信号进行整形处理后输出的所述时钟信号,所述整形模块的输入端与所述工作芯片的时钟信号输出端连接;
所述切换指令为移位寄存器基于所述工作芯片输出的时钟信号发送的切换至处理下一个所述fuse的指令,所述移位寄存器的输入端与所述工作芯片的时钟信号输出端连接,输出端与各个解码锁存器的使能端连接,还用于在发送所述切换指令时向下一个所述fuse对应的所述解码锁存器发送使能指令;
所述读取单元具体用于按照各个所述fuse的地址顺序依次接收各个所述解码锁存器发送的各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;
所述控制单元具体用于向与所述烧录指令对应的所述fuse连接的所述解码锁存器发送烧录指令,以使所述解码锁存器基于整形处理后的所述时钟信号,在接收到所述烧录指令时对自身连接的所述fuse进行烧录;
所述解码锁存器的时钟输入端与所述整形模块的输出端连接,还用于基于整形处理后的所述时钟信号,在接收到所述使能指令时生成与自身连接的所述fuse的状态信息。
8.一种eFuse控制装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述eFuse控制方法的步骤。
9.如权利要求8所述的eFuse控制装置,其特征在于,还包括整形模块、移位寄存器、分别与各个所述fuse连接的解码锁存器;
所述整形模块的输入端与工作芯片的时钟信号输出端连接,用于对所述工作芯片输出的时钟信号进行整形处理;
所述移位寄存器的输入端与所述工作芯片的时钟信号输出端连接,输出端与所述处理器的fuse切换端以及各个所述解码锁存器的使能端连接,用于基于所述工作芯片输出的时钟信号向所述处理器发送切换至处理下一个所述fuse的切换指令,并向下一个所述fuse对应的所述解码锁存器发送使能指令;
所述处理器的时钟输入端与所述整形模块的输出端连接,用于基于整形处理后的所述时钟信号,在接收到所述工作芯片发送的读取指令时,基于所述切换指令按照各个所述fuse地址顺序依次读取各个所述fuse的状态信息,所述状态信息包括正常连接和已被烧断;并在接收到所述工作芯片发送的烧录指令时向与所述烧录指令对应的所述fuse连接的所述解码锁存器发送烧录指令;
所述解码锁存器的数据输入端与所述处理器连接,时钟输入端与所述整形模块的输出端连接,用于基于整形处理后的所述时钟信号,在接收到所述使能指令时将与自身连接的所述fuse的状态信息发送至所述处理器,或在接收到所述烧录指令时对自身连接的所述fuse进行烧录。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述的eFuse控制方法的步骤。
CN202210149003.6A 2022-02-18 2022-02-18 一种eFuse控制方法及相关组件 Active CN114203245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210149003.6A CN114203245B (zh) 2022-02-18 2022-02-18 一种eFuse控制方法及相关组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210149003.6A CN114203245B (zh) 2022-02-18 2022-02-18 一种eFuse控制方法及相关组件

Publications (2)

Publication Number Publication Date
CN114203245A CN114203245A (zh) 2022-03-18
CN114203245B true CN114203245B (zh) 2022-05-10

Family

ID=80645514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149003.6A Active CN114203245B (zh) 2022-02-18 2022-02-18 一种eFuse控制方法及相关组件

Country Status (1)

Country Link
CN (1) CN114203245B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115767818B (zh) * 2022-12-13 2023-11-17 深圳市美矽微半导体股份有限公司 一种led亮灯模式的控制方法
CN115981683B (zh) * 2023-03-20 2023-07-11 荣湃半导体(上海)有限公司 一种efuse自动烧写电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405678A (zh) * 2002-10-22 2003-03-26 陈少鹏 集成电路外挂软件的加密方法
US6882214B2 (en) * 2003-05-16 2005-04-19 O2Micro International Limited Circuit and method for trimming locking of integrated circuits
US8082476B2 (en) * 2006-12-22 2011-12-20 Sidense Corp. Program verify method for OTP memories
US8677306B1 (en) * 2012-10-11 2014-03-18 Easic Corporation Microcontroller controlled or direct mode controlled network-fabric on a structured ASIC
US9606933B2 (en) * 2014-05-22 2017-03-28 Via Alliance Semiconductor Co., Ltd. Multi-core apparatus and method for restoring data arrays following a power gating event
CN104200843B (zh) * 2014-09-13 2018-01-30 无锡中感微电子股份有限公司 闪存烧入器、烧入系统及烧入方法
KR102239755B1 (ko) * 2014-12-05 2021-04-14 에스케이하이닉스 주식회사 리페어 정보 저장 회로 및 이를 포함하는 반도체 장치
CN107992157B (zh) * 2017-12-14 2021-01-05 上海艾为电子技术股份有限公司 一种电熔丝状态读取电路
CN108962329B (zh) * 2018-07-23 2023-09-29 上海艾为电子技术股份有限公司 Efuse控制器、Efuse系统及Efuse烧写方法
JP6869315B2 (ja) * 2019-02-19 2021-05-12 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. 電子ヒューズ回路及びその動作方法
CN112986796A (zh) * 2021-02-07 2021-06-18 昂宝电子(上海)有限公司 用于芯片的参数修调装置和方法
CN112927747B (zh) * 2021-04-22 2021-09-21 中科一芯科技(深圳)有限公司 一种嵌入式存储芯片打线导致芯片失效的解决方法
CN113810039B (zh) * 2021-09-18 2023-08-01 中国电子科技集团公司第五十八研究所 一种熔丝修调控制电路

Also Published As

Publication number Publication date
CN114203245A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
CN114203245B (zh) 一种eFuse控制方法及相关组件
CN112000351B (zh) Bmc固件的更新方法、更新装置、更新设备及存储介质
JPH10199278A (ja) フラッシュメモリ装置用リペアヒューズ回路
JP3875139B2 (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
CN110459260B (zh) 自动测试切换装置、方法和系统
US7525856B2 (en) Apparatus and method to manage external voltage for semiconductor memory testing with serial interface
JP2002251230A (ja) 電源オン/オフシーケンス制御装置
EP3891594B1 (en) Memory control system with a sequence processing unit
JP2017072543A (ja) 電子機器および電子機器のテスト方法
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
CN117293047B (zh) 一种电修调方法、装置及芯片
CN111179996B (zh) 数据校准装置及其校准数据存写方法
US6753718B2 (en) Auto fusing circuit
CN112382334A (zh) 用于行动内存的测试装置以及测试方法
US11700144B2 (en) Master slave communication system and control method for master slave communication system
CN114295897B (zh) 一种自举电容的极限值测试方法、系统及相关组件
JP3943890B2 (ja) 半導体装置
KR20010065148A (ko) 입력 모드 선택 회로
JP4032660B2 (ja) 半導体チップのテスト方法、半導体チップのテスト実施装置、及び半導体チップ
JP5240135B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
JPH1019984A (ja) 半導体装置の試験方法及び試験装置
US20140185396A1 (en) Semiconductor memory, memory system, and operation method thereof
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
KR100460506B1 (ko) 에프피지에이 보드의 데이터 다운로드 제어 회로
JP2002215413A (ja) ファームウェア転送方法およびモジュール間データ伝送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant