CN114188407A - 一种半导体器件电极结构、制作方法及半导体器件 - Google Patents

一种半导体器件电极结构、制作方法及半导体器件 Download PDF

Info

Publication number
CN114188407A
CN114188407A CN202210143735.4A CN202210143735A CN114188407A CN 114188407 A CN114188407 A CN 114188407A CN 202210143735 A CN202210143735 A CN 202210143735A CN 114188407 A CN114188407 A CN 114188407A
Authority
CN
China
Prior art keywords
electrode
source
semiconductor device
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210143735.4A
Other languages
English (en)
Other versions
CN114188407B (zh
Inventor
田宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202210143735.4A priority Critical patent/CN114188407B/zh
Publication of CN114188407A publication Critical patent/CN114188407A/zh
Application granted granted Critical
Publication of CN114188407B publication Critical patent/CN114188407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提供了一种半导体器件电极结构、制作方法及半导体器件，涉及半导体技术领域。该半导体器件电极结构包括源极、漏极以及栅极，源极、漏极以及栅极均设置于器件本体上，且源极与漏极分别设置于栅极的两侧；其中，源极、漏极以及栅极均平行设置；且源极、漏极以及栅极的中间位置均设置为弯曲或折线形。本申请提供的半导体器件电极结构、制作方法及半导体器件具有提升了散热性能的效果。

Description

一种半导体器件电极结构、制作方法及半导体器件
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件电极结构、制作方法及半导体器件。
背景技术
氮化镓具有宽禁带半导体材料的高击穿电场，高电子饱和漂移速度，同时因为AlGaN/GaN非常强的自发以及压电极化效应可在异质界面形成很深的三角量子阱，并感应出高达1013cm-2量级的2维电子气(2DEG)，使其在高功率射频电子器件里与GaAs，InP等其他化合物半导体相比具有很大的优势。
目前，氮化镓射频器件一般采用平行栅结构，即栅极，漏极和源极平行的结构，然而，平行栅结构的散热效果并不好，当功率密度提升之后，容易出现氮化镓器件的结温过高，可靠性下降，寿命变短等问题。
综上所述，现有技术中存在因平行栅结构导致氮化镓器件的结温过高，可靠性下降，寿命变短的问题。
发明内容
本申请的目的在于提供一种半导体器件电极结构、制作方法及半导体器件，以解决现有技术中存在因平行栅结构导致氮化镓器件的结温过高，可靠性下降，寿命变短的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种半导体器件电极结构，应用于半导体器件，所述半导体器件还包括器件本体，所述半导体器件电极结构包括源极、漏极以及栅极，所述源极、漏极以及栅极均设置于所述器件本体上，且所述源极与漏极分别设置于所述栅极的两侧；其中，
所述源极、漏极以及栅极均平行设置；且所述源极、所述漏极以及所述栅极的中间位置均设置为弯曲或折线形。
可选地，所述源极上设置有至少一个源孔，所述源孔设置于所述源极的靠近所述栅极的一侧；且所述源极的远离所述栅极一侧的宽度小于所述源极的靠近所述栅极一侧的宽度。
可选地，当所述半导体器件电极结构包括多个时，所述半导体器件电极结构还包括连接体，所述连接体与多个栅极分别连接，且所述连接体与所述栅极连接的位置设置为锥形。
可选地，当所述源极、漏极以及栅极的中间位置设置为弯曲形时，所述源极、漏极以及栅极设置为S形或C形。
可选地，所述源极上设置有至少一个源孔，当所述源极、漏极以及栅极设置为S形时，所述源孔设置于所述源极的靠近所述栅极的一侧或所述源极的中间位置。
可选地，当所述源极、漏极以及栅极的中间位置设置为折线形时，所述源极、漏极以及栅极的设置为一次折线形或多次折线形。
可选地，所述栅极与漏极之间的间距大于所述栅极与源极之间的间距。
第二方面，本申请实施例还提供了一种半导体器件，所述半导体器件包括器件本体与上述的半导体器件电极结构，所述半导体器件电极结构设置于所述器件本体上。
第三方面，本申请实施例还提供了一种半导体器件电极结构制作方法，用于制作上述的半导体器件电极结构，所述方法包括：
提供一器件本体；
沿所述器件本体的表面沉积光刻胶；
基于所述光刻胶制作中间位置为弯曲或折线形的源极沟槽与漏极沟槽；
沿所述源极沟槽与所述漏极沟槽蒸发源极金属与漏极金属；
剥离所述光刻胶；
沿所述器件本体、所述源极金属以及所述漏极金属的表面沉积绝缘层；
基于所述绝缘层制作中间位置为弯曲或折线形的栅极沟槽；
沿所述栅极沟槽蒸发栅极金属；
剥离所述绝缘层，以形成平行设置的源极、漏极以及栅极。
可选地，再剥离所述绝缘层，以形成平行设置的源极、漏极以及栅极的步骤之后，所述方法还包括：
基于所述源极的靠近所述栅极的一侧制作至少一个源孔；
所述基于所述光刻胶制作中间位置为弯曲或折线形的源极沟槽与漏极沟槽的步骤包括：
制作的源极沟槽的远离所述栅极一侧的宽度小于所述源极沟槽的靠近所述栅极一侧的宽度。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种半导体器件电极结构、制作方法及半导体器件，该半导体器件电极结构包括源极、漏极以及栅极，源极、漏极以及栅极均设置于器件本体上，且源极与漏极分别设置于栅极的两侧；其中，源极、漏极以及栅极均平行设置；且源极、漏极以及栅极的中间位置均设置为弯曲或折线形。一方面，由于源极、漏极以及栅极的中间位置均设置为弯曲或折线形，使温度最高的地方在纵向方向上散热面积更大，进而能够提升散热效果，起到了降低最高温度的效果。另一方面，由于源极、漏极以及栅极均平行设置，因此能够保证半导体器件的基本性能不变。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为现有技术中平行栅结构的结构示意图。
图2为本申请实施例提供的半导体器件电极结构的第一种结构示意图。
图3为本申请实施例提供的半导体器件电极结构的温度分布示意图。
图4为本申请实施例提供的半导体器件电极结构的第二种结构示意图。
图5为本申请实施例提供的半导体器件电极结构的第三种结构示意图。
图6为本申请实施例提供的半导体器件电极结构的第四种结构示意图。
图7为本申请实施例提供的半导体器件电极结构的第五种结构示意图。
图8为本申请实施例提供的半导体器件电极结构的第六种结构示意图。
图9为本申请实施例提供的半导体器件电极结构的第七种结构示意图。
图10为本申请实施例提供的半导体器件电极结构制作方法的流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
正如背景技术中所述，对于以氮化镓为首的射频功率器件来说，为了提升性能以及降低成本，输出功率密度在不断的提升。但现有的氮化镓射频器件一般采用平行栅结构，即栅极，漏极和源极平行的结构，导致氮化镓器件的结温过高，会使其可靠性下降，寿命变短。
例如，如图1所示，示出了现有技术中提供的平行栅结构的温度分布示意图。由图可知，一方面，栅极，漏极和源极都是长方形结构并且互相保持平行关系，进而组成平行栅结构。另一方面，平行栅结构的氮化镓射频器件的沟道温度的集聚点主要位于栅极和漏极之间靠近栅极的部分，即对于每个栅极而言，靠近栅极的位置均会存在温度的聚集点，如图所示，在X方向上，左侧的栅极与右侧的栅极中，聚集点的温度均可高达100℃。
此外，由于在X方向有很多栅极结构造成X方向有很多高温的部分，所以和X方向相比，沿Y方向更容易散热，即由于每个栅极均会存在温度聚集点，因此栅极在X方向上，热量并不容易扩散，相比而言，Y方向更容易进行热扩散。然而，由于平行栅结构的设置，沟道温度的聚集点与Y方向上的接触面较小。一般地，沟道温度的聚集点位于栅极的中间位置，因此在沿Y方向散热时，温度会沿中间位置往两端以温度逐渐降低的形式进行散热，使得氮化镓器件的中间位置的温度较高，甚至可能达到200℃以上，可能出现可靠性下降，寿命缩短等问题，因而不能完全发挥出氮化镓射频器件高功率的优势。例如，如图1所示，在栅极中间位置的温度可能高达100℃，在沿Y方向上（即图示中向上或者向下方向上），温度逐渐降低，如图式中沿着Y方向延伸，温度逐渐从100℃降为98℃，再降至96℃…。
有鉴于此，本申请提供了一种半导体器件电极结构，通过将源极、漏极以及栅极的中间位置均设置为弯曲或折线形的方式，实现降低最高温度的目的。
下面对本申请提供的半导体器件电极结构进行示例性说明：
作为一种可选的实现方式，请参阅图2，该半导体器件电极结构包括源极、漏极以及栅极，源极、漏极以及栅极均设置于器件本体上，且源极与漏极分别设置于栅极的两侧；其中，源极、漏极以及栅极均平行设置；且源极、漏极以及栅极的中间位置均设置为弯曲或折线形。
一方面，研究得出，半导体器件的沟道温度的集聚点主要位于栅极和漏极之间靠近栅极的部分，且沟道温度的聚集点一般集中于栅极的中间位置，由于源极、漏极以及栅极的中间位置均设置为弯曲或折线形，因此使得温度最高的地方在纵向方向上散热面积更大，进而能够提升散热效果，起到了降低最高温度的作用。另一方面，由于源极、漏极以及栅极均平行设置，因此能够保证半导体器件的基本性能不变。
以图2为例，假设图示中点O为温度最高的点，通过将中间位置设置为弯曲形的方式，使得点O能够在Y方向（图示中箭头a）进行散热的基础上，还能够沿箭头b或者箭头c的方向进行散热。换言之，现有技术采用平行栅结构的方式，使得在进行散热时，仅能沿着Y方向进行散热。而采用本申请提供的将中间位置设置为弯曲形的方式，增大了最高温度点的散热面积，使其在沿着Y方向散热的同时，能够沿与Y方向呈一定夹角的方向同时进行散热，使得散热效果更好，最高温度点的温度得以降低，进而降低了器件的热阻，保证了器件的可靠性不会下降，同时寿命也不会缩短。
图3示出了采用本申请提供的半导体电极结构的温度分布图，与图1相比，可以看出，本申请提供的半导体器件电极结构的最高温度点得以降低，在此不再赘述。
需要说明的是，本申请所述的X方向，指在电极结构所处的平面内，平行于源极、漏极以及栅极的中点连线的方向，如图3中虚线所示，图3中虚线为源极、漏极以及栅极的中点的连线，X方向与该虚线平行。本申请所述的Y方向，指在电极结构所处的平面内，垂直于源极、漏极以及栅极的中点连线的方向，即Y方向与图3所示的虚线垂直。
可选地，当源极、漏极以及栅极的中间位置设置为弯曲形时，源极、漏极以及栅极可以设置为如图2所示的S形，当然地，也可以设置为其它结构，例如，请参阅图4，源极、漏极以及栅极的形状也可设置为C形，在此不做任何限定。
需要说明的是，当源极、漏极以及栅极设置为C型时，为了便于散热，源极的开口朝向栅极的反方向。如图式，箭头C即为源极的开口朝向，通过该设置方式，使得栅极与漏极的开口方向均朝向左侧。在此基础上，栅极的温度聚集点可以沿箭头a方向进行散热，也可以沿箭头b方向进行散热，进而增大了温度聚集点的散热面积，减低器件热阻。
当然地，只要能够满足中间位置设置为弯曲形的结构，均可作为本申请的电极结构，例如，可以是弯曲更多次的结构。
此外，当源极、漏极以及栅极的中间位置设置为折线形时，源极、漏极以及栅极设置为一次折线形或多次折线形。例如，如图5所示，源极、漏极以及栅极均设置为一次折线形。当设置折线形后，栅极的中间位置实际与Y方向不再平行，而是呈一定的夹角设置，使得温度聚集点O在进行散热时，不仅可以沿箭头a的方向进行散热，同时可以与Y方向成一定夹角的方向进行散热，如沿着箭头b与箭头c的方向进行散热。
不仅如此，源极、漏极以及栅极均设置为二次折线形的结构。如图6所述，在该实现方式下，可以达到分散放热中心的目的，进而降低热阻。当然地，源极、漏极以及栅极均还可以设置为三次或者更多次的折线形，在此不做限定。
可以理解地，将源极、漏极以及栅极设置为折线形的方式，本质上也增大了最高温度点在Y方向上的散热面积，进而提升散热效果，降低半导体器件的热阻。
此外，由上述可知，温度集聚点主要位于栅极和漏极之间靠近栅极的部分，因此，为了实现更加有效的散热，请参阅图2，栅极与漏极之间的间距大于栅极与源极之间的间距。图2中，Lsg表示栅极与源极之间的间距，Lgd表示栅极与漏极之间的间距，则二者满足Lgd＞Lsg。并且，Lsg、Lgd与现有技术中栅极、源极、漏极之间的间距一致，以保证半导体器件的性能不会受到影响。
并且，可选的，为了实现电极的连接，需要在源极上设置有至少一个源孔，例如，以图1为例，在现有的平行栅结构中，在源极上设置了两个源孔，分别设置于源极的上端与下端，此时，整个源极的宽度一致。图2中，在每个源极上也设置有两个源孔。
但在将源极、漏极以及栅极的中间位置均设置为弯曲或折线形后，源极在X方向的横向占用面积将增大。如图7所示，图7示出了采用本申请提供的半导体器件电极结构后一种结构示意图，该电极结构采用S形结构。图示中虚线示出了当采用平行栅结构时，源极所处位置，当设置为S形结构后，源极的远离栅极的一侧实际会向左侧弯曲，弯曲宽度为图示的x；同理地，位于右侧的源极同样向右侧弯曲，使得在X方向上，半导体器件的整体宽度增大，其中，图7中示出的电极结构中，整体宽度为Y。
有鉴于此，为了减小电极结构的整体占用面积，利于半导体器件的小型化，源孔设置于源极的靠近栅极的一侧；且源极的远离栅极一侧的宽度小于源极的靠近栅极一侧的宽度。
其中，在将电极的中间位置设置为弯曲或折线形后，源极不再与Y方向平行，此时会存在靠近栅极的一侧与远离栅极的一侧，在此基础上，将源孔设置于源极的靠近栅极的一侧，使得源极的远离栅极一侧上不再设置源孔，进而可以缩小源极的远离栅极一侧的宽度，降低电极结构在X方向上的整个占用宽度。
请参阅图8，图8示出了一种电极结构的示意图，由图8可知，在将源孔设置于源极的靠近栅极的一侧后，使得源极在远离栅极一侧的宽度为n，而在靠近栅极一侧的宽度为m，且n＜m。同理，右侧的栅极也按照同样的方式进行设置，进而可以降低电极结构的整体宽度。即本申请通过改变源极形状与源孔位置，可以减小整个器件的占用面积，有利于实现小型化。例如，图8中半导体器件的整体宽度为Z，而图7中半导体器件的整体宽度为Y，且Z＜Y。
需要说明的是，本申请对源孔的数量并不做任何限定，例如，作为其中一种实现方式，源孔的数量可以仅为一个，在此基础上，源孔设置于源极的靠近栅极的一侧。例如，以图8为例，图8中位于右侧的源极仅设置一个源孔，与图1所示的现有技术相比，其减少了源孔数量，成本得以降低，同时整体器件宽度也得以降低。作为另一种实现方式，源孔的数量也可以为两个或者多个，且源孔均设置于源极的靠近栅极的一侧。例如，如图8为例，图8中位于左侧的源极设置两个源孔，与图1所示的现有技术相比，虽然源孔的数量并未改变，但通过改变源孔的位置与源极的结构，使得器件的整体宽度得以降低。
在此，还需要说过的是，上述示例中，均与电极结构为S形为例进行说明，当电极结构为S形时，源孔设置于源极的靠近栅极的一侧或源极的中间位置。例如，图8中位于左侧的源极设置两个源孔，其中一个源孔设置于靠近栅极的一侧，另一个源孔设置于源极的中间位置。当然的，对于折线形或其它弯曲形的结构，源极也可以做类似的设计，在此不做限定。
此外，当半导体器件电极结构包括多个时，半导体器件电极结构还包括连接体，连接体与多个栅极分别连接，例如，如图8所示的电极结构中，底部黑色填充部分即为连接体，使得栅极之间互联，便于控制。目前，连接体与栅极连接的部分一般采用长方体形，由于长方体形会在X方向上占据一定的宽度，因此连接体与漏极之间的距离较小，如图8所示，连接体与漏极之间的距离为g，同理地，连接体与源极之间的距离也较小。而连接体与栅极直接相连，因此其会影响Csg与Cgd，导致Csg与Cgd均较大。
因此，请参阅图9，连接体与栅极连接的位置设置为锥形。其中，本申请所述的锥形，指连接体与栅极连接位置的面积小于连接体底部面积的形状，例如，可以为四棱锥形、三棱锥形、圆锥形等，在此不做限定。并且，本申请所述的锥形，并不限于包括锥尖形状的锥形，如图9所示的形状，其顶部并未包括锥尖，因此其实际与栅极之间仍为面接触，但与栅极连接的面小于底部的面积。
通过设置成锥形的方式，使得连接体与栅极之间的连接面较小，与现有将连接体设置为长方体形的方式相比，连接体与漏极之间的距离明显增大。结合图9可知，连接体与漏极之间的距离变为g1，且g1＞g，同理地，连接体与源极之间的距离也会增大，进而使Csg与Cgd均有效地降低，提升器件性能。
基于上述实现方式，本申请实施例还提供了一种半导体器件，该半导体器件包括器件本体与上述的半导体器件电极结构，半导体器件电极结构设置于器件本体上。其中，器件本体依据器件类型确定，例如，器件本体包括衬底、氮化镓半导体层等，在此不做限定。
基于上述实现方式，本申请实施例还提供了一种半导体器件电极结构制作方法，用于制作上述的半导体器件电极结构，请参阅图10，该方法包括：
S102，提供一器件本体；
S104，沿器件本体的表面沉积光刻胶；
S106，基于光刻胶制作中间位置为弯曲或折线形的源极沟槽与漏极沟槽；
S108，沿源极沟槽与漏极沟槽蒸发源极金属与漏极金属；
S110，剥离光刻胶；
S112，沿器件本体、源极金属以及漏极金的表面沉积绝缘层；
S114，基于绝缘层制作中间位置为弯曲或折线形的栅极沟槽；
S116，沿栅极沟槽蒸发栅极金属；
S118，剥离绝缘层，以形成平行设置的源极、漏极以及栅极。
并且，在一种可选实现方式中，在S118之后，该方法还包括：
S120，基于源极的靠近栅极的一侧制作至少一个源孔；
S106包括：
制作的源极沟槽的远离栅极一侧的宽度小于源极沟槽的靠近栅极一侧的宽度。
综上所述，本申请提供了一种半导体器件电极结构、制作方法及半导体器件，该半导体器件电极结构包括源极、漏极以及栅极，源极、漏极以及栅极均设置于器件本体上，且源极与漏极分别设置于栅极的两侧；其中，源极、漏极以及栅极均平行设置；且源极、漏极以及栅极的中间位置均设置为弯曲或折线形。一方面，由于源极、漏极以及栅极的中间位置均设置为弯曲或折线形，使温度最高的地方在纵向方向上散热面积更大，进而能够提升散热效果，起到了降低最高温度的效果。另一方面，由于源极、漏极以及栅极均平行设置，因此能够保证半导体器件的基本性能不变。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种半导体器件电极结构，其特征在于，应用于半导体器件，所述半导体器件还包括器件本体，所述半导体器件电极结构包括源极、漏极以及栅极，所述源极、漏极以及栅极均设置于所述器件本体上，且所述源极与漏极分别设置于所述栅极的两侧；其中，
所述源极、漏极以及栅极均平行设置；且所述源极、所述漏极以及所述栅极的中间位置均设置为弯曲或折线形，以降低所述半导体器件的结温。
2.如权利要求1所述的半导体器件电极结构，其特征在于，所述源极上设置有至少一个源孔，所述源孔设置于所述源极的靠近所述栅极的一侧；且所述源极的远离所述栅极一侧的宽度小于所述源极的靠近所述栅极一侧的宽度。
3.如权利要求1所述的半导体器件电极结构，其特征在于，当所述半导体器件电极结构包括多个时，所述半导体器件电极结构还包括连接体，所述连接体与多个栅极分别连接，且所述连接体与所述栅极连接的位置设置为锥形。
4.如权利要求1所述的半导体器件电极结构，其特征在于，当所述源极、漏极以及栅极的中间位置设置为弯曲形时，所述源极、漏极以及栅极设置为S形或C形。
5.如权利要求4所述的半导体器件电极结构，其特征在于，所述源极上设置有至少一个源孔，当所述源极、漏极以及栅极设置为S形时，所述源孔设置于所述源极的靠近所述栅极的一侧或所述源极的中间位置。
6.如权利要求1所述的半导体器件电极结构，其特征在于，当所述源极、漏极以及栅极的中间位置设置为折线形时，所述源极、漏极以及栅极均设置为一次折线形或多次折线形。
7.如权利要求1所述的半导体器件电极结构，其特征在于，所述栅极与漏极之间的间距大于所述栅极与源极之间的间距。
8.一种半导体器件，其特征在于，所述半导体器件包括器件本体与如权利要求1-7任一项所述的半导体器件电极结构，所述半导体器件电极结构设置于所述器件本体上。
9.一种半导体器件电极结构制作方法，其特征在于，用于制作如权利要求1至7任一项所述的半导体器件电极结构，所述方法包括：
提供一器件本体；
沿所述器件本体的表面沉积光刻胶；
基于所述光刻胶制作中间位置为弯曲或折线形的源极沟槽与漏极沟槽；
沿所述源极沟槽与所述漏极沟槽蒸发源极金属与漏极金属；
剥离所述光刻胶；
沿所述器件本体、所述源极金属以及所述漏极金的表面沉积绝缘层；
基于所述绝缘层制作中间位置为弯曲或折线形的栅极沟槽；
沿所述栅极沟槽蒸发栅极金属；
剥离所述绝缘层，以形成平行设置的源极、漏极以及栅极。
10.如权利要求9所述的半导体器件电极结构制作方法，其特征在于，在所述剥离所述绝缘层，以形成平行设置的源极、漏极以及栅极的步骤之后，所述方法还包括：
基于所述源极的靠近所述栅极的一侧制作至少一个源孔；
所述基于所述光刻胶制作中间位置为弯曲或折线形的源极沟槽与漏极沟槽的步骤包括：
制作的源极沟槽的远离所述栅极一侧的宽度小于所述源极沟槽的靠近所述栅极一侧的宽度。
CN202210143735.4A 2022-02-17 2022-02-17 一种半导体器件电极结构、制作方法及半导体器件 Active CN114188407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210143735.4A CN114188407B (zh) 2022-02-17 2022-02-17 一种半导体器件电极结构、制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210143735.4A CN114188407B (zh) 2022-02-17 2022-02-17 一种半导体器件电极结构、制作方法及半导体器件

Publications (2)

Publication Number Publication Date
CN114188407A true CN114188407A (zh) 2022-03-15
CN114188407B CN114188407B (zh) 2022-05-06

Family

ID=80546111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210143735.4A Active CN114188407B (zh) 2022-02-17 2022-02-17 一种半导体器件电极结构、制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN114188407B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713793B1 (en) * 1999-07-15 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Field effect transistor structure with bent gate
JP2005303137A (ja) * 2004-04-14 2005-10-27 Sumitomo Electric Ind Ltd 横型半導体デバイスの配線構造
US20140054602A1 (en) * 2012-08-27 2014-02-27 Rf Micro Devices, Inc. Field effect transistor (fet) having fingers with rippled edges
CN106252310A (zh) * 2016-06-02 2016-12-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20170062576A1 (en) * 2015-08-28 2017-03-02 Kabushiki Kaisha Toshiba High frequency semiconductor device
US20200235215A1 (en) * 2016-07-25 2020-07-23 Mitsubishi Electric Corporation Semiconductor device
CN112259606A (zh) * 2020-11-02 2021-01-22 英诺赛科（珠海）科技有限公司 氮化镓半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713793B1 (en) * 1999-07-15 2004-03-30 Mitsubishi Denki Kabushiki Kaisha Field effect transistor structure with bent gate
JP2005303137A (ja) * 2004-04-14 2005-10-27 Sumitomo Electric Ind Ltd 横型半導体デバイスの配線構造
US20140054602A1 (en) * 2012-08-27 2014-02-27 Rf Micro Devices, Inc. Field effect transistor (fet) having fingers with rippled edges
US20170062576A1 (en) * 2015-08-28 2017-03-02 Kabushiki Kaisha Toshiba High frequency semiconductor device
CN106252310A (zh) * 2016-06-02 2016-12-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US20200235215A1 (en) * 2016-07-25 2020-07-23 Mitsubishi Electric Corporation Semiconductor device
CN112259606A (zh) * 2020-11-02 2021-01-22 英诺赛科（珠海）科技有限公司 氮化镓半导体器件

Also Published As

Publication number Publication date
CN114188407B (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
CN113224156B (zh) 一种氮化镓器件、开关功率管、驱动电路及其制作方法
CN111477690A (zh) 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN109309130B (zh) 异质结肖特基二极管元件
CN114188407B (zh) 一种半导体器件电极结构、制作方法及半导体器件
KR20130082307A (ko) 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN112397587A (zh) 一种常开型高电子迁移率晶体管及其制造方法
CN117316769A (zh) 一种自对准的碳化硅mosfet器件及其制备方法
US10797129B2 (en) Field effect transistor structure having notched mesa
JP5678341B2 (ja) ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
KR20150127925A (ko) 게이트 올 어라운드 구조를 이용한 질화물 반도체 및 그 제조방법
CN111384163A (zh) 改善GaN HEMT器件散热性能的结构及布局
KR102515335B1 (ko) Mosfet 소자 및 그 제조 방법
CN209216978U (zh) 一种带有沟槽结构的高压宽禁带二极管芯片
CN110212021B (zh) 一种集成金属氧化物半导体的混合PiN肖特基二极管
JP5995234B2 (ja) ダイオード、電力伝送システムおよび電源線用無線接続コネクタ
CN111048596A (zh) 一种肖特基二极管及其制备方法
CN112802891B (zh) 一种空气桥互连条形阳极的准垂直肖特基二极管
CN109560122A (zh) 一种带有沟槽结构的高压宽禁带二极管芯片
CN110875384A (zh) 半导体器件及其制造方法
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
CN218414587U (zh) 插指栅结构的hemt射频器件
CN218867106U (zh) 半导体器件
CN219226298U (zh) 一种异质结双极晶体管结构
CN112750903B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant