CN209216978U - 一种带有沟槽结构的高压宽禁带二极管芯片 - Google Patents

一种带有沟槽结构的高压宽禁带二极管芯片 Download PDF

Info

Publication number
CN209216978U
CN209216978U CN201920122961.8U CN201920122961U CN209216978U CN 209216978 U CN209216978 U CN 209216978U CN 201920122961 U CN201920122961 U CN 201920122961U CN 209216978 U CN209216978 U CN 209216978U
Authority
CN
China
Prior art keywords
groove structure
high pressure
backlight unit
semiconductor material
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920122961.8U
Other languages
English (en)
Inventor
黄兴
陈欣璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Painjie Semiconductor (Zhejiang) Co.,Ltd.
Original Assignee
Pinger Semiconductor (hangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pinger Semiconductor (hangzhou) Co Ltd filed Critical Pinger Semiconductor (hangzhou) Co Ltd
Priority to CN201920122961.8U priority Critical patent/CN209216978U/zh
Application granted granted Critical
Publication of CN209216978U publication Critical patent/CN209216978U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

本实用新型提供一种带有沟槽结构的高压宽禁带二极管芯片。本实用新型通过在有源区和结终端区域引入统一的沟槽结构,使得芯片可以用同一套工艺实现两个区域的加工,大大降低产品加工成本。

Description

一种带有沟槽结构的高压宽禁带二极管芯片
技术领域
本实用新型属于宽禁带半导体领域,具体涉及一种带有沟槽结构的高压宽禁带二极管芯片。
背景技术
随着新能源的大力发展及电力电子的广泛应用,普通Si基器件无法满足在高压高温高频率环境下的应用。而宽禁带半导体如SiC和GaN材料具有击穿电压高、工作损耗低以及热导率高等优良特性,为新一代电力电子器件和系统提供了可能。然而,由于宽禁带半导体功率器件的成本较高,且其传统设计的制作工艺复杂,急需一种简单有效的设计来降低其制作成本。
发明内容
针对现有技术的缺陷,本实用新型提供一种带有沟槽结构的高压宽禁带二极管芯片。本实用新型通过在有源区(A1)和结终端区域(A2)引入统一的沟槽结构(004),使得芯片可以用同一套工艺实现两个区域的加工,大大降低产品加工成本。
实现本实用新型目的的技术方案为:
一种带有沟槽结构的高压宽禁带二极管芯片,包括:
底部阴极电极层(001),重掺杂N型半导体材料层(002),轻掺杂的N型半导体材料层(003),从表面伸入轻掺杂的N型半导体材料层(003)的沟槽结构(004);
所述沟槽结构(004)的底部与侧壁被P型半导体材料(005)包围;
所述高压宽禁带二极管芯片分为有源区(A1)与结终端区域(A2),在有源区(A1)顶部设有阳极电极层(006),在结终端区域(A2)顶部设有钝化层(007)。
其中,所述的半导体材料为宽禁带半导体材料,其禁带宽度大于2.0eV,可为碳化硅、氮化镓、氧化镓、氮化铝、金刚石之中的至少一种或者几种组成。
其中,所述的阳极电极层(006)由Ti、Ni、Mo、Pt、Si、Al、TiN、W、Au之中的至少一种组成。
其中,所述的钝化层由绝缘材料组成,至少包含聚酰亚胺、二氧化硅、氮化硅、掺杂或者不掺杂的硅玻璃之中的至少一种。
其中,所述的沟槽结构(004)伸入轻掺杂的N型半导体材料层(003)的深度在0.1um~5um,其侧壁与底部平面形成的夹角为80°到135°,所述的包围其侧壁与底部的P型半导体材料(005)的最低厚度为0.1um。
其中,所述的有源区(A1)设置在芯片中央,其范围内存在多个沟槽结构(004),且相邻两个沟槽结构(004)之间的最短距离在0.1um~10um范围内。
其中,所述的结终端区域(A2)设置在有源区(A1)外围并靠近芯片边缘,其范围内存在的多个沟槽结构(004),所述多个沟槽结构(004)均为条形环状且环绕有源区(A1)。
其中,所述的多个沟槽结构(004)的数量至少为2个,且从离有源区(A1)最近的沟槽结构(004)内侧到从离有源区(A1)最远的沟槽结构(004)的外侧的最短距离大于所述轻掺杂的N型半导体材料层(003)的厚度的3倍。
其中,所述沟槽结构(004)在制备过程中由同一次光刻工艺定义所述沟槽结构(004)的刻蚀和其周围P型半导体材料(005)的掺杂。
附图说明
图1是本实用新型一种实施例的纵切图。
图2是本实用新型的一种实施例顶视图:有源区带有条形网状布局的沟槽结构。
图3是本实用新型的一种实施例顶视图:有源区带有圆形岛状布局的沟槽结构。
图4是本实用新型所述沟槽结构的一种可能的制作方法示意图。
具体实施方式
为了使本实用新型的目的、技术方案的优点更清晰明白,以下结合实施例并参考附图,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型。
本实用新型的实施例一中,所述的半导体材料为碳化硅材料。
本实用新型的实施例一中,所述的阳极电极层(006)由Ti/TiN/Al三种金属组成。
本实用新型的实施例一中,所述的钝化层由聚酰亚胺组成。
本实用新型的实施例一中,所述的沟槽结构(004)伸入轻掺杂的N型半导体材料层(003)的深度在0.6um,其侧壁与底部平面形成的夹角为100°,所述的包围其侧壁与底部的P型半导体材料(005)的最低厚度为0.3um。
本实用新型的实施例一中,所述的有源区(A1)设置在芯片中央,其范围内存在多个沟槽结构(004),且相邻两个沟槽结构(004)之间的最短距离为5um。
本实用新型的实施例一中,所述的多个沟槽结构(004)的数量30个,且从离有源区(A1)最近的沟槽结构(004)内侧到从离有源区(A1)最远的沟槽结构(004)的外侧的最短距离为60um。
本实例的工作原理为:
所述的阳极电极层(006)分别与所述的轻掺杂的N型半导体材料层(003)和所述的P型半导体材料(005)形成肖特基接触和欧姆接触,同时,所述阴极电极层(001)与重掺杂N型半导体材料层(002)形成欧姆接触,使得本实用新型中,电流从所述阳极电极层(006)到所述阴极电极层(001)方向呈现导通特性,并在相反方向呈现阻断特性。
在制备过程中,所述沟槽结构(004)由同一次光刻工艺定义所述沟槽结构(004)的刻蚀和其周围P型半导体材料(005)的掺杂,大大降低了加工成本。

Claims (9)

1.一种带有沟槽结构的高压宽禁带二极管芯片,其特征在于,包括:
底部阴极电极层(001),重掺杂N型半导体材料层(002),轻掺杂的N型半导体材料层(003),从表面伸入轻掺杂的N型半导体材料层(003)的沟槽结构(004);
所述沟槽结构(004)的底部与侧壁被P型半导体材料(005)包围;
所述高压宽禁带二极管芯片分为有源区(A1)与结终端区域(A2),在有源区(A1)顶部设有阳极电极层(006),在结终端区域(A2)顶部设有钝化层(007)。
2.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的半导体材料为宽禁带半导体材料,其禁带宽度大于2.0eV,可为碳化硅、氮化镓、氧化镓、氮化铝、金刚石之中的至少一种或者几种组成。
3.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的阳极电极层(006)由Ti、Ni、Mo、Pt、Si、Al、TiN、W、Au之中的至少一种组成。
4.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的钝化层(007)由绝缘材料组成,至少包含聚酰亚胺、二氧化硅、氮化硅、掺杂或者不掺杂的硅玻璃之中的至少一种。
5.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的沟槽结构(004)伸入轻掺杂的N型半导体材料层(003)的深度在0.1um~5um,其侧壁与底部平面形成的夹角为80°到135°,所述的包围其侧壁与底部的P型半导体材料(005)的最低厚度为0.1um。
6.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的有源区(A1)设置在芯片中央,其范围内存在多个沟槽结构(004),且相邻两个沟槽结构(004)之间的最短距离在0.1um~10um范围内。
7.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的结终端区域(A2)设置在有源区(A1)外围并靠近芯片边缘,其范围内存在的多个沟槽结构(004),所述多个沟槽结构(004)均为条形环状且环绕有源区(A1)。
8.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述的多个沟槽结构(004)的数量至少为2个,且从离有源区(A1)最近的沟槽结构(004)内侧到从离有源区(A1)最远的沟槽结构(004)的外侧的最短距离大于所述轻掺杂的N型半导体材料层(003)的厚度的3倍。
9.根据权利要求1所述的带有沟槽结构的高压宽禁带二极管芯片,其特征在于,所述沟槽结构(004)在制备过程中由同一次光刻工艺定义所述沟槽结构(004)的刻蚀和其周围P型半导体材料(005)的掺杂。
CN201920122961.8U 2019-01-24 2019-01-24 一种带有沟槽结构的高压宽禁带二极管芯片 Active CN209216978U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920122961.8U CN209216978U (zh) 2019-01-24 2019-01-24 一种带有沟槽结构的高压宽禁带二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920122961.8U CN209216978U (zh) 2019-01-24 2019-01-24 一种带有沟槽结构的高压宽禁带二极管芯片

Publications (1)

Publication Number Publication Date
CN209216978U true CN209216978U (zh) 2019-08-06

Family

ID=67467516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920122961.8U Active CN209216978U (zh) 2019-01-24 2019-01-24 一种带有沟槽结构的高压宽禁带二极管芯片

Country Status (1)

Country Link
CN (1) CN209216978U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560122A (zh) * 2019-01-24 2019-04-02 派恩杰半导体(杭州)有限公司 一种带有沟槽结构的高压宽禁带二极管芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560122A (zh) * 2019-01-24 2019-04-02 派恩杰半导体(杭州)有限公司 一种带有沟槽结构的高压宽禁带二极管芯片

Similar Documents

Publication Publication Date Title
WO2021088232A1 (zh) 一种碳化硅mosfet器件及其元胞结构
CN102610638A (zh) 用于功率集成电路的SiC-BJT器件及其制作方法
CN110544723B (zh) 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法
CN104992971B (zh) 具有复合低k电流阻挡层的垂直氮化镓基异质结场效应管
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN204130542U (zh) 功率半导体器件
CN209216978U (zh) 一种带有沟槽结构的高压宽禁带二极管芯片
CN110137268A (zh) 一种带有沟槽电极的高压二极管
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
CN109560122A (zh) 一种带有沟槽结构的高压宽禁带二极管芯片
CN111129137B (zh) 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管
CN209199933U (zh) 具有电极的半导体装置
CN102569422B (zh) 一种肖特基整流器件及制造方法
CN110544722A (zh) 一种栅控双极-场效应复合氮化镓横向双扩散金属氧化物半导体晶体管
US9577080B2 (en) Power semiconductor device
CN103474460A (zh) 一种高电子迁移率晶体管
WO2021128748A1 (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
CN114551586A (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN109659353B (zh) 低寄生电阻的肖特基二极管
CN112670334A (zh) 一种氧化镓sbd器件及其制备方法
CN107256857B (zh) 一种栅金属汇流条芯片结构设计及其制作方法
CN111682067A (zh) 一种具有横向耗尽区的高电子迁移率晶体管
WO2022174641A1 (zh) 半导体器件
CN110875384A (zh) 半导体器件及其制造方法
CN220138323U (zh) 一种增加结深的肖特基二极管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: A160, Building 1, No. 316 Binhai Fourth Road, Qianwan New District, Ningbo City, Zhejiang Province

Patentee after: Painjie Semiconductor (Zhejiang) Co.,Ltd.

Country or region after: China

Address before: Room D3204, 3rd Floor, Building 1 (North), No. 368 Liuhe Road, Puyan Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee before: PN JUNCTION SEMICONDUCTOR (HANGZHOU) Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address