CN114122078A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN114122078A
CN114122078A CN202111018536.2A CN202111018536A CN114122078A CN 114122078 A CN114122078 A CN 114122078A CN 202111018536 A CN202111018536 A CN 202111018536A CN 114122078 A CN114122078 A CN 114122078A
Authority
CN
China
Prior art keywords
display area
corner
display
line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111018536.2A
Other languages
English (en)
Inventor
李仙花
朴京淳
张宰溶
李柔辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114122078A publication Critical patent/CN114122078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示面板和显示装置。显示面板包括：基板，包括显示区域和围绕显示区域的外围区域，显示区域包括前显示区域、从前显示区域的拐角延伸的拐角显示区域以及在前显示区域与拐角显示区域之间的中间显示区域；像素，被布置在前显示区域中并且包括显示元件；栅驱动电路，被布置在外围区域的一侧；数据驱动电路，被布置在栅驱动电路被布置在其上的一侧；栅线，连接到栅驱动电路并且延伸以连接到像素；和数据线，连接到数据驱动电路并且延伸以连接到像素。

Description

显示面板和显示装置
本申请要求于2020年9月1日提交的第10-2020-0111291号韩国专利申请的优先权以及从该专利申请中获得的所有权益，该专利申请的内容通过引用整体并入本文。
技术领域
一个或多个实施例涉及用于显示图像的显示区域在其中被扩展的显示面板和显示装置。
背景技术
基于移动性的电子设备已经得到广泛应用。近来，除了诸如移动电话的小型电子设备之外，平板个人计算机(“PC”)也正被广泛用作移动电子设备。
为了支持各种功能，例如向用户提供诸如图像或视频的视觉信息，移动电子设备包括显示装置。近来，随着用于驱动此类显示装置的部件已经变得小型化，显示装置在电子设备中的占比逐渐增加。此外，已经开发出可以从平坦状态弯曲成具有预定角度的结构。
例如，被包括在显示装置中的用于显示图像的显示面板包括各种曲率，诸如前显示区域、在第一方向上从前显示区域延伸并且被弯折的第一侧显示区域以及在第二方向上从前显示区域延伸并且被弯折的第二侧显示区域。
发明内容
一个或多个实施例包括包含被布置成与前显示区域的拐角相对应的可弯折的拐角显示区域的显示面板和显示装置。
附加实施例将在下面的描述中被部分地阐述，并且部分地将从描述中显而易见，或者可以通过实践本发明的呈现的实施例而获知。
实施例中的显示面板包括：基板，包括显示区域和围绕显示区域的外围区域，显示区域包括前显示区域、从前显示区域的拐角延伸的拐角显示区域以及在前显示区域与拐角显示区域之间的中间显示区域；像素，被布置在前显示区域中并且包括显示元件；栅驱动电路，被布置在外围区域的一侧；数据驱动电路，被布置在栅驱动电路所布置在的一侧；栅线，连接到栅驱动电路并且在第一方向上延伸以连接到像素；和数据线，连接到数据驱动电路并且在与第一方向交叉的第二方向上延伸以连接到像素。
在实施例中，显示面板可以进一步包括：栅连接线，在第二方向上延伸并且包括连接到栅驱动电路的第一侧和连接到栅线的第二侧。
在实施例中，显示面板可以进一步包括：数据连接线，包括连接到数据驱动电路的第一侧和连接到与前显示区域的边缘相邻的数据线的第二侧。
在实施例中，数据连接线可以至少部分地与前显示区域重叠。
在实施例中，显示面板可以进一步包括：电压布线，被布置在基板上以与中间显示区域相对应；中间显示元件，被布置成至少部分地与电压布线重叠；和中间像素电路，连接到中间显示元件并且驱动中间显示元件。中间像素电路可以被布置在前显示区域中。
在实施例中，显示元件的发光区域可以小于中间显示元件的发光区域。
在实施例中，显示面板可以进一步包括：拐角显示元件，被布置在基板上以与拐角显示区域相对应；和拐角像素电路，连接到拐角显示元件并且驱动拐角显示元件。拐角像素电路可以被布置在前显示区域或拐角显示区域中。
在实施例中，显示元件的发光区域可以小于拐角显示元件的发光区域。
在实施例中，显示面板可以进一步包括：第一拐角布线，被布置在拐角显示区域中并且连接到数据线；和第二拐角布线，被布置在拐角显示区域中并且连接到栅线。第一拐角布线和第二拐角布线可以连接到拐角像素电路。
在实施例中，与拐角显示区域相对应的基板可以包括：多个条带部分，各自在远离前显示区域的方向上延伸；和多个空间，各自被限定在多个条带部分当中的相邻的条带部分之间，并且穿透基板。第一拐角布线和第二拐角布线可以被布置在多个条带部分中的每一个中。
在实施例中，数据连接线可以至少部分地与中间显示区域重叠。
在实施例中，显示面板可以进一步包括：中间显示元件，被布置成至少部分地与数据连接线重叠；和中间像素电路，连接到中间显示元件并且驱动中间显示元件。中间像素电路可以被布置在前显示区域中。
在实施例中，显示面板可以进一步包括：拐角显示元件，被布置在基板上以与拐角显示区域相对应；和拐角像素电路，连接到拐角显示元件并且驱动拐角显示元件。拐角像素电路可以被布置在前显示区域或拐角显示区域中。
在实施例中，显示面板可以进一步包括：第一电压布线和第二电压布线，被布置在外围区域中并且彼此间隔开，中间显示区域在第一电压布线与第二电压布线之间；和电压连接线，被布置在拐角显示区域中并且将第一电压布线连接到第二电压布线。
在实施例中，与拐角显示区域相对应的基板可以包括：多个条带部分，各自在远离前显示区域的方向上延伸；和多个空间，各自被限定在多个条带部分当中的相邻的条带部分之间，并且穿透基板。电压连接线可以沿着多个条带部分的边缘布置。
在实施例中，显示面板可以进一步包括：拐角显示元件，被布置在基板上以与拐角显示区域相对应；和拐角像素电路，连接到拐角显示元件并且驱动拐角显示元件。拐角像素电路可以被布置在前显示区域或拐角显示区域中。
在实施例中，显示面板可以进一步包括：中间显示元件，被布置在基板上以与中间显示区域相对应；和中间像素电路，连接到中间显示元件并且驱动中间显示元件。中间像素电路可以被布置在前显示区域或中间显示区域中。
实施例中的显示装置包括显示面板和覆盖显示面板的窗口。显示面板包括：基板，包括显示区域和围绕显示区域的外围区域，显示区域包括前显示区域、从前显示区域的拐角延伸并且以预设曲率半径弯折的拐角显示区域以及在前显示区域与拐角显示区域之间的中间显示区域；像素，被布置在前显示区域中并且包括显示元件；栅驱动电路，被布置在外围区域的一侧；数据驱动电路，被布置在栅驱动电路所布置在的一侧；栅线，连接到栅驱动电路并且在第一方向上延伸以连接到像素；和数据线，连接到数据驱动电路并且在与第一方向交叉的第二方向上延伸以连接到像素。
在实施例中，显示面板可以进一步包括：栅连接线，在第二方向上延伸并且包括连接到栅驱动电路的第一侧和连接到栅线的第二侧；以及数据连接线，包括连接到数据驱动电路的第一侧和连接到与前显示区域的边缘相邻的数据线的第二侧。数据连接线可以至少部分地与前显示区域或中间显示区域重叠。
在实施例中，显示面板可以进一步包括：电压布线，被布置在基板上以与中间显示区域相对应；中间显示元件，被布置成至少部分地与电压布线重叠；和中间像素电路，连接到中间显示元件并且驱动中间显示元件。中间像素电路可以被布置在前显示区域中。
在实施例中，显示面板可以进一步包括：拐角显示元件，被布置在基板上以与拐角显示区域相对应；和拐角像素电路，连接到拐角显示元件并且驱动拐角显示元件。拐角像素电路可以被布置在前显示区域或拐角显示区域中。
除了以上描述的实施例、特征和优点之外的其它实施例、特征和优点将从用于实施以下发明的详细内容、权利要求和附图中变得显而易见。
附图说明
从以下结合附图的描述中，本发明的特定实施例的以上和其它实施例、特征和优点将更显而易见，在附图中：
图1是显示装置的实施例的示意性透视图；
图2A、图2B和图2C是显示装置的实施例的示意性截面图；
图3AA是显示面板的实施例的示意性平面图，并且图3AB是由图3AA的显示面板的点划线指示的部分AA的放大视图；
图3B是图3AA的一部分的放大平面图；
图3C是图3AA的一部分的放大平面图；
图3DA图示了分别沿着图3B的线I-I’和图3C的线II-II’截取的图3B的数据线和图3C的像素电路的截面图，并且图3DB是由图3DA的点划线指示的部分BB的放大视图；
图4A是显示面板的实施例的示意性平面图，并且图4B是由图4A的显示面板的点划线指示的部分CC的放大视图；
图5AA和图5BA是显示面板的放大部分的实施例的示意性平面图，并且图5AB和图5BB是分别由图5AA和图5BA的点划线指示的部分DD和EE的放大视图；
图6和图7是适用于显示面板的像素电路的实施例的等效电路图；
图8A是示意性地图示拐角部分的实施例的放大平面图；
图8B是示意性地图示拐角部分的另一个实施例的放大平面图；
图9是示意性地图示拐角部分的另一个实施例的放大平面图；
图10是示意性地图示拐角部分的另一个实施例的放大平面图；
图11AA是显示面板的像素电路和显示元件的布局的实施例的示意性平面图，并且图11AB是由图11AA的点划线指示的部分FF的放大视图；
图11B是沿着图11AB的线III-III’截取的图11AB的桥线的截面图；
图11C是沿着图11AA的线IV-IV’和V-V’截取的图11AA的前显示区域、中间显示区域和拐角显示区域的截面图；
图11D是沿着图11AA的线VI-VI’和VII-VII’截取的图11AA的前显示区域和中间显示区域的截面图；
图12A是显示面板的像素电路和显示元件的布局的另一个实施例的示意性平面图；
图12B是显示面板的放大部分的另一个实施例的示意性平面图；
图12C和图12D是拐角显示区域的实施例的示意性平面图；以及
图12E是沿着图12C的线VIII-VIII’截取的图12C的像素电路的截面图。
具体实施方式
现在将详细地参考实施例，实施例的示例在附图中被图示，其中相同的附图标记始终指代相同的元件。在这点上，实施例可以具有不同的形式，并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图来描述实施例以解释描述的实施例。如本文中所使用的，术语“和/或”包括相关联的列出项中的一个或多个的任意组合和全部组合。遍及本公开，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或者其变型。
由于本公开允许各种改变和许多实施例，因此特定实施例将在附图中被图示并且在书面描述中被详细地描述。在下文中，将参考附图更全面地描述本公开的效果和特征以及用于实现它们的方法，在附图中示出了本公开的实施例。然而，本公开可以以许多不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。
下面将参考附图更详细地描述本公开的一个或多个实施例。相同的或彼此对应的那些部件被赋予相同的附图标记而不管图号如何，并且冗余说明被省略。
将理解，尽管术语“第一”、“第二”等在本文中可以被用于描述各种部件，但是这些部件不应受这些术语的限制。这些部件仅被用于区分一个部件与另一个部件。
如本文中所使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另外明确地指示。
将进一步理解，本文中使用的术语“包括”和/或“包含”表明陈述的特征或部件的存在，但是不排除一个或多个其它特征或部件的存在或添加。
将理解，当层、区或部件被称为“被形成在”另一个层、区或部件上时，它能够被直接或间接形成在另一个层、区或部件上。也就是说，例如，可以存在居间的层、区或部件。
为了便于说明，附图中的元件的大小可能被夸大。换句话说，由于附图中的部件的大小和厚度为了便于说明而被任意地图示，因此以下实施例不限于此。
当特定实施例可以被不同地实现时，特定的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
在说明书中，“A和/或B”表示A或B，或者A和B。
还将理解，当层、区或部件被称为“连接”或“联接”到另一个层、区或部件时，它能够直接连接或联接到另一个层、区和/或部件，或者可以存在居间的层、区或部件。例如，当层、区或部件被称为“电连接”或“电联接”到另一个层、区或部件时，它能够直接电连接或电联接到另一个层、区和/或部件，或者可以存在居间的层、区或部件。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的方式来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。
图1是显示装置1的实施例的示意性透视图，并且图2A、图2B和图2C是显示装置1的实施例的示意性截面图。详细地，图2A图示了在图1的y方向上截取的显示装置1的截面。图2B图示了在图1的x方向上截取的显示装置1的截面。图2C图示了包括被布置在前显示区域FDA的两侧的拐角显示区域CDA的显示装置1的截面。
参考图1，显示装置1显示运动图片或静止图像，并且因此可以被用作诸如不仅包括例如移动电话、智能电话、平板个人计算机(“PC”)、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(“PMP”)、导航设备和超移动PC(“UMPC”)的便携式电子装置，而且包括电视、笔记本、监视器、广告面板和物联网(“IOT”)设备的各种产品的显示屏。
显示装置1也可以被用在诸如智能手表、手表电话、眼镜型显示器和头戴式显示器(“HMD”)的可穿戴设备中。显示装置1也可以被用作汽车的仪表板、汽车的中央仪表盘或仪表板的中央信息显示器(“CID”)、代替汽车的侧视镜的车内镜显示器以及被布置在前排座椅的背侧以用作汽车的后排座椅乘客的娱乐设备的显示器。
显示装置1可以具有在第一方向上的较长的边缘以及在第二方向上的较短的边缘。第一方向和第二方向可以彼此交叉。在实施例中，例如，第一方向和第二方向可以限定锐角。在另一个实施例中，第一方向和第二方向可以形成钝角或直角。现在将关注并且详细地描述第一方向(例如，y方向)和第二方向(例如，x方向)形成直角的情况。
在另一个实施例中，显示装置1的在第一方向(例如，y方向)上的边缘的长度可以等于显示装置1的在第二方向(例如，x方向)上的边缘的长度。在另一个实施例中，显示装置1可以具有在第一方向(例如，y方向)上的较短的边缘以及在第二方向(例如，x方向)上的较长的边缘。
在第一方向(例如，y方向)上的较长的边缘与在第二方向(例如，x方向)上的较短的边缘之间的拐角可以被倒圆以具有预定曲率。
参考图2A至图2C，显示装置1可以包括显示面板10和覆盖窗口CW。覆盖窗口CW可以用于保护显示面板10。
覆盖窗口CW可以是柔性窗口。覆盖窗口CW可以保护显示面板10，同时沿着外力容易弯折而不会产生裂缝等。覆盖窗口CW可以包括玻璃、蓝宝石或者塑料。在实施例中，例如，覆盖窗口CW可以是钢化玻璃(例如，超薄玻璃(“UTG”))或无色聚酰亚胺(“CPI”)。在实施例中，覆盖窗口CW可以具有其中柔性聚合物层被布置在玻璃基板的一个表面上的结构，或者可以仅包括聚合物层。
显示面板10可以在覆盖窗口CW下方。尽管在图2A至图2C中未被示出，但是显示面板10可以通过诸如光学胶(“OCA”)膜的透明粘合构件被附接到覆盖窗口CW。
显示面板10可以包括图像在其处被显示的显示区域DA和围绕显示区域DA的外围区域PA。显示区域DA可以包括多个像素PX，并且可以通过多个像素PX显示图像。多个像素PX中的每一个可以包括子像素。在实施例中，例如，多个像素PX中的每一个可以包括红色子像素、绿色子像素和蓝色子像素。在可替代的实施例中，多个像素PX中的每一个可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素。
显示区域DA可以包括前显示区域FDA、侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA。前显示区域FDA、侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA中的每一个可以包括多个像素PX，并且多个像素PX可以显示图像。
在实施例中，例如，被包括在前显示区域FDA、侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA中的每一个中的多个像素PX可以提供独立的图像。在另一个实施例中，被包括在前显示区域FDA、侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA中的每一个中的多个像素PX可以分别提供一个图像的部分。
前显示区域FDA可以是平面显示区域，并且可以包括各自包括显示元件的第一像素PX1。前显示区域FDA可以提供图像的大部分。
各自包括显示元件的像素PX也可以被布置在侧显示区域SDA中。侧显示区域SDA可以通过像素PX显示图像。侧显示区域SDA可以包括第一侧显示区域SDA1、第二侧显示区域SDA2、第三侧显示区域SDA3和第四侧显示区域SDA4。第一侧显示区域SDA1、第二侧显示区域SDA2、第三侧显示区域SDA3和第四侧显示区域SDA4中的至少一个可以被省略。
第一侧显示区域SDA1和第三侧显示区域SDA3可以在第一方向(例如，y方向)上连接到前显示区域FDA。在实施例中，例如，第一侧显示区域SDA1可以在–y方向上从前显示区域FDA延伸，并且第三侧显示区域SDA3可以在+y方向上从前显示区域FDA延伸。
第一侧显示区域SDA1和第三侧显示区域SDA3可以具有任意的曲率半径并且可以被弯折。在实施例中，例如，第一侧显示区域SDA1和第三侧显示区域SDA3可以具有不同的曲率半径。在另一个实施例中，第一侧显示区域SDA1和第三侧显示区域SDA3可以具有相同的曲率半径。现在将详细地描述第一侧显示区域SDA1和第三侧显示区域SDA3中的每一个具有相同的曲率半径(即，第一曲率半径R1)的情况。因为第一侧显示区域SDA1和第三侧显示区域SDA3彼此相同或相似，所以现在将关注并且详细地描述第一侧显示区域SDA1。
第二侧显示区域SDA2和第四侧显示区域SDA4可以在第二方向(例如，x方向)上连接到前显示区域FDA。在实施例中，例如，第二侧显示区域SDA2可以在–x方向上从前显示区域FDA延伸，并且第四侧显示区域SDA4可以在+x方向上从前显示区域FDA延伸。
第二侧显示区域SDA2和第四侧显示区域SDA4可以具有任意的曲率半径并且可以被弯折。在实施例中，例如，第二侧显示区域SDA2和第四侧显示区域SDA4可以具有不同的曲率半径。在另一个实施例中，第二侧显示区域SDA2和第四侧显示区域SDA4可以具有相同的曲率半径。现在将关注并且详细地描述第二侧显示区域SDA2和第四侧显示区域SDA4中的每一个具有相同的曲率半径(即，第二曲率半径R2)的情况。因为第二侧显示区域SDA2和第四侧显示区域SDA4彼此相同或相似，所以现在将关注并且详细地描述第二侧显示区域SDA2。
在实施例中，第一侧显示区域SDA1的第一曲率半径R1可以与第二侧显示区域SDA2的第二曲率半径R2不同。在实施例中，例如，第一曲率半径R1可以小于第二曲率半径R2。在另一个实施例中，第一曲率半径R1可以大于第二曲率半径R2。
在另一个实施例中，第一侧显示区域SDA1的第一曲率半径R1可以与第二侧显示区域SDA2的第二曲率半径R2相同。现在将关注并且详细地描述第一曲率半径R1大于第二曲率半径R2的情况。
拐角显示区域CDA可以从前显示区域FDA的拐角延伸并且可以被弯折。拐角显示区域CDA可以被布置成与拐角部分CP相对应。拐角部分CP可以是显示区域DA的拐角，并且因此可以是显示区域DA的显示区域DA的在第一方向(例如，y方向)上的较长的边缘和显示区域DA的在第二方向(例如，x方向)上的较短的边缘在其处彼此相接的部分。
拐角显示区域CDA可以在相邻的侧显示区域SDA之间。在实施例中，例如，拐角显示区域CDA可以在第一侧显示区域SDA1与第二侧显示区域SDA2之间。拐角显示区域CDA可以在第二侧显示区域SDA2与第三侧显示区域SDA3之间、第三侧显示区域SDA3与第四侧显示区域SDA4之间或者第四侧显示区域SDA4与第一侧显示区域SDA1之间。因此，侧显示区域SDA和拐角显示区域CDA可以被布置成围绕前显示区域FDA，并且各自可以具有任意的曲率半径并且可以被弯折。
各自包括显示元件的第二像素PX2可以被布置在每个拐角显示区域CDA中。拐角显示区域CDA可以通过第二像素PX2显示图像。如稍后将参考图11AA描述的，电连接到被布置在拐角显示区域CDA中的第二像素PX2的像素电路可以被布置在拐角显示区域CDA、前显示区域FDA或侧显示区域SDA中。第二像素PX2可以电连接到被布置在拐角显示区域CDA、前显示区域FDA或侧显示区域SDA中的像素电路，并且可以被驱动。
拐角显示区域CDA的第三曲率半径R3可以变化。在实施例中，例如，当第一侧显示区域SDA1的第一曲率半径R1与第二侧显示区域SDA2的第二曲率半径R2不同时，拐角显示区域CDA的第三曲率半径R3可以在第一曲率半径R1与第二曲率半径R2之间的范围内逐渐变化。
在实施例中，第一侧显示区域SDA1的第一曲率半径R1大于第二侧显示区域SDA2的第二曲率半径R2，拐角显示区域CDA的第三曲率半径R3可以在从第一侧显示区域SDA1到第二侧显示区域SDA2的方向上逐渐减小。在实施例中，例如，拐角显示区域CDA的第三曲率半径R3可以小于第一曲率半径R1，并且可以大于第二曲率半径R2。
在实施例中，显示面板10可以进一步包括中间显示区域MDA。中间显示区域MDA可以在拐角显示区域CDA与前显示区域FDA之间。在实施例中，中间显示区域MDA可以在侧显示区域SDA与拐角显示区域CDA之间延伸。在实施例中，例如，中间显示区域MDA可以在第一侧显示区域SDA1与拐角显示区域CDA之间延伸。中间显示区域MDA也可以在第二侧显示区域SDA2与拐角显示区域CDA之间延伸。在实施例中，中间显示区域MDA可以被弯折。
中间显示区域MDA可以包括各自包括中间显示元件的第三像素PX3。用于提供电压的电压布线可以被布置在中间显示区域MDA中，并且第三像素PX3可以与电压布线重叠。在这种情况下，第三像素PX3可以在电压布线之上。如稍后将参考图11AA描述的，电连接到被布置在中间显示区域MDA中的第三像素PX3的像素电路可以不被布置在中间显示区域MDA中，而是可以被布置在前显示区域FDA和/或侧显示区域SDA中。第三像素PX3可以电连接到被布置在前显示区域FDA和/或侧显示区域SDA中的像素电路，并且可以被驱动。
在图示的实施例中，显示装置1不仅可以在前显示区域FDA中而且可以在侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA中显示图像。因此，显示区域DA在显示装置1中的占比可以增加。因为显示装置1在其拐角处被弯折并且包括显示图像的拐角显示区域CDA，所以美感可以被提高。
图3AA、图3AB、图4A和图4B是显示面板10的实施例的示意性平面图。详细地，图3AA、图3AB、图4A和图4B是图示显示面板10的尚未被弯折的侧显示区域SDA和拐角显示区域CDA的形状的平面图。换句话说，图3AA、图3AB、图4A和图4B是显示面板10的处于未弯折状态的侧显示区域SDA和拐角显示区域CDA的平面图。图3B是图3AA的第一部分AR1的放大平面图，并且图3C是图3AA的第二部分AR2的放大平面图。图3DA图示了分别沿着图3B的线I-I’和图3C的线II-II’截取的图3B的数据线DL和图3C的像素电路PC的截面图。图4A与图3AA的部分修改相对应，并且因此将通过关注与图3AA的差异来描述。图3AA、图3AB、图4A和图4B中的与图1中的附图标记相同的附图标记表示相同的元件，并且因此其重复描述被省略。
显示面板10可以包括显示元件。在实施例中，例如，显示面板10可以是使用包括有机发射层的有机发光二极管的有机发光显示面板、使用微型发光二极管的微型发光二极管显示面板、使用包括量子点发射层的量子点发光二极管的量子点发光显示面板或者使用包括无机半导体的无机发光元件的无机发光显示面板。现在将关注并且详细地描述显示面板10是使用有机发光二极管作为显示元件的有机发光显示面板的情况。
参考图3AA，显示面板10可以包括显示区域DA和外围区域PA。显示区域DA通过多个像素PX显示图像，并且外围区域PA可以围绕显示区域DA的至少一部分。显示区域DA可以包括前显示区域FDA、侧显示区域SDA、拐角显示区域CDA和中间显示区域MDA。
显示面板10可以包括基板100和被布置在基板100上的多层。显示区域DA和外围区域PA可以被限定在基板100和/或多层中。换句话说，基板100和/或多层可以包括前显示区域FDA、侧显示区域SDA、拐角显示区域CDA、中间显示区域MDA和外围区域PA。
在实施例中，基板100可以包括玻璃和/或诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三醋酸纤维素或醋酸丙酸纤维素的聚合物树脂。包括聚合物树脂的基板100可以具有柔性、可卷曲和可弯折的特性。基板100可以具有包括包含前述聚合物树脂的基底层和阻挡层(未被示出)的多层结构。
像素PX中的每一个可以包括子像素，并且子像素中的每一个可以通过作为显示元件的有机发光二极管发射预定颜色的光。在实施例中，例如，每个有机发光二极管可以发射例如红光、绿光或蓝光。每个有机发光二极管可以连接到包括薄膜晶体管和存储电容器的像素电路。
外围区域PA不提供图像，并且因此可以是非显示区域。外围区域PA可以包括弯折区域BA。在第一方向(例如，y方向)上从显示区域DA的下端部分延伸的外围区域PA可以包括弯折区域BA。外围区域PA可以在弯折区域BA处被弯折。当在弯折区域BA正被弯折的同时观看显示面板10的前侧时，外围区域PA的一部分可能不会被用户在视觉上识别出。
在外围区域PA中，用于通过信号线(例如，用于提供电压的电压布线)将电信号提供到每个像素PX的驱动电路DC可以被布置。驱动电路DC可以包括栅驱动电路GDC和数据驱动电路DDC。
栅驱动电路GDC可以经由栅线GL将栅信号传输到每个像素PX。栅线GL可以在第二方向(例如，x方向)上延伸，并且可以连接到被设置在相同的行中的像素PX。栅线GL可以包括扫描线SL(在下文中也被称为第一扫描线SL)和发光控制线EL，并且栅信号可以包括扫描信号和发光控制信号。栅驱动电路GDC可以包括扫描驱动电路，并且可以通过扫描线SL将扫描信号传输到每个像素PX。栅驱动电路GDC可以包括发光控制驱动电路，并且可以通过发光控制线EL将发光控制信号提供到每个像素PX。
栅驱动电路GDC可以在外围区域PA的一侧。在实施例中，例如，如图3AA中所示，栅驱动电路GDC可以被布置在外围区域PA的与显示面板10的下端部分相对应的一部分中。在另一个实施例中，栅驱动电路GDC可以被布置在外围区域PA的与显示面板10的左侧或右侧相对应的一部分中。
栅线GL可以经由栅连接线GCL连接到栅驱动电路GDC。栅连接线GCL可以在与第二方向(例如，x方向)交叉的第一方向(例如，y方向)上延伸，栅连接线GCL的一侧可以连接到栅驱动电路GDC，并且栅连接线GCL的另一侧可以连接到栅线GL。栅驱动电路GDC可以经由栅连接线GCL和栅线GL将栅信号传输到每个像素PX。
图3C图示了在行方向(例如，x方向)和列方向(例如，y方向)上布置的多个像素电路PC中的一些。扫描线SL和发光控制线EL中的每一条可以在第二方向(例如，x方向)上延伸，并且是数据线DL的第一数据线DL1可以在第一方向(例如，y方向)上延伸。将扫描线SL和发光控制线EL中的每一条连接到栅驱动电路GDC的栅连接线GCL可以在第一方向(例如，y方向)上延伸。栅连接线GCL可以在与第一数据线DL1的延伸方向相同的方向上延伸。
在实施例中，如图3C中所示，一条栅连接线GCL可以与一个像素电路PC重叠。被布置在相同的列中的像素电路PC可以与相同的栅连接线GCL重叠。在另一个实施例中，两条或更多条栅连接线GCL可以与一个像素电路PC重叠。换句话说，被布置在相同的列中的像素电路PC可以与两条或更多条栅连接线GCL重叠。
在实施例中，栅连接线GCL可以在与扫描线SL和发光控制线EL在其中的层不同的层中。参考图3DA，诸如第一栅绝缘层112和第二栅绝缘层113的绝缘层可以在栅连接线GCL与扫描线SL和发光控制线EL之间。在这种情况下，栅连接线GCL可以通过被限定在第一栅绝缘层112和第二栅绝缘层113中的接触孔CNT连接到扫描线SL和发光控制线EL。
在图3DA中，栅连接线GCL被布置在第二栅绝缘层113上。然而，在另一个实施例中，栅连接线GCL可以在第一栅绝缘层112上。第一栅绝缘层112可以在栅连接线GCL与扫描线SL和发光控制线EL之间。
将扫描线SL和/或发光控制线EL连接到栅连接线GCL的接触孔CNT可以被限定在被布置在相同的行中的像素电路PC当中的至少一个像素电路PC中。在实施例中，例如，被布置在相同的行中的多个像素电路PC当中的两个或更多个像素电路PC可以通过接触孔CNT连接到栅连接线GCL。
在实施例中，栅连接线GCL可以在与第一数据线DL1在其中的层相同的层中。参考图3DA，栅连接线GCL和第一数据线DL1可以在层间绝缘层114上。
返回参考图3AA，数据驱动电路DDC可以在与栅驱动电路GDC相同的一侧。在实施例中，数据驱动电路DDC可以与栅驱动电路GDC一起在外围区域PA的一侧。在实施例中，例如，如图3AA中所示，数据驱动电路DDC与栅驱动电路GDC一起可以被布置在外围区域PA的与显示面板10的下端部分相对应的一部分中。在另一个实施例中，数据驱动电路DDC与栅驱动电路GDC一起可以被布置在外围区域PA的与显示面板10的左侧或右侧相对应的一部分中。
作为比较示例，数据驱动电路和栅驱动电路可以被分别布置在不同的外围区域的相应一侧。数据驱动电路可以在显示面板的下端部分，并且栅驱动电路可以在显示面板的左侧和/或右侧。在这种情况下，例如，根据栅驱动电路的布局，显示面板的左侧和/或右侧的无效空间可以增加。
相反，实施例中的数据驱动电路DDC和栅驱动电路GDC两者可以在外围区域PA的一侧。如图3AA中所示，当数据驱动电路DDC和栅驱动电路GDC两者被布置在显示面板10的下端部分中时，显示面板10的左侧和右侧的无效空间可以减小。图像被显示在其上的显示区域DA可以增加与显示面板10的左侧和右侧的无效空间减小的面积一样多的面积。
数据驱动电路DDC可以经由数据线DL将数据信号传输到每个像素PX。数据线DL可以在第一方向(例如，y方向)上延伸并且可以连接到被设置在相同的列中的像素PX。
数据线DL可以包括被布置成与前显示区域FDA相对应的第一数据线DL1以及被布置成与显示区域DA的边缘相邻的第二数据线DL2。如图3AA中所示，第二数据线DL2可以被布置成与侧显示区域SDA相对应。第二数据线DL2也可以被布置在前显示区域FDA的与侧显示区域SDA相邻的一部分中。
第一数据线DL1可以通过第一数据连接线DCL1连接到数据驱动电路DDC。第一数据连接线DCL1的一侧可以连接到数据驱动电路DDC，并且第一数据连接线DCL1的另一侧可以连接到第一数据线DL1。第一数据连接线DCL1可以被布置成与外围区域PA相对应。
第二数据线DL2可以通过第二数据连接线DCL2连接到数据驱动电路DDC。第二数据连接线DCL2的一侧可以连接到数据驱动电路DDC，并且第二数据连接线DCL2的另一侧可以连接到第二数据线DL2。
在实施例中，如图3AA中所示，第二数据连接线DCL2的一部分可以与外围区域PA重叠，并且第二数据连接线DCL2的另一部分可以与前显示区域FDA重叠。第二数据连接线DCL2可以在前显示区域FDA中被弯折至少一次。第二数据连接线DCL2的一部分可以在第二方向(例如，x方向)上从前显示区域FDA延伸。
图3B图示了第二数据线DL2和第二数据连接线DCL2的放大部分。第二数据连接线DCL2的一部分可以在第二方向(例如，x方向)上延伸。第二数据连接线DCL2可以在第一方向(例如，y方向)上延伸。
在实施例中，第二数据线DL2和第二数据连接线DCL2可以在不同的层中。参考图3DA，诸如第一平坦化层115的绝缘层可以在第二数据线DL2与第二数据连接线DCL2之间。在这种情况下，第二数据线DL2和第二数据连接线DCL2可以通过被限定在第一平坦化层115中的接触孔CNT’彼此连接。
在实施例中，如图4B中所示，第二数据连接线DCL2的一部分可以与外围区域PA重叠，并且第二数据连接线DCL2的另一部分可以与中间显示区域MDA重叠。在这种情况下，第二数据连接线DCL2在前显示区域FDA中可以不被弯折，并且可以沿着中间显示区域MDA延伸。第二数据连接线DCL2可以包括沿着中间显示区域MDA的曲线。
外围区域PA可以包括是电子设备或印刷电路板等可以电连接到的区域的焊盘单元(未被示出)。焊盘单元可以被暴露而不用绝缘层覆盖，并且可以电连接到柔性印刷电路板(“FPCB”)30。FPCB 30可以将控制器电连接到焊盘单元，并且可以提供从控制器接收的信号或电力。在实施例中，栅驱动电路GDC和/或数据驱动电路DDC可以被布置在FPCB 30上。
参考是图3AA的部分AA的放大视图的图3AB，拐角显示区域CDA可以包括各自包括拐角显示元件的第二像素PX2，并且可以被弯折。换句话说，如以上参考图1所描述的，拐角显示区域CDA可以从前显示区域FDA的拐角延伸，并且可以以任意的曲率半径被弯折，同时被布置成与拐角部分CP相对应。
当拐角显示区域CDA被弯折时，在拐角显示区域CDA中产生的压缩应变可以比拉伸应变更大。在这种情况下，可收缩的基板和可收缩的多层结构需要被应用于拐角显示区域CDA。因此，被布置在拐角显示区域CDA中的多层的堆叠或基板100的形状可以与被布置在前显示区域FDA中的多层的堆叠或基板100的形状不同。在实施例中，拐角显示区域CDA可以包括各自在远离前显示区域FDA的方向上延伸的多个条带部分，并且空间可以在相邻的条带部分之间。这将在稍后参考图5AA和图5BB详细地描述。
在实施例中，第二像素PX2可以电连接到被布置在前显示区域FDA和/或侧显示区域SDA中的像素电路PC。在另一个实施例中，第二像素PX2可以电连接到被布置在拐角显示区域CDA中的像素电路PC。在这种情况下，被布置在拐角显示区域CDA中的像素电路PC可以共享连接到被布置在前显示区域FDA和/或侧显示区域SDA中的像素电路PC的各种布线。被布置在拐角显示区域CDA中的像素电路PC可以通过布线提供扫描信号和数据信号等。这将在稍后参考图12A至图12E详细地描述。
各自包括中间显示元件的第三像素PX3可以被布置在前显示区域FDA与拐角显示区域CDA之间的中间显示区域MDA中。在实施例中，如图3AB中所示，用于提供电压的电压布线VWL可以被布置在中间显示区域MDA中。在这种情况下，被布置在中间显示区域MDA中的第三像素PX3可以与电压布线VWL重叠。作为参考，电压布线VWL由图3AB中的双点划线指示。
参考是图4A的部分CC的放大视图的图4B，第二数据连接线DCL2可以被布置在前显示区域FDA与拐角显示区域CDA之间的中间显示区域MDA中。如以上所描述的，第二数据连接线DCL2可以将第二数据线DL2连接到数据驱动电路DDC。
当第二数据连接线DCL2被布置在中间显示区域MDA中时，被布置在中间显示区域MDA中的第三像素PX3可以与第二数据连接线DCL2重叠。电连接到第三像素PX3的像素电路PC可以被布置在前显示区域FDA和/或侧显示区域SDA中。
现在将参考图3DA和图3DB详细地描述被堆叠在显示面板10上的多个层。
参考图3DA，显示面板10可以包括基板100、缓冲层111、像素电路层PCL、显示元件层DEL和薄膜封装层TFE。
缓冲层111可以包括诸如氮化硅、氮氧化硅或氧化硅的无机绝缘材料，并且可以是包括无机绝缘材料的单层或多层。
像素电路层PCL可以在缓冲层111上。像素电路层PCL可以包括被包括在像素电路PC中的薄膜晶体管TFT、无机绝缘层IIL、第一平坦化层115和第二平坦化层116，其中，无机绝缘层IIL、第一平坦化层115和第二平坦化层116被布置在薄膜晶体管TFT的部件下方和/或上方。无机绝缘层IIL可以包括第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114。
薄膜晶体管TFT可以包括半导体层A，并且半导体层A可以包括多晶硅。在可替代的实施例中，半导体层A可以包括例如非晶硅、氧化物半导体或有机半导体。半导体层A可以包括沟道区以及被分别布置在沟道区的两侧的源区和漏区。栅电极G可以与沟道区重叠。
栅电极G可以包括低电阻金属材料。在实施例中，例如，栅电极G可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。在实施例中，扫描线SL和发光控制线EL可以被布置在与栅电极G被布置在其中的层相同的层中。扫描线SL和发光控制线EL可以在第一栅绝缘层112上。
在实施例中，半导体层A与栅电极G之间的第一栅绝缘层112可以包括诸如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOX)的无机绝缘材料。氧化锌(ZnOX)可以是ZnO和/或ZnO2。
在实施例中，第二栅绝缘层113可以覆盖栅电极G。与第一栅绝缘层112相似，第二栅绝缘层113可以包括诸如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOX)的无机绝缘材料。氧化锌(ZnOX)可以是ZnO和/或ZnO2。
存储电容器Cst的上电极CE2可以在第二栅绝缘层113上。上电极CE2可以与栅电极G重叠。其间有第二栅绝缘层113的彼此重叠的栅电极G和上电极CE2可以构成像素电路PC的存储电容器Cst。换句话说，栅电极G可以用作存储电容器Cst的下电极CE1。这样，存储电容器Cst和薄膜晶体管TFT可以彼此重叠。在实施例中，存储电容器Cst和薄膜晶体管TFT可以不彼此重叠。
在实施例中，例如，上电极CE2可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且各自可以是包括前述材料的单层或多层。
层间绝缘层114可以覆盖上电极CE2。在实施例中，例如，层间绝缘层114可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOX)等。氧化锌(ZnOX)可以是ZnO和/或ZnO2。层间绝缘层114可以是包括前述无机绝缘材料的单层或多层。
数据线DL、栅连接线GCL、漏电极D和源电极S可以被设置在层间绝缘层114上。数据线DL、栅连接线GCL、漏电极D和源电极S可以包括高导电材料。在实施例中，例如，数据线DL、栅连接线GCL、漏电极D和源电极S可以包括包含Mo、Al、Cu和Ti中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。在实施例中，数据线DL、栅连接线GCL、漏电极D和源电极S可以具有Ti/Al/Ti的多层结构。
第一平坦化层115可以覆盖数据线DL、栅连接线GCL、漏电极D和源电极S。第一平坦化层115可以包括有机绝缘材料。在实施例中，第一平坦化层115可以包括诸如商用聚合物(诸如聚甲基丙烯酸甲酯(“PMMA”)或聚苯乙烯(“PS”))、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、丙烯酰醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的组合的有机绝缘材料。
连接电极CML和第二数据连接线DCL2可以在第一平坦化层115上。连接电极CML可以通过第一平坦化层115的接触孔连接到漏电极D或源电极S。第二数据连接线DCL2可以通过第一平坦化层115的接触孔CNT’连接到第二数据线DL2。
连接电极CML和第二数据连接线DCL2可以包括高导电材料。在实施例中，例如，连接电极CML可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。在实施例中，连接电极CML和第二数据连接线DCL2可以具有Ti/Al/Ti的多层结构。
第二平坦化层116可以覆盖连接电极CML和第二数据连接线DCL2。第二平坦化层116可以包括有机绝缘材料。在实施例中，第二平坦化层116可以包括诸如商用聚合物(诸如PMMA或PS)、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、丙烯酰醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的组合的有机绝缘材料。
显示元件层DEL可以在像素电路层PCL上。显示元件层DEL可以包括第一显示元件DE1(参考图3DB)。第一显示元件DE1可以是有机发光二极管OLED(参考图6)。第一显示元件DE1的像素电极211可以通过第二平坦化层116的接触孔电连接到连接电极CML。
在实施例中，像素电极211可以包括诸如氧化铟锡(“ITO”)、氧化铟锌(“IZO”)、氧化锌(ZnOX)、氧化铟(In2O3)、氧化铟镓(“IGO”)或氧化铝锌(“AZO”)的导电氧化物。氧化锌(ZnOX)可以是ZnO和/或ZnO2。在另一个实施例中，像素电极211可以包括包含例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或这些材料的化合物的反射层。在另一个实施例中，像素电极211可以进一步包括在前述反射层上方/下方的包括ITO、IZO、ZnOX或In2O3的膜。ZnOX可以是ZnO和/或ZnO2。
像素电极211的中心部分通过其被暴露的开口118OP可以被限定于被布置在像素电极211上的像素限定层118中。像素限定层118可以包括有机绝缘材料和/或无机绝缘材料。开口118OP可以限定由第一显示元件DE1发射的光的发光区域(在下文中也被称为发光区域EA1)。在实施例中，例如，开口118OP的宽度可以与第一显示元件DE1的发光区域EA1的宽度相对应。
间隔件119可以在像素限定层118上。在制造显示装置1的方法中，间隔件119可以被包括以防止对基板100的损坏。可以使用掩模片制造显示面板10。在这种情况下，当掩模片进入像素限定层118的开口118OP或紧密地粘附到像素限定层118并且沉积材料被沉积在基板100上时，间隔件119可以防止基板100的一部分被掩模片损坏或破坏。
间隔件119可以包括诸如聚酰亚胺的有机绝缘材料。在可替代的实施例中，间隔件119可以包括诸如氮化硅或氧化硅的无机绝缘材料，或者可以包括无机绝缘材料和有机绝缘材料。
在实施例中，间隔件119可以包括与被包括在像素限定层118中的材料不同的材料。在另一个实施例中，间隔件119可以包括与被包括在像素限定层118中的材料相同的材料。在这种情况下，可以在使用半色调掩模等的掩模工艺中一起提供像素限定层118和间隔件119。
中间层212可以在像素限定层118上。中间层212可以包括被布置在像素限定层118的开口118OP中的发射层212b。发射层212b可以包括发射预定颜色的光的低分子有机材料或高分子有机材料。
第一功能层212a和第二功能层212c可以被分别布置在发射层212b下方和上方。第一功能层212a可以包括空穴传输层(“HTL”)，或者可以包括HTL和空穴注入层(“HIL”)。第二功能层212c是被布置在发射层212b上方的部件，并且是可选的。第二功能层212c可以包括电子传输层(“ETL”)和/或电子注入层(“EIL”)。与稍后将描述的对电极213相似，第一功能层212a和/或第二功能层212c可以是覆盖基板100的整个表面的公共层。
对电极213可以包括具有低功函数的导电材料。在实施例中，例如，对电极213可以包括包含例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或这些材料的合金的(半)透明层。在可替代的实施例中，对电极213可以进一步包括在包含以上描述的材料中的任何一种的(半)透明层上的诸如ITO、IZO、ZnOX或In2O3的层。ZnOX可以是ZnO和/或ZnO2。
在实施例中，盖层(未被示出)可以被进一步布置在对电极213上。盖层可以包括氟化锂(LiF)、无机材料和/或有机材料。
薄膜封装层TFE可以在对电极213上。在实施例中，薄膜封装层TFE包括至少一个无机封装层和至少一个有机封装层。图3DA图示了包括被顺序地堆叠在彼此上的第一无机封装层310、有机封装层320和第二无机封装层330的薄膜封装层TFE。
第一无机封装层310和第二无机封装层330可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅当中的至少一种无机材料。有机封装层320可以包括聚合物类材料。聚合物类材料的示例可以包括丙烯酸树脂、环氧类树脂、聚酰亚胺和聚乙烯。在实施例中，有机封装层320可以包括丙烯酸酯。
尽管在附图中未被示出，但是触摸电极层可以被布置在薄膜封装层TFE上，并且光学功能层可以被布置在触摸电极层上。触摸电极层可以基于例如触摸事件的外部输入来获得坐标信息。光学功能层可以降低从外部朝向显示装置1入射的光(外部光)的反射率，和/或可以提高由显示装置1发射的光的色纯度。在实施例中，光学功能层可以包括相位延迟器和/或偏振器。相位延迟器可以是膜型或液晶涂层型，并且可以包括λ/2相位延迟器和/或λ/4相位延迟器。偏振器也可以是膜型或液晶涂层型。膜型可以包括可拉伸的合成树脂膜，并且液晶涂层型可以包括以预定布置方式布置的液晶。相位延迟器和偏振器可以分别进一步包括保护膜。
在另一个实施例中，光学功能层可以包括黑矩阵和滤色器。可以通过考虑由显示装置1的像素PX发射的光束的颜色来布置滤色器。滤色器中的每一个可以包括红色、绿色或蓝色的颜料或染料。在可替代的实施例中，除了以上描述的颜料或染料之外，滤色器中的每一个可以进一步包括量子点。在可替代的实施例中，滤色器中的一些可以不包括以上描述的颜料或染料，并且可以包括诸如氧化钛的分散的颗粒。
在另一个实施例中，光学功能层可以包括相消干涉结构。相消干涉结构可以包括被布置在不同的层中的第一反射层和第二反射层。分别由第一反射层和第二反射层反射的第一反射光和第二反射光可以彼此相消干涉，并且因此外部光的反射率可以被降低。
粘合构件可以在触摸电极层与光学功能层之间。粘合构件可以采用本领域已知的通用粘合构件而没有限制。粘合构件可以是压敏粘合剂(“PSA”)。
图5AA至图5BB是显示面板10的放大部分的实施例的示意性平面图。详细地，图5AA和图5AB可以被理解为图示在外力被施加到显示面板10之前展开的显示面板10，并且图5BA和图5BB可以被理解为图示在外力被施加到显示面板10之后变形的显示面板10。
参考图5AA和图5AB，显示面板10可以包括被布置成与拐角显示区域CDA相对应的多个条带部分STP，并且多个空间V可以被限定在多个条带部分STP之间并且穿透显示面板10。因为显示面板10包括基板100，所以可以认为基板100具有多个条带部分STP并且多个空间V被限定在基板100中。
多个条带部分STP的相应的一个端部可以通过间隙gp彼此间隔开。空的空间由于间隙gp而可以被限定在多个条带部分STP之间，并且可以分别与多个空间V相对应。多个条带部分STP之间的间隙gp可以变化。在实施例中，例如，如图5AA中所示，多个条带部分STP之间的间隙gp可以在从中间显示区域MDA到拐角显示区域CDA的方向上加宽。在另一个实施例中，多个条带部分STP之间的间隙gp可以不变化，而是可以是恒定的。换句话说，多个条带部分STP可以径向地或平行地布置。
多个条带部分STP的相应的另一个端部可以不彼此间隔开，而是可以彼此连接。如图5AA中所示，多个条带部分STP可以在中间显示区域MDA附近彼此连接。多个条带部分STP各自可以从中间显示区域MDA延伸到拐角显示区域CDA，并且可以形成被限定在多个条带部分STP之间的多个空间V。多个条带部分STP的相应的延伸长度可以彼此不同。根据多个条带部分STP与拐角显示区域CDA的中间区域间隔开的距离，多个条带部分STP的相应的延伸长度可以彼此不同。在实施例中，例如，多个条带部分STP当中的被设置在中间的条带部分STP可以具有比其它条带部分STP的长度更大的朝向拐角显示区域CDA延伸的长度，并且随着多个条带部分STP与拐角显示区域CDA的中间区域间隔开的距离增加，多个条带部分STP的相应的延伸长度可以减小。
空间V中的每一个可以穿透显示面板10的前表面和底表面。空间V中的每一个可以减小显示面板10的重量并且可以提高显示面板10的柔性。当外力(例如，翘曲力、弯折力或拉力)被施加到显示面板10时，空间V的形状改变，并且因此在显示面板10的变形期间产生的应力容易减少。因此，显示面板10的异常变形可以被防止，并且显示面板10的耐久性可以被提高。因此，当包括显示面板10的电子设备被使用时，用户的便利性可以被提高，并且显示面板10可以容易地应用于可穿戴设备。
参考图5BB，当外力被施加到显示面板10时，每个空间V’的面积或形状可以被改变，并且每个条带部分STP的位置也可以被改变。在实施例中，例如，当弯折力被施加在显示面板10的边缘和边缘之间的拐角上时，空间V’的面积可以随着多个条带部分STP之间的间隙gp’的减小而减小，并且相邻的条带部分STP可以彼此接触。
如以上所描述的，当外力被施加到显示面板10时，多个条带部分STP之间的间隙gp’和空间V’的面积可以改变，但是多个条带部分STP的形状可以没有变化。换句话说，像素电路PC和显示元件等可以被布置在多个条带部分STP中的每一个上，并且即使当外力被施加到显示面板10时，多个条带部分STP的形状也不会改变，并且因此被布置在多个条带部分STP中的每一个上的像素电路PC和显示元件等可以被保护。因此，像素PX也可以被布置在显示面板10的具有曲率的拐角显示区域CDA中。因此，显示区域DA可以从前显示区域FDA扩展到拐角显示区域CDA。
多个像素PX可以被布置在每个条带部分STP上。被布置在条带部分STP上的多个像素PX可以在一个方向上彼此间隔开。多个像素PX可以以诸如条纹配置、s条纹配置和蜂窝(PenTile)配置的各种配置来布置。
图6是适用于显示面板10的像素电路PC的实施例的示意性等效电路图。
参考图6，像素电路PC可以连接到扫描线SL、数据线DL和显示元件DE。显示元件DE可以是有机发光二极管OLED。
像素电路PC可以包括驱动薄膜晶体管T1、扫描薄膜晶体管T2和存储电容器Cst。扫描薄膜晶体管T2连接到扫描线SL和数据线DL，并且根据经由扫描线SL接收的扫描信号Sn(在下文中也被称为第一扫描信号Sn)将经由数据线DL接收的数据电压Dm传输到驱动薄膜晶体管T1，其中n和m是自然数。
存储电容器Cst连接到扫描薄膜晶体管T2和驱动电压线PL，并且存储跟从扫描薄膜晶体管T2接收的电压与被供给到驱动电压线PL的驱动电压ELVDD之间的差相对应的电压。
驱动薄膜晶体管T1连接到驱动电压线PL和存储电容器Cst，并且可以根据被存储在存储电容器Cst中的电压值控制从驱动电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED由于驱动电流而可以发射具有预定亮度的光。
尽管在图6中图示了像素电路PC包括两个薄膜晶体管和一个存储电容器的情况，但是实施例不限于此。在实施例中，例如，像素电路PC可以包括三个或更多个薄膜晶体管和/或两个或更多个存储电容器。在另一个实施例中，像素电路PC可以包括七个薄膜晶体管和一个存储电容器。现在将参考图7对此进行描述。
图7是适用于显示面板10的像素电路PC的实施例的示意性等效电路图。
参考图7，像素电路PC可以连接到扫描线SL、数据线DL和显示元件DE。显示元件DE可以是有机发光二极管OLED。
在实施例中，例如，如图7中所示，像素电路PC包括第一至第七薄膜晶体管T1至T7以及存储电容器Cst。第一至第七薄膜晶体管T1至T7以及存储电容器Cst连接到分别用于传输第一至第三扫描信号Sn、Sn-1和Sn+1的第一至第三扫描线SL、SL-1和SL+1、用于传输数据电压Dm的数据线DL、用于传输发光控制信号En的发光控制线EL、用于传输驱动电压ELVDD的驱动电压线PL、用于传输初始化电压Vint的初始化电压线VL以及公共电压ELVSS被施加到的公共电极。
第一薄膜晶体管T1是漏电流的大小在其中根据栅-源电压来确定的驱动晶体管，并且第二至第七薄膜晶体管T2至T7可以是根据栅-源电压(基本上是栅电压)来导通/截止的开关晶体管。
第一薄膜晶体管T1也可以被称为驱动薄膜晶体管，第二薄膜晶体管T2也可以被称为扫描薄膜晶体管，第三薄膜晶体管T3也可以被称为补偿薄膜晶体管，第四薄膜晶体管T4也可以被称为栅初始化薄膜晶体管，第五薄膜晶体管T5也可以被称为第一发光控制薄膜晶体管，第六薄膜晶体管T6也可以被称为第二发光控制薄膜晶体管，并且第七薄膜晶体管T7也可以被称为阳极初始化薄膜晶体管。
存储电容器Cst连接在驱动电压线PL与驱动薄膜晶体管T1的驱动栅极G1之间。存储电容器Cst可以具有连接到驱动电压线PL的上电极CE2和连接到驱动薄膜晶体管T1的驱动栅极G1的下电极CE1。
驱动薄膜晶体管T1可以根据栅-源电压控制从驱动电压线PL流到有机发光二极管OLED的驱动电流IOLED的大小。驱动薄膜晶体管T1可以包括连接到存储电容器Cst的下电极CE1的驱动栅极G1、通过第一发光控制薄膜晶体管T5连接到驱动电压线PL的驱动源极S1和通过第二发光控制薄膜晶体管T6连接到有机发光二极管OLED的驱动漏极D1。
驱动薄膜晶体管T1可以根据栅-源电压将驱动电流IOLED输出到有机发光二极管OLED。驱动电流IOLED的大小基于驱动薄膜晶体管T1的栅-源电压与阈值电压之间的差来确定。有机发光二极管OLED可以从驱动薄膜晶体管T1接收驱动电流IOLED，并且以基于驱动电流IOLED的大小的亮度发光。
扫描薄膜晶体管T2响应于第一扫描信号Sn将数据电压Dm传输到驱动薄膜晶体管T1的驱动源极S1。扫描薄膜晶体管T2可以包括连接到第一扫描线SL的扫描栅极G2、连接到数据线DL的扫描源极S2和连接到驱动薄膜晶体管T1的驱动源极S1的扫描漏极D2。
补偿薄膜晶体管T3串联连接在驱动薄膜晶体管T1的驱动漏极D1与驱动栅极G1之间，并且响应于第一扫描信号Sn将驱动薄膜晶体管T1的驱动漏极D1和驱动栅极G1彼此连接。补偿薄膜晶体管T3可以包括连接到第一扫描线SL的补偿栅极G3、连接到驱动薄膜晶体管T1的驱动漏极D1的补偿源极S3和连接到驱动薄膜晶体管T1的驱动栅极G1的补偿漏极D3。尽管在图7中补偿薄膜晶体管T3具有彼此串联连接的两个薄膜晶体管，但是补偿薄膜晶体管T3可以包括一个薄膜晶体管。
栅初始化薄膜晶体管T4响应于第二扫描信号Sn-1将初始化电压Vint施加到驱动薄膜晶体管T1的驱动栅极G1。栅初始化薄膜晶体管T4可以包括连接到第二扫描线SL-1的第一初始化栅极G4、连接到驱动薄膜晶体管T1的驱动栅极G1的第一初始化源极S4和连接到初始化电压线VL的第一初始化漏极D4。尽管在图7中栅初始化薄膜晶体管T4包括彼此串联连接的两个薄膜晶体管，但是栅初始化薄膜晶体管T4可以包括一个薄膜晶体管。
阳极初始化薄膜晶体管T7响应于第三扫描信号Sn+1将初始化电压Vint施加到有机发光二极管OLED的阳极。阳极初始化薄膜晶体管T7可以包括连接到第三扫描线SL+1的第二初始化栅极G7、连接到有机发光二极管OLED的阳极的第二初始化源极S7和连接到初始化电压线VL的第二初始化漏极D7。
第一发光控制薄膜晶体管T5可以响应于发光控制信号En将驱动电压线PL连接到驱动薄膜晶体管T1的驱动源极S1。第一发光控制薄膜晶体管T5可以包括连接到发光控制线EL的第一发光控制栅极G5、连接到驱动电压线PL的第一发光控制源极S5和连接到驱动薄膜晶体管T1的驱动源极S1的第一发光控制漏极D5。
第二发光控制薄膜晶体管T6可以响应于发光控制信号En将驱动薄膜晶体管T1的驱动漏极D1连接到有机发光二极管OLED的阳极。第二发光控制薄膜晶体管T6可以包括连接到发光控制线EL的第二发光控制栅极G6、连接到驱动薄膜晶体管T1的驱动漏极D1的第二发光控制源极S6和连接到有机发光二极管OLED的阳极的第二发光控制漏极D6。
第二扫描信号Sn-1可以与前一行上的第一扫描信号Sn基本上同步。第三扫描信号Sn+1可以与第一扫描信号Sn基本上同步。在另一个实施例中，第三扫描信号Sn+1可以与下一行上的第一扫描信号Sn基本上同步。
在图示的实施例中，第一至第七薄膜晶体管T1至T7可以包括包含硅的半导体层。在实施例中，第一至第七薄膜晶体管T1至T7可以包括包含低温多晶硅(“LTPS”)的半导体层。例如，因为多晶硅材料具有高电子移动性(100平方厘米每伏特每秒(cm2/Vs)或更大)，所以能量消耗功率低并且可靠性高。在另一个实施例中，第一至第七薄膜晶体管T1至T7的半导体层可以包括包含铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物。在实施例中，例如，第一至第七薄膜晶体管T1至T7的半导体层可以是InSnZnO(“ITZO”)半导体层或InGaZnO(“IGZO”)半导体层等。在另一个实施例中，第一至第七薄膜晶体管T1至T7的半导体层中的一些半导体层可以包括LTPS，而第一至第七薄膜晶体管T1至T7的半导体层中的其它半导体层可以包括氧化物半导体(例如，IGZO等)。
现在将详细地描述实施例中的显示面板10的一个像素电路PC和作为显示元件DE的有机发光二极管OLED的操作。如图7中所示，假设第一至第七薄膜晶体管T1至T7是p型金属氧化物半导体场效应晶体管(“MOSFET”)。
首先，响应于高电平的发光控制信号En，第一发光控制薄膜晶体管T5和第二发光控制薄膜晶体管T6被截止，并且驱动薄膜晶体管T1停止输出驱动电流IOLED，并且有机发光二极管OLED停止发光。
此后，在低电平的第二扫描信号Sn-1被接收的栅初始化时段期间，栅初始化薄膜晶体管T4被导通，并且初始化电压Vint被施加到驱动薄膜晶体管T1的驱动栅极G1，即，被施加到存储电容器Cst的下电极CE1。存储电容器Cst存储驱动电压ELVDD与初始化电压Vint之间的差(ELVDD-Vint)。
然后，在低电平的第一扫描信号Sn被接收的数据写时段期间，扫描薄膜晶体管T2和补偿薄膜晶体管T3被导通，并且数据电压Dm由驱动薄膜晶体管T1的驱动源极S1接收。驱动薄膜晶体管T1由补偿薄膜晶体管T3二极管连接，并且在正向方向上被偏置。驱动薄膜晶体管T1的栅电压从初始化电压Vint增加。当驱动薄膜晶体管T1的栅电压变得等于通过从数据电压Dm降低驱动薄膜晶体管T1的阈值电压Vth而获得的数据补偿电压(Dm-|Vth|)时，驱动薄膜晶体管T1被截止，并且同时驱动薄膜晶体管T1的栅电压停止增加。因此，存储电容器Cst存储驱动电压ELVDD与数据补偿电压(Dm-|Vth|)之间的差(ELVDD-Dm+|Vth|)。
在低电平的第三扫描信号Sn+1被接收时的阳极初始化时段期间，阳极初始化薄膜晶体管T7被导通，并且初始化电压Vint被施加到有机发光二极管OLED的阳极。通过经由将初始化电压Vint施加到有机发光二极管OLED的阳极而允许有机发光二极管OLED完全不发光，像素PX在下一帧中接收与黑色灰度相对应的数据电压Dm，但是有机发光二极管OLED的微小发光可以被防止。
第一扫描信号Sn和第三扫描信号Sn+1可以基本上彼此同步。在这种情况下，数据写时段和阳极初始化时段可以是相同的时段。
此后，响应于低电平的发光控制信号En，第一发光控制薄膜晶体管T5和第二发光控制薄膜晶体管T6可以被导通，驱动薄膜晶体管T1可以输出与通过从被存储在存储电容器Cst中的电压(即，驱动薄膜晶体管T1的源-栅电压(ELVDD-Dm+|Vth|))减去驱动薄膜晶体管T1的阈值电压|Vth|而获得的电压(ELVDD-Dm)相对应的驱动电流IOLED，并且有机发光二极管OLED可以以与驱动电流IOLED的大小相对应的亮度发光。
图8A和图8B是显示面板10的放大部分的实施例的示意性平面图。详细地，图8A和图8B是示意性地图示显示面板10的拐角部分CP的放大平面图。图8B与图8A的部分修改相对应，并且因此将通过关注与图8A的差异来描述。
参考图8A，多个第一像素PX1可以被布置在前显示区域FDA和/或侧显示区域SDA中。多个第一像素PX1中的每一个可以包括第一红色子像素Pr1、第一绿色子像素Pg1和第一蓝色子像素Pb1。在实施例中，第一像素PX1包括以PenTile配置布置的子像素。在这种情况下，一个第一红色子像素Pr1、两个第一绿色子像素Pg1和一个第一蓝色子像素Pb1可以构成一个第一像素PX1。
多个第二像素PX2可以被布置在拐角显示区域CDA中，并且多个第三像素PX3可以被布置在中间显示区域MDA中。多个第二像素PX2中的每一个可以包括第二红色子像素Pr2、第二绿色子像素Pg2和第二蓝色子像素Pb2，并且多个第三像素PX3中的每一个可以包括第三红色子像素Pr3、第三绿色子像素Pg3和第三蓝色子像素Pb3。尽管多个第三像素PX3沿着图8A中的中间显示区域MDA被布置在一个列中，但是多个第三像素PX3也可以被布置在拐角显示区域CDA和/或前显示区域FDA的侧面附近，并且因此可以被布置在多个列中。
在实施例中，每个第二像素PX2和每个第三像素PX3可以具有相同的子像素布局。第二像素PX2的子像素布局可以与第三像素PX3的子像素布局相同。
在实施例中，例如，如图8A中所示，第二像素PX2和第三像素PX3可以具有条纹子像素布局。在另一个实施例中，如图8B中所示，第二像素PX2和第三像素PX3可以具有s条纹子像素布局。在另一个实施例中，第二像素PX2和第三像素PX3可以具有PenTile子像素布局。
在另一个实施例中，每个第二像素PX2和每个第三像素PX3可以具有不同的子像素布局。第二像素PX2的子像素布局可以与第三像素PX3的子像素布局不同。在实施例中，例如，每个第二像素PX2可以具有条纹型布局，并且每个第三像素PX3可以具有s条纹型或PenTile型布局。
第二像素PX2和第三像素PX3中的每一个可以包括子像素。当每个第二像素PX2具有条纹型或s条纹型布局时，一个第二红色子像素Pr2、一个第二绿色子像素Pg2和一个第二蓝色子像素Pb2可以构成一个第二像素PX2。当每个第三像素PX3具有条纹型或s条纹型布局时，一个第三红色子像素Pr3、一个第三绿色子像素Pg3和一个第三蓝色子像素Pb3可以构成一个第三像素PX3。
在实施例中，每个第二像素PX2的平面面积可以与每个第三像素PX3的平面面积相同。第二像素PX2可以包括拐角显示元件(在下文中被称为第二显示元件)DE2(参考图11AA和图11C)，并且第二像素PX2的平面面积可以被限定为第二显示元件DE2的发光区域EA2(参考图11C)的面积。尽管以上已经关注并且描述了第二像素PX2，但是该描述同样适用于第三像素PX3。第三像素PX3可以包括中间显示元件(在下文中被称为第三显示元件)DE3(参考图11AA和图11C)，并且第三像素PX3的平面面积可以被限定为第三显示元件DE3的发光区域EA3(参考图11C)的面积。在另一个实施例中，每个第二像素PX2的平面面积可以与每个第三像素PX3的平面面积不同。换句话说，第二显示元件DE2的发光区域EA2的面积可以与第三显示元件DE3的发光区域EA3的面积不同。
当第二像素PX2的平面面积等于第三像素PX3的平面面积并且第二像素PX2和第三像素PX3具有相同类型的布局时，拐角显示区域CDA与中间显示区域MDA之间的图像质量差异可以被防止或被最小化。
第二像素PX2和第三像素PX3的平面面积可以大于第一像素PX1的平面面积。第一像素PX1可以包括第一显示元件DE1(参考图3DA或图11AA)，并且第一像素PX1的平面面积可以被限定为第一显示元件DE1的发光区域EA1(参考图3DA)的面积。换句话说，第二显示元件DE2的发光区域EA2和第三显示元件DE3的发光区域EA3的面积可以大于第一显示元件DE1的发光区域EA1的面积。拐角显示区域CDA和中间显示区域MDA的每单位面积布置的像素PX的数量(即，分辨率)可以小于前显示区域FDA和/或侧显示区域SDA的每单位面积布置的像素PX的数量。相反，因为第二像素PX2和第三像素PX3可以被布置在其中的空间可以更安全，所以第二像素PX2和第三像素PX3可以具有大的平面面积，并且因此第二像素PX2和第三像素PX3的寿命可以增加。
如以上参考图3AB所描述的，电压布线VWL可以被布置在被设置于拐角显示区域CDA与前显示区域FDA之间的中间显示区域MDA中。被布置在中间显示区域MDA中的第三像素PX3可以与电压布线VWL重叠。在这种情况下，因为像素PX也可以被布置在电压布线VWL被布置在其中的区域中，所以该区域可以被用作显示区域DA。电压布线VWL可以是初始化电压线VL(参考图7)和/或公共电压线。初始化电压Vint(参考图7)和公共电压ELVSS(参考图7)等可以被施加到电压布线VWL。
在实施例中，如稍后将参考图11AA和图11AB描述的，被布置在拐角显示区域CDA中的第二像素PX2可以电连接到被布置在前显示区域FDA和/或侧显示区域SDA中的像素电路PC。被布置在中间显示区域MDA中的第三像素PX3可以电连接到被布置在前显示区域FDA和/或侧显示区域SDA中的像素电路PC。
在另一个实施例中，如稍后将参考图12A描述的，被布置在拐角显示区域CDA中的第二像素PX2可以电连接到被布置在拐角显示区域CDA中的像素电路PC。
图9是显示面板10的放大部分的实施例的示意性平面图。详细地，图9是示意性地图示显示面板10的拐角部分CP的放大平面图。图9与图8A的部分修改相对应，并且因此将通过关注与图8A的差异来描述。
参考图9，第一电压布线VWL1和第二电压布线VWL2可以被布置在显示面板10的外围区域PA中。第一电压布线VWL1和第二电压布线VWL2可以彼此间隔开，其中中间显示区域MDA在第一电压布线VWL1与第二电压布线VWL2之间。第一电压布线VWL1和第二电压布线VWL2可以通过电压连接线VCL彼此连接。
电压连接线VCL可以被布置在拐角显示区域CDA中，并且可以沿着拐角显示区域CDA的边缘布置。在实施例中，例如，电压连接线VCL可以沿着多个条带部分STP的边缘布置。多个条带部分STP中的每一个可以从中间显示区域MDA延伸到拐角显示区域CDA。因为电压连接线VCL沿着多个条带部分STP的边缘布置，所以电压连接线VCL的一部分可以从中间显示区域MDA延伸到拐角显示区域CDA。因为电压连接线VCL被布置在拐角显示区域CDA中，所以电压连接线VCL的一部分可以包括曲线。
在图9中，第一电压布线VWL1和第二电压布线VWL2连接到被布置在拐角显示区域CDA的边缘上的电压连接线VCL，并且因此，与图8A相反，没有电压布线VWL被布置在中间显示区域MDA中。因此，像素电路PC也可以被布置在中间显示区域MDA中。被布置在中间显示区域MDA中的第三像素PX3可以电连接到被布置在中间显示区域MDA中的像素电路PC。
电连接到被布置在中间显示区域MDA中的第三像素PX3的像素电路PC可以被布置在前显示区域FDA和/或侧显示区域SDA中。
图10是显示面板10的放大部分的另一个实施例的示意性平面图。详细地，图10是示意性地图示显示面板10的拐角部分CP的放大平面图。图10与图8A的部分修改相对应，并且因此将通过关注与图8A的差异来描述。
参考图10，如以上参考图4B所描述的，第二数据连接线DCL2可以被布置在中间显示区域MDA中。第二数据连接线DCL2可以将数据驱动电路DDC连接到第二数据线DL2。
当第二数据连接线DCL2被布置在中间显示区域MDA中时，被布置在中间显示区域MDA中的第三像素PX3可以与第二数据连接线DCL2重叠。在实施例中，例如，第三像素PX3可以被布置在第二数据连接线DCL2上。
当第三像素PX3与第二数据连接线DCL2重叠时，电连接到第三像素PX3的像素电路PC可以被布置在前显示区域FDA和/或侧显示区域SDA中。
图11AA是实施例中的显示面板10的像素电路PC和显示元件DE的布局的平面图，并且图11B是沿着图11AB的线III-III’截取的图11AB的桥线BL的截面图。
图11AA图示了前显示区域FDA和/或侧显示区域SDA、中间显示区域MDA以及拐角显示区域CDA中的每一个的像素电路PC和显示元件DE的布局的实施例。具体地，图11AA关注并且图示了中间显示区域MDA和拐角显示区域CDA中的每一个的像素电路PC和显示元件DE的布局。尽管前显示区域FDA和/或侧显示区域SDA与中间显示区域MDA之间的边界在图11AA中由虚直线指示，但是该边界可以是曲线。这同样可以应用于中间显示区域MDA与拐角显示区域CDA之间的边界。
参考图11AA，第一像素PX1可以被布置在前显示区域FDA和/或侧显示区域SDA中。每个第一像素PX1可以包括第一显示元件DE1。第一显示元件DE1可以通过接触线CTL电连接到第一像素电路PC1。在这种情况下，第一像素电路PC1可以被布置在第一显示元件DE1被布置在其中的前显示区域FDA和/或侧显示区域SDA中。第一显示元件DE1可以与第一像素电路PC1重叠。
第三像素PX3可以被布置在中间显示区域MDA中。每个第三像素PX3可以包括第三显示元件DE3。第三显示元件DE3可以通过第一桥线BL1电连接到中间像素电路(在下文中被称为第三像素电路)PC3。在这种情况下，第三像素电路PC3可以被布置在前显示区域FDA和/或侧显示区域SDA中。根据第三显示元件DE3和第三像素电路PC3的布局，第一桥线BL1可以变化。第一桥线BL1的至少一部分可以从前显示区域FDA朝向中间显示区域MDA延伸。
如以上参考图8A和图10所描述的，电压布线VWL和/或数据连接线DCL可以被布置在中间显示区域MDA中。因为电压布线VWL和/或数据连接线DCL被布置在中间显示区域MDA中，所以第三像素电路PC3要被布置在其中的空间可能不足。相反，第三像素电路PC3可以不被布置在中间显示区域MDA中，而是被布置在前显示区域FDA和/或侧显示区域SDA的与中间显示区域MDA相邻的部分中。第三像素电路PC3和第三显示元件DE3可以彼此间隔开。这样，用于第三像素PX3的第三像素电路PC3被布置在前显示区域FDA和/或侧显示区域SDA的与中间显示区域MDA相邻的部分中，并且第三像素电路PC3通过第一桥线BL1电连接到被布置在中间显示区域MDA中的第三显示元件DE3，并且因此，显示区域DA可以扩展到电压布线VWL和/或数据连接线DCL被布置在其中的中间显示区域MDA。
在另一个实施例中，如以上参考图9所描述的，当没有电压布线VWL以及没有数据连接线DCL等被布置在中间显示区域MDA中时，第三像素电路PC3可以被布置在中间显示区域MDA中。在这种情况下，与第一显示元件DE1相似，第三显示元件DE3可以通过接触线CTL连接到第三像素电路PC3。第三显示元件DE3可以与第三像素电路PC3重叠。
第二像素PX2可以被布置在拐角显示区域CDA中。每个第二像素PX2可以包括第二显示元件DE2。第二显示元件DE2可以通过第二桥线BL2电连接到拐角像素电路(在下文中被称为第二像素电路)PC2。在这种情况下，第二像素电路PC2可以被布置在前显示区域FDA和/或侧显示区域SDA中。根据第二显示元件DE2和第二像素电路PC2的布局，第二桥线BL2可以变化。第二桥线BL2的至少一部分可以从前显示区域FDA朝向拐角显示区域CDA延伸。
在实施例中，被布置在中间显示区域MDA和拐角显示区域CDA中的多个像素PX可以顺序地连接到被布置在前显示区域FDA和/或侧显示区域SDA中的多个像素电路PC。在实施例中，如图11AA中所示，例如，被布置在中间显示区域MDA中的第三像素PX3可以比被布置在拐角显示区域CDA中的第二像素PX2更靠近前显示区域FDA和/或侧显示区域SDA。在这种情况下，第三像素PX3可以连接到最靠近第一像素PX1的第三像素电路PC3。这同样可以应用于被布置在拐角显示区域CDA中的第二像素PX2。在实施例中，例如，最靠近中间显示区域MDA的第二像素PX2可以连接到最靠近第三像素电路PC3的第二像素电路PC2。被布置在条带部分STP的端部处的第二像素PX2可以连接到距离第三像素电路PC3最远的第二像素电路PC2。在另一个实施例中，最靠近中间显示区域MDA的第二像素PX2可以连接到距离第三像素电路PC3最远的第二像素电路PC2。被布置在条带部分STP的端部处的第二像素PX2可以连接到最靠近第三像素电路PC3的第二像素电路PC2。
参考是图11AA的部分FF的放大视图的图11AB，用于将第二像素PX2连接到第二像素电路PC2的第二桥线BL2可以与用于将第三像素PX3连接到第三像素电路PC3的第一桥线BL1重叠。
在实施例中，第二桥线BL2可以包括第一部分BL2a和第二部分BL2b。第一部分BL2a可以与第一桥线BL1重叠。第一部分BL2a和第一桥线BL1可以在不同的层中。参考图11B，诸如第一平坦化层115的绝缘层可以在第一部分BL2a与第一桥线BL1之间。第一部分BL2a和第二部分BL2b可以通过被限定在第一平坦化层115中的第一接触孔CNT1和第二接触孔CNT2彼此连接。在这种情况下，即使当第一桥线BL1和第二桥线BL2彼此重叠时，它们也可以不彼此电连接。尽管在图11AB中第二桥线BL2包括第一部分BL2a和第二部分BL2b，但是第一桥线BL1可以包括被布置在不同的层中的第一部分和第二部分。第一桥线BL1和第二桥线BL2彼此重叠的情况已经被图示为示例，但是该描述同样可以应用于第一桥线BL1彼此重叠或第二桥线BL2彼此重叠的情况。
图11C是沿着图11AA的线IV-IV’和V-V’截取的图11AA的前显示区域FDA、中间显示区域MDA和拐角显示区域CDA的截面图，并且图11D是沿着图11AA的线VI-VI’和VII-VII’截取的图11AA的前显示区域FDA和中间显示区域MDA的截面图。图11C和图11D中的与图3DA中的附图标记相同的附图标记表示相同的元件，并且因此其重复描述被省略。
参考图11C和图11D，显示面板10可以包括拐角显示区域CDA、中间显示区域MDA和前显示区域FDA。为了便于说明，已经关注前显示区域FDA进行了描述。然而，该描述同样可以应用于侧显示区域SDA。拐角显示区域CDA可以包括第二显示元件DE2，并且中间显示区域MDA可以包括第三显示元件DE3。在实施例中，例如，第二显示元件DE2和第三显示元件DE3可以是有机发光二极管OLED。
在图示的实施例中，被布置在拐角显示区域CDA中的第二显示元件DE2可以电连接到被布置在前显示区域FDA中的第二像素电路PC2。被布置在中间显示区域MDA中的第三显示元件DE3可以电连接到被布置在前显示区域FDA中的第三像素电路PC3。
现在将详细地描述被堆叠在拐角显示区域CDA、中间显示区域MDA和前显示区域FDA中的多层。
在拐角显示区域CDA、中间显示区域MDA和前显示区域FDA中，基板100、缓冲层111、像素电路层PCL、显示元件层DEL和薄膜封装层TFE可以被堆叠。像素电路层PCL可以包括无机绝缘层IIL、电压布线VWL、桥线BL(包括第一桥线BL1和第二桥线BL2)、第一平坦化层115和第二平坦化层116等。
缓冲层111可以被布置在基板100上，并且无机绝缘层IIL可以被布置在缓冲层111上。在实施例中，无机绝缘层IIL可以包括第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114。
电压布线VWL可以在无机绝缘层IIL上。电压布线VWL可以被布置成与中间显示区域MDA相对应。在实施例中，例如，图7的初始化电压Vint和公共电压ELVSS等可以被施加到电压布线VWL。
第一平坦化层115可以在无机绝缘层IIL上，并且第一平坦化层115可以覆盖电压布线VWL。桥线BL可以在第一平坦化层115上。
首先，参考图11C，第二桥线BL2可以从前显示区域FDA延伸到拐角显示区域CDA。第二桥线BL2可以与前显示区域FDA、中间显示区域MDA和拐角显示区域CDA重叠。第二桥线BL2的一个端部可以连接到被布置在前显示区域FDA中的第二像素电路PC2，并且第二桥线BL2的另一个端部可以连接到被布置在拐角显示区域CDA中的第二显示元件DE2。第二显示元件DE2可以通过第二桥线BL2电连接到第二像素电路PC2。
参考图11D，第一桥线BL1可以从前显示区域FDA延伸到中间显示区域MDA。第一桥线BL1可以与前显示区域FDA和中间显示区域MDA重叠。第一桥线BL1的一个端部可以连接到被布置在前显示区域FDA中的第三像素电路PC3，并且第一桥线BL1的另一个端部可以连接到被布置在中间显示区域MDA中的第三显示元件DE3。第三显示元件DE3可以通过第一桥线BL1电连接到第三像素电路PC3。
尽管在图11C和图11D中第一桥线BL1和第二桥线BL2两者都在第一平坦化层115上，但是第一桥线BL1和第二桥线BL2可以在第一栅绝缘层112或第二栅绝缘层113上。
第一桥线BL1和第二桥线BL2可以在不同的层中。在实施例中，例如，第一桥线BL1可以在第一栅绝缘层112上，并且第二桥线BL2可以在第一平坦化层115上。
第一无机图案层PVX1可以在桥线BL上。在实施例中，多个第一无机图案层PVX1可以在桥线BL上，并且可以在桥线BL上彼此间隔开。
第二平坦化层116可以覆盖桥线BL。在实施例中，第二平坦化层116可以是限定凹槽Gv的下层。孔H可以被限定在第二平坦化层116中。在这种情况下，孔H可以与第一无机图案层PVX1相对应。第二平坦化层116可以覆盖第一无机图案层PVX1的边缘。因此，凹槽Gv可以由第一无机图案层PVX1的中心部分和第二平坦化层116的孔H限定。
第二无机图案层PVX2可以在第二平坦化层116上。第二无机图案层PVX2可以在凹槽Gv的两侧，并且可以具有在凹槽Gv的中心方向上突出的一对突出尖端PT。在这种情况下，被布置在第二无机图案层PVX2上的第一功能层212a、第二功能层212c和对电极213(参考图3DA)可以通过凹槽Gv和一对突出尖端PT被断开。第一功能层图案212Pa、第二功能层图案212Pc和对电极213可以在凹槽Gv内。
在基板100的厚度方向(例如，z方向)上突出的坝单元DP可以在第二无机图案层PVX2上方。在实施例中，坝单元DP可以包括第一坝单元DP1和第二坝单元DP2。在实施例中，坝单元DP和凹槽Gv可以彼此交替。在实施例中，例如，第一凹槽Gv1、第一坝单元DP1、第二凹槽Gv2、第二坝单元DP2和第三凹槽Gv3可以在从拐角显示区域CDA到中间显示区域MDA的方向上顺序地布置。
坝单元DP可以包括第一层118a和118b以及在第一层118a和118b上的第二层119a和119b。在这种情况下，第一层118a和118b可以包括与被包括在像素限定层118中的材料相同的材料。当像素限定层118被提供时，第一层118a和118b可以被同时提供。第二层119a和119b包括与被包括在图3DA的间隔件119中的材料相同的材料。当间隔件119被提供时，第二层119a和119b可以被同时提供。
薄膜封装层TFE可以覆盖第二显示元件DE2和第三显示元件DE3。薄膜封装层TFE可以包括至少一个无机封装层和至少一个有机封装层。图11C和图11D图示了薄膜封装层TFE包括第一无机封装层310、有机封装层320和第二无机封装层330。
薄膜封装层TFE可以从第二显示元件DE2延伸到第一坝单元DP1。薄膜封装层TFE可以从第三显示元件DE3延伸到第二坝单元DP2。
第一无机封装层310可以完全地并且连续地覆盖拐角显示区域CDA、中间显示区域MDA和前显示区域FDA。详细地，第一无机封装层310可以被完全地并且连续地布置在第一凹槽Gv1、第一坝单元DP1、第二凹槽Gv2、第二坝单元DP2和第三凹槽Gv3中。第一无机封装层310可以覆盖被布置在凹槽Gv内的第一功能层图案212Pa、第二功能层图案212Pc和对电极213。
有机封装层320可以被坝单元DP破坏。在实施例中，例如，有机封装层320可以从第二显示元件DE2延伸到第一坝单元DP1，并且可以填充第一凹槽Gv1。有机封装层320可以从第三显示元件DE3延伸到第二坝单元DP2，并且可以填充第三凹槽Gv3。换句话说，有机封装层320可以由第一坝单元DP1和第二坝单元DP2控制。在这种情况下，第二凹槽Gv2可以不用有机封装层320填充。
与第一无机封装层310相似，第二无机封装层330可以完全地并且连续地覆盖拐角显示区域CDA、中间显示区域MDA和前显示区域FDA。在实施例中，第二无机封装层330可以接触第一坝单元DP1和第二坝单元DP2上的第一无机封装层310。第二无机封装层330可以在第二凹槽Gv2中接触第一无机封装层310。因此，有机封装层320可以被坝单元DP破坏。在实施例中，坝单元DP的第一层118a和118b以及第二层119a和119b中的至少一个可以被省略，并且有机封装层320可以从中间显示区域MDA延伸到拐角显示区域CDA。换句话说，有机封装层320可以被一体地包括在中间显示区域MDA和拐角显示区域CDA中。
图12A是显示面板10的像素电路PC和显示元件DE的布局的另一个实施例的示意性平面图。图12A与图11AA的部分修改相对应，并且因此将通过关注与图11AA的差异来描述。
图12A图示了前显示区域FDA和/或侧显示区域SDA、中间显示区域MDA以及拐角显示区域CDA中的每一个的像素电路PC和显示元件DE的布局的另一个实施例。
参考图12A，第二像素PX2可以被布置在拐角显示区域CDA中。每个第二像素PX2可以包括第二显示元件DE2。第二显示元件DE2可以电连接到第二像素电路PC2。与图11AA相反，第二像素电路PC2可以被布置在拐角显示区域CDA中，而不是前显示区域FDA和/或侧显示区域SDA中。换句话说，第二像素电路PC2可以被布置在拐角显示区域CDA中，并且可以电连接到第二显示元件DE2。第二显示元件DE2可以与第二像素电路PC2重叠。
被布置在拐角显示区域CDA中的第二像素电路PC2可以与被布置在前显示区域FDA和/或侧显示区域SDA中的第一像素电路PC1共享各种布线。这将在稍后参考图12B至图12D更详细地描述。
第三像素PX3可以被布置在中间显示区域MDA中。每个第三像素PX3可以包括第三显示元件DE3。第三显示元件DE3可以电连接到第三像素电路PC3。在这种情况下，第三像素电路PC3可以被布置在前显示区域FDA和/或侧显示区域SDA中。
图12B是显示面板10的放大部分的另一个实施例的示意性平面图。详细地，图12B是示意性地图示显示面板10的拐角部分CP的放大平面图。
参考图12B，显示面板10可以包括基板100(参考图3AA和图3DA)、第一布线WL1、第二布线WL2、拐角布线CWL和像素电路PC。每个拐角布线CWL可以包括第一拐角布线CWLa和第二拐角布线CWLb。
基板100可以包括显示区域DA和外围区域PA。显示区域DA可以包括前显示区域FDA、在第一方向(例如，y方向)上连接到前显示区域FDA的第一侧显示区域SDA1、在第二方向(例如，x方向)上连接到前显示区域FDA的第二侧显示区域SDA2以及被设置在第一侧显示区域SDA1与第二侧显示区域SDA2之间并且围绕前显示区域FDA的至少一部分的拐角显示区域CDA。显示区域DA可以包括前显示区域FDA与拐角显示区域CDA之间的中间显示区域MDA。
第一布线WL1和/或第二布线WL2可以被布置在前显示区域FDA、第一侧显示区域SDA1和第二侧显示区域SDA2中的一个中。在实施例中，例如，在第一方向(例如，y方向)上延伸的第一布线WL1和在第二方向(例如，x方向)上延伸的第二布线WL2可以被布置在前显示区域FDA中。
电压布线VWL可以被布置在中间显示区域MDA中。电压布线VWL可以被布置在中间显示区域MDA的延伸方向上。如以上参考图4B所描述的，除了电压布线VWL之外，数据连接线DCL也可以被布置在中间显示区域MDA中。
拐角显示区域CDA可以包括各自在远离前显示区域FDA的方向上延伸的多个条带部分STP。多个条带部分STP各自可以从中间显示区域MDA延伸，并且空间V可以被限定在相邻的条带部分STP之间。
多个条带部分STP中的每一个可以包括中心区域CA以及被布置在中心区域CA两侧的第一外区域OA1和第二外区域OA2。在这种情况下，中心区域CA、第一外区域OA1和第二外区域OA2各自可以在与多个条带部分STP中的每一个延伸的方向相同的方向上延伸。像素电路PC可以被布置在中心区域CA中。
每条第一布线WL1可以在前显示区域FDA中在第一方向(例如，y方向)上延伸。第一布线WL1还可以在第一侧显示区域SDA1和第二侧显示区域SDA2中的至少一个中在第一方向(例如，y方向)上延伸。
第一布线WL1可以将数据信号传输到第一侧显示区域SDA1、第二侧显示区域SDA2和前显示区域FDA中的至少一个。第一布线WL1可以连接到第一拐角布线CWLa。详细地，第一布线WL1可以通过连接线CL连接到第一拐角布线CWLa。
第一布线WL1可以与图3AA和图4A的数据线DL相对应。第一布线WL1可以连接到数据驱动电路DDC(参考图3AA)，并且可以将数据信号传输到被设置在第一侧显示区域SDA1、第二侧显示区域SDA2和前显示区域FDA中的至少一个中的像素电路PC。第一布线WL1可以通过被设置在外围区域PA中的第一数据连接线DCL1连接到数据驱动电路DDC，如图3AA中所示，或者可以通过与前显示区域FDA部分重叠的第二数据连接线DCL2连接到数据驱动电路DDC。在另一个实施例中，如图4A和图4B中所示，第一布线WL1可以通过被设置在中间显示区域MDA中的第二数据连接线DCL2连接到数据驱动电路DDC。
在实施例中，第一布线WL1和连接线CL可以在不同的层中。在实施例中，例如，绝缘层可以在第一布线WL1与连接线CL之间。在这种情况下，第一布线WL1和连接线CL可以通过绝缘层的接触孔彼此连接。
第二布线WL2可以在前显示区域FDA中在第二方向(例如，x方向)上延伸。第二布线WL2也可以在第一侧显示区域SDA1和第二侧显示区域SDA2中的至少一个中在第二方向(例如，x方向)上延伸。
第二布线WL2可以连接到栅驱动电路GDC。详细地，第二布线WL2可以经由每个栅连接线GCL连接到栅驱动电路GDC。栅连接线GCL可以在第一方向(例如，y方向)上延伸。栅连接线GCL的一个端部可以连接到栅驱动电路GDC，并且栅连接线GCL的另一个端部可以连接到第二布线WL2。
栅连接线GCL可以在与第一布线WL在其中的层相同的层中。在实施例中，例如，栅连接线GCL和第一布线WL1可以在相同的绝缘层上。栅连接线GCL和第二布线WL2可以在不同的层中。在实施例中，绝缘层可以在栅连接线GCL与第二布线WL2之间。在这种情况下，例如，栅连接线GCL和第二布线WL2可以通过绝缘层的接触孔彼此连接。
第二布线WL2可以在第二方向(例如，x方向)上延伸。因此，第二布线WL2可以将扫描信号或发光控制信号传输到第一侧显示区域SDA1、第二侧显示区域SDA2和前显示区域FDA中的至少一个。第二布线WL2可以连接到第二拐角布线CWLb。
第一拐角布线CWLa可以被布置在拐角显示区域CDA中。第一拐角布线CWLa可以在拐角显示区域CDA内在与第一方向(例如，y方向)和第二方向(例如，x方向)交叉的方向上延伸。第一拐角布线CWLa可以在远离前显示区域FDA的方向上延伸。
第一拐角布线CWLa可以被布置在多个条带部分STP中的每一个上。在这种情况下，第一拐角布线CWLa可以在与每个条带部分STP的延伸方向相同的方向上延伸。在实施例中，第一拐角布线CWLa可以与像素电路PC重叠。在另一个实施例中，第一拐角布线CWLa可以与像素电路PC间隔开。在这种情况下，第一拐角布线CWLa可以被布置在第一外区域OA1和第二外区域OA2中的至少一个中。
第一拐角布线CWLa可以连接到第一布线WL1。详细地，第一拐角布线CWLa可以通过连接线CL连接到第一布线WL1。在实施例中，第一拐角布线CWLa和连接线CL可以在不同的层中。在实施例中，例如，绝缘层可以在第一拐角布线CWLa与连接线CL之间。在这种情况下，第一拐角布线CWLa和连接线CL可以通过绝缘层的接触孔彼此连接。在实施例中，第一拐角布线CWLa和第一布线WL1可以在相同的绝缘层上。
连接线CL可以从中间显示区域MDA延伸到拐角显示区域CDA。连接线CL可以与被布置在中间显示区域MDA中的电压布线VWL重叠。当数据连接线DCL被布置在中间显示区域MDA中时，连接线CL可以与数据连接线DCL重叠。
第一拐角布线CWLa可以连接到被布置在多个条带部分STP上的像素电路PC。在实施例中，当第一拐角布线CWLa与像素电路PC重叠时，第一拐角布线CWLa可以直接连接到像素电路PC。在另一个实施例中，当第一拐角布线CWLa与像素电路PC间隔开时，第一拐角布线CWLa可以通过桥线BL(未被示出)连接到像素电路PC。
第一拐角布线CWLa可以将数据信号传输到被布置在多个条带部分STP上的像素电路PC。第一拐角布线CWLa可以将通过第一布线WL1和连接线CL接收的数据信号传输到被布置在多个条带部分STP上的像素电路PC。
第二拐角布线CWLb可以被布置在拐角显示区域CDA中。第二拐角布线CWLb可以在拐角显示区域CDA内在与第一方向(例如，y方向)和第二方向(例如，x方向)交叉的方向上延伸。第二拐角布线CWLb可以在远离前显示区域FDA的方向上延伸。第二拐角布线CWLb可以在与第一拐角布线CWLa的延伸方向相同的方向上延伸。
第二拐角布线CWLb可以被布置在多个条带部分STP中的每一个上。在这种情况下，第二拐角布线CWLb可以在与每个条带部分STP的延伸方向相同的方向上延伸。在实施例中，第二拐角布线CWLb可以与像素电路PC间隔开。在这种情况下，第二拐角布线CWLb可以被布置在第一外区域OA1和第二外区域OA2中的至少一个中。在另一个实施例中，第二拐角布线CWLb可以与像素电路PC重叠。
第二拐角布线CWLb可以连接到第二布线WL2。第二拐角布线CWLb可以传输扫描信号或发光控制信号。
第二拐角布线CWLb可以穿过中间显示区域MDA并且延伸到拐角显示区域CDA。在实施例中，第二拐角布线CWLb可以与被布置在中间显示区域MDA中的电压布线VWL重叠。当数据连接线DCL被布置在中间显示区域MDA中时，第二拐角布线CWLb的一部分可以与数据连接线DCL重叠。
第二拐角布线CWLb可以连接到被布置在多个条带部分STP上的像素电路PC。在实施例中，当第二拐角布线CWLb与像素电路PC间隔开时，第二拐角布线CWLb可以通过桥线BL连接到像素电路PC。在另一个实施例中，当第二拐角布线CWLb与像素电路PC重叠时，第二拐角布线CWLb可以直接连接到像素电路PC。
尽管在图12B中未被示出，但是在实施例中，公共布线可以在多个条带部分STP中的每一个的延伸方向上延伸。图7的初始化电压Vint和公共电压ELVSS等可以被施加到公共布线。初始化电压Vint和驱动电压ELVDD等可以通过公共布线被供给到被布置在拐角显示区域CDA中的像素电路PC。
在图示的实施例中，用于传输数据信号的第一布线WL1可以在第一方向(例如，y方向)上延伸。用于传输扫描信号或发光控制信号的第二布线WL2可以在第二方向(例如，x方向)上延伸。在图示的实施例中，因为空间V被限定在相邻的条带部分STP之间，所以第一布线WL1和第二布线WL2中的每一条可以不在第一方向(例如，y方向)和第二方向(例如，x方向)上延伸。因此，第一拐角布线CWLa和第二拐角布线CWLb各自可以在多个条带部分STP中的每一个的延伸方向上延伸，并且可以将数据信号、扫描信号和/或发光控制信号传输到被布置在多个条带部分STP上的像素电路PC。被传输到前显示区域FDA和/或侧显示区域SDA的数据信号、扫描信号和发光控制信号等也可以被传输到拐角显示区域CDA。换句话说，被布置在前显示区域FDA和/或侧显示区域SDA中的布线以及被布置在拐角显示区域CDA中的布线可以共享数据信号、扫描信号和发光控制信号等。
图12C和图12D是拐角显示区域CDA的实施例的示意性平面图。图12C和图12D中的与图12A中的附图标记相同的附图标记表示相同的元件，并且因此其重复描述被省略。
参考图12C和图12D，显示面板10可以包括基板100(参考图3AA和图3DA)、第一布线WL1、第二布线WL2(参考图12B)、拐角布线CWL、像素电路PC和桥线BWL。每个拐角布线CWL可以包括第一拐角布线CWLa和第二拐角布线CWLb。
基板100可以包括前显示区域FDA、围绕前显示区域FDA的拐角显示区域CDA和在前显示区域FDA与拐角显示区域CDA之间的中间显示区域MDA。拐角显示区域CDA可以包括各自从中间显示区域MDA延伸的多个条带部分STP，并且空间V可以被限定在相邻的条带部分STP之间，如图12B中所示。图12C和图12D图示了多个条带部分STP当中的一个条带部分STP。
条带部分STP可以在第一延伸方向EDR1上延伸。第一延伸方向EDR1可以是与图12A的第一方向(例如，y方向)和第二方向(例如，x方向)交叉的方向。
条带部分STP可以包括中心区域CA以及被布置在中心区域CA两侧的第一外区域OA1和第二外区域OA2。中心区域CA可以在第一延伸方向EDR1上延伸。中心区域CA可以在第一外区域OA1与第二外区域OA2之间。
像素电路PC和第一拐角布线CWLa可以在中心区域CA中。多个像素电路PC可以被布置在条带部分STP上。多个像素电路PC可以在第一延伸方向EDR1上并排布置。
在实施例中，每个像素电路PC可以包括第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc。在另一个实施例中，像素电路PC可以进一步包括第四子像素电路。第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc中的每一个可以与图12A的第二像素电路PC2相对应。现在将关注并且详细地描述每个像素电路PC包括第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc的情况。
第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc可以并排布置。在实施例中，例如，第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc可以在垂直于第一延伸方向EDR1的第一垂直方向VDR1上并排布置。在实施例中，多个第一子像素电路PCa可以被包括在条带部分STP中，并且多个第一子像素电路PCa可以在第一延伸方向EDR1上并排布置。多个第二子像素电路PCb可以被包括在条带部分STP中，并且多个第二子像素电路PCb可以在第一延伸方向EDR1上并排布置。多个第三子像素电路PCc可以被包括在条带部分STP中，并且多个第三子像素电路PCc可以在第一延伸方向EDR1上并排布置。
在图示的实施例中，第一拐角布线CWLa可以在第一延伸方向EDR1上延伸。第一拐角布线CWLa可以与像素电路PC重叠。第一拐角布线CWLa可以包括各自在第一延伸方向EDR1上彼此平行地延伸的第一数据线DL1’、第二数据线DL2’和第三数据线DL3’。
第一数据线DL1’可以连接到第一子像素电路PCa。在实施例中，第一数据线DL1’可以连接到多个第一子像素电路PCa中的每一个。因此，多个第一子像素电路PCa可以全部连接到单条第一数据线DL1’。
在实施例中，第一数据线DL1’可以包括第一下数据线LDL1和第一上数据线UDL1。第一下数据线LDL1可以被布置在中间显示区域MDA中，并且第一上数据线UDL1可以被布置在拐角显示区域CDA中。第一下数据线LDL1和第一上数据线UDL1可以在不同的层中。在这种情况下，第一上数据线UDL1可以在绝缘层上方，并且第一下数据线LDL1可以在绝缘层下方。第一上数据线UDL1和第一下数据线LDL1可以通过绝缘层的接触孔彼此连接。在另一个实施例中，第一下数据线LDL1可以被省略。在这种情况下，第一上数据线UDL1可以延伸到中间显示区域MDA。
第二数据线DL2’可以连接到第二子像素电路PCb。在实施例中，第二数据线DL2’可以连接到多个第二子像素电路PCb中的每一个。因此，多个第二子像素电路PCb可以全部连接到单条第二数据线DL2’。
在实施例中，第二数据线DL2’可以包括第二下数据线LDL2和第二上数据线UDL2。第二下数据线LDL2可以被布置在中间显示区域MDA中，并且第二上数据线UDL2可以被布置在拐角显示区域CDA中。第二下数据线LDL2和第二上数据线UDL2可以在不同的层中。在这种情况下，第二上数据线UDL2可以在绝缘层上方，并且第二下数据线LDL2可以在绝缘层下方。第二上数据线UDL2和第二下数据线LDL2可以通过绝缘层的接触孔彼此连接。在另一个实施例中，第二下数据线LDL2可以被省略。在这种情况下，第二上数据线UDL2可以延伸到中间显示区域MDA。
第三数据线DL3’可以连接到第三子像素电路PCc。在实施例中，第三数据线DL3’可以连接到多个第三子像素电路PCc中的每一个。因此，多个第三子像素电路PCc可以全部连接到单条第三数据线DL3’。
在实施例中，第三数据线DL3’可以包括第三下数据线LDL3和第三上数据线UDL3。第三下数据线LDL3可以被布置在中间显示区域MDA中，并且第三上数据线UDL3可以被布置在拐角显示区域CDA中。第三下数据线LDL3和第三上数据线UDL3可以在不同的层中。在这种情况下，第三上数据线UDL3可以在绝缘层上方，并且第三下数据线LDL3可以在绝缘层下方。第三上数据线UDL3和第三下数据线LDL3可以通过绝缘层的接触孔彼此连接。在另一个实施例中，第三下数据线LDL3可以被省略。在这种情况下，第三上数据线UDL3可以延伸到中间显示区域MDA。
因此，即使当N个像素电路PC被布置在单个条带部分STP上时，三条第一拐角布线CWLa也可以被布置。
在实施例中，当像素电路PC进一步包括第四子像素电路时，第一拐角布线CWLa可以进一步包括第四数据线。在这种情况下，即使当N个像素电路PC被布置在单个条带部分STP上时，四条第一拐角布线CWLa也可以被布置。
第一外区域OA1和第二外区域OA2各自可以在第一延伸方向EDR1上延伸。第二拐角布线CWLb可以被布置在第一外区域OA1和第二外区域OA2中。第二拐角布线CWLb可以在与第一拐角布线CWLa的延伸方向相同的第一延伸方向EDR1上延伸。第二拐角布线CWLb可以将扫描信号或发光控制信号传输到像素电路PC。
第二拐角布线CWLb可以包括被布置在不同的层中的下布线和上布线。在实施例中，例如，下布线可以被绝缘层覆盖，并且上布线可以被布置在绝缘层上。
在实施例中，例如，参考图12C，三个像素电路PC可以被布置在条带部分STP上。在这种情况下，第二拐角布线CWLb可以包括第一下布线LWL1、第二下布线LWL2、第三下布线LWL3、第四下布线LWL4、第一上布线UWL1和第二上布线UWL2。在实施例中，第一下布线LWL1、第二下布线LWL2和第一上布线UWL1可以被布置在第一外区域OA1中。第三下布线LWL3、第四下布线LWL4和第二上布线UWL2可以被布置在第二外区域OA2中。
下布线和上布线可以在第一垂直方向VDR1上彼此交替。在实施例中，例如，第一下布线LWL1、第一上布线UWL1和第二下布线LWL2可以在第一垂直方向VDR1上顺序地布置。第四下布线LWL4、第二上布线UWL2和第三下布线LWL3也可以在第一垂直方向VDR1上顺序地布置。
因为第二拐角布线CWLb包括被布置在第一外区域OA1和第二外区域OA2中的至少一个中的不同的层中的下布线和上布线，所以条带部分STP可以具有减小的宽度。条带部分STP的宽度是条带部分STP在第一垂直方向VDR1上的宽度。
在图示的实施例中，第二拐角布线CWLb可以连接到桥线BWL。因此，第二拐角布线CWLb可以通过桥线BWL连接到像素电路PC。在实施例中，第二拐角布线CWLb和桥线BWL可以在不同的层中。在实施例中，例如，绝缘层可以被布置在第二拐角布线CWLb上。桥线BWL可以在绝缘层上。在这种情况下，第二拐角布线CWLb和桥线BWL可以通过绝缘层的接触孔彼此连接。在实施例中，桥线BWL可以在与第一拐角布线CWLa在其中的层相同的层中。在实施例中，例如，桥线BWL可以在与第一上数据线UDL1在其中的层相同的层中。
在图示的实施例中，第二拐角布线CWLb可以连接到多个像素电路PC中的两个。详细地，连接到相邻的像素电路PC的前一扫描线和当前扫描线可以连接到相同的第二拐角布线CWLb。在实施例中，例如，连接到相邻的像素电路PC的第一扫描线SL1和第二前一扫描线SL2-1可以通过桥线BWL连接到第一上布线UWL1。连接到相邻的像素电路PC的第二扫描线SL2和第三前一扫描线SL3-1可以通过桥线BWL连接到第三下布线LWL3。
在实施例中，连接到相邻的像素电路PC的发光控制线EL可以连接到相同的第二拐角布线CWLb。在实施例中，例如，连接到相邻的像素电路PC的第一发光控制线EL1和第二发光控制线EL2可以通过桥线BWL连接到第二下布线LWL2。
在另一个实施例中，连接到像素电路PC的发光控制线EL各自可以连接到第二拐角布线CWLb。现在将关注并且详细地描述连接到相邻的像素电路PC的发光控制线EL连接到相同的第二拐角布线CWLB的情况。
连接到像素电路PC的第一前一扫描线SL1-1可以通过桥线BWL连接到第一下布线LWL1。连接到像素电路PC的第三扫描线SL3可以通过桥线BWL连接到第二上布线UWL2。连接到像素电路PC的第三发光控制线EL3可以连接到第四下布线LWL4。因此，当三个像素电路PC被布置在条带部分STP上时，总共六条第二拐角布线CWLb可以被使用。这样，当N个(其中N是奇数)像素电路PC被布置在条带部分STP上时，总共(N+1)×1.5条第二拐角布线CWLB可以被使用。因为如以上所描述的第二拐角布线CWLb连接到多个像素电路PC中的两个，所以被布置在条带部分STP上的布线的数量可以被最小化或被减少。
参考图12D，四个像素电路PC可以被布置在条带部分STP上。在这种情况下，第二拐角布线CWLb可以包括第一下布线LWL1、第二下布线LWL2、第三下布线LWL3、第四下布线LWL4、第一上布线UWL1、第二上布线UWL2和第三上布线UWL3。在实施例中，第一下布线LWL1、第二下布线LWL2和第一上布线UWL1可以被布置在第一外区域OA1中。第三下布线LWL3、第四下布线LWL4、第二上布线UWL2和第三上布线UWL3可以被布置在第二外区域OA2中。
在图示的实施例中，第四下布线LWL4、第二上布线UWL2、第三下布线LWL3和第三上布线UWL3可以在第一垂直方向VDR1上顺序地布置。
在图示的实施例中，第二拐角布线CWLb可以连接到多个像素电路PC中的两个。详细地，连接到相邻的像素电路PC的前一扫描线和当前扫描线可以连接到相同的第二拐角布线CWLb。在实施例中，例如，连接到相邻的像素电路PC的第一扫描线SL1和第二前一扫描线SL2-1可以通过桥线BWL连接到第一上布线UWL1。连接到相邻的像素电路PC的第二扫描线SL2和第三前一扫描线SL3-1可以通过桥线BWL连接到第三下布线LWL3。连接到相邻的像素电路PC的第三扫描线SL3和第四前一扫描线SL4-1可以通过桥线BWL连接到第二上布线UWL2。
在实施例中，连接到相邻的像素电路PC的发光控制线EL可以连接到相同的第二拐角布线CWLb。在实施例中，例如，连接到相邻的像素电路PC的第一发光控制线EL1和第二发光控制线EL2可以通过桥线BWL连接到第二下布线LWL2。连接到相邻的像素电路PC的第三发光控制线EL3和第四发光控制线EL4可以通过桥线BWL连接到第四下布线LWL4。
连接到像素电路PC的第一前一扫描线SL1-1可以通过桥线BWL连接到第一下布线LWL1。连接到像素电路PC的第四扫描线SL4可以通过桥线BWL连接到第三上布线UWL3。因此，当四个像素电路PC被布置在条带部分STP上时，总共七条第二拐角布线CWLb可以被使用。这样，当N个(其中N是偶数)像素电路PC被布置在条带部分STP上时，总共1.5×N+1条第二拐角布线CWLb可以被使用。因为如以上所描述的第二拐角布线CWLb连接到多个像素电路PC中的两个，所以被布置在条带部分STP上的布线的数量可以被最小化或被减少。
图12E是沿着图12C的线VIII-VIII’截取的图12C的像素电路PC的截面图。图12E中的与图3DA和图12C中的附图标记相同的附图标记表示相同的元件，并且因此其重复描述被省略。
参考图12E，显示面板10可以包括基板100、缓冲层111、像素电路层PCL、显示元件层DEL和薄膜封装层TFE。
基板100可以包括拐角显示区域CDA(参考图1)，拐角显示区域CDA可以包括多个条带部分STP，并且空间V可以被限定在多个条带部分STP之间。多个条带部分STP中的每一个可以包括中心区域CA以及被布置在中心区域CA两侧的第一外区域OA1和第二外区域OA2。
缓冲层111、像素电路层PCL、显示元件层DEL和薄膜封装层TFE可以被堆叠在基板100上。像素电路层PCL可以包括无机绝缘层IIL、第一拐角布线CWLa、第二拐角布线CWLb、像素电路PC、第一平坦化层115和第二平坦化层116。无机绝缘层IIL可以包括第一栅绝缘层112、第二栅绝缘层113和层间绝缘层114。
第一拐角布线CWLa可以包括第一数据线DL1’、第二数据线DL2’和第三数据线DL3’。第二拐角布线CWLb可以包括第一下布线LWL1、第二下布线LWL2、第三下布线LWL3、第四下布线LWL4、第一上布线UWL1和第二上布线UWL2。
显示元件层DEL可以包括第二红色子像素Pr2、第二绿色子像素Pg2和第二蓝色子像素Pb2。第二红色子像素Pr2、第二绿色子像素Pg2和第二蓝色子像素Pb2中的每一个可以包括第二显示元件DE2(参考图12A)。第二显示元件DE2可以是有机发光二极管OLED。在实施例中，第二红色子像素Pr2可以连接到第一子像素电路PCa，第二绿色子像素Pg2可以连接到第二子像素电路PCb，并且第二蓝色子像素Pb2可以连接到第三子像素电路PCc。薄膜封装层TFE可以包括第一无机封装层310、有机封装层320和第二无机封装层330。
第一子像素电路PCa的半导体层、第二子像素电路PCb的半导体层和第三子像素电路PCc的半导体层可以被布置在缓冲层111上。第一栅绝缘层112可以覆盖半导体层。
第一前一扫描线SL1-1、第一下布线LWL1、第二下布线LWL2、第三下布线LWL3和第四下布线LWL4可以被布置在第一栅绝缘层112上。第一下布线LWL1和第二下布线LWL2可以在第一外区域OA1中，并且第三下布线LWL3和第四下布线LWL4可以在第二外区域OA2中。在实施例中，例如，第一前一扫描线SL1-1、第一下布线LWL1、第二下布线LWL2、第三下布线LWL3和第四下布线LWL4中的至少一个可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。在实施例中，可以在形成图3DA的栅电极G的同时提供第一前一扫描线SL1-1、第一下布线LWL1、第二下布线LWL2、第三下布线LWL3和第四下布线LWL4中的至少一条。
第二栅绝缘层113可以覆盖第一下布线LWL1、第二下布线LWL2、第三下布线LWL3和第四下布线LWL4。第一上布线UWL1和第二上布线UWL2可以在第二栅绝缘层113上。第一下布线LWL1、第一上布线UWL1和第二下布线LWL2可以在从中心区域CA到第一外区域OA1的方向上顺序地布置。第一上布线UWL1和第二上布线UWL2中的至少一条可以包含铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)，并且各自可以是包括前述材料的单层或多层。可以在形成图3DA的上电极CE2的同时提供第一上布线UWL1和第二上布线UWL2中的至少一条。
在这种情况下，第一上布线UWL1被布置在与第一下布线LWL1和第二下布线LWL2被布置在其中的层不同的层中，从而减小第一外区域OA1的宽度。类似地，第三下布线LWL3、第二上布线UWL2和第四下布线LWL4可以在从中心区域CA到第二外区域OA2的方向上顺序地布置。在这种情况下，第三下布线LWL3和第四下布线LWL4被布置在与第二上布线UWL2被布置在其中的层不同的层中，从而减小第二外区域OA2的宽度。
层间绝缘层114可以覆盖第一上布线UWL1和第二上布线UWL2。第一数据线DL1’、第二数据线DL2’、第三数据线DL3’和桥线BWL可以在层间绝缘层114上。第一数据线DL1’、第二数据线DL2’和第三数据线DL3’可以分别连接到第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc。因此，数据信号可以被分别传输到第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc。
第二栅绝缘层113和层间绝缘层114可以包括第一接触孔CNT1和第二接触孔CNT2。第一接触孔CNT1可以暴露第一下布线LWL1，并且第二接触孔CNT2可以暴露第一前一扫描线SL1-1。
桥线BWL可以从第一外区域OA1和第二外区域OA2中的至少一个延伸到中心区域CA。桥线BWL可以分别通过第一接触孔CNT1和第二接触孔CNT2连接到第一下布线LWL1和第一前一扫描线SL1-1。
在实施例中，例如,第一数据线DL1’、第二数据线DL2’、第三数据线DL3’和桥线BWL中的至少一条可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。第一数据线DL1’、第二数据线DL2’、第三数据线DL3’和桥线BWL中的至少一条可以具有Ti/Al/Ti的多层结构。可以在形成图3DA的漏电极D和源电极S的同时提供第一数据线DL1’、第二数据线DL2’、第三数据线DL3’和桥线BWL中的至少一条。
如图12D中所示，第一扫描线SL1和第一发光控制线EL1可以连接到第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc。第一扫描线SL1和第一发光控制线EL1可以将扫描信号和发光控制信号传输到第一子像素电路PCa、第二子像素电路PCb和第三子像素电路PCc。第一上布线UWL1可以连接到第一扫描线SL1，并且可以将扫描信号传输到像素电路PC。类似地，第二下布线LWL2可以连接到第一发光控制线EL1，并且可以将发光控制信号传输到像素电路PC。因此，在实施例中，即使当空间V被限定在相邻的条带部分STP之间时，信号也可以被传输到像素电路PC。
如图12E中所示，第一平坦化层115可以被布置在第一拐角布线CWLa和桥线BWL上，并且连接电极CML和上连接线UCWL可以被布置在第一平坦化层115上。连接电极CML可以将像素电路PC连接到第二显示元件DE2。与第一拐角布线CWLa和/或第二拐角布线CWLb相似，上连接线UCWL可以从中间显示区域MDA延伸到拐角显示区域CDA。详细地，上连接线UCWL可以在图12C的第一延伸方向EDR1上延伸。上连接线UCWL可以将图7的初始化电压Vint、图7的驱动电压ELVDD和/或图7的公共电压ELVSS传输到像素电路PC。在实施例中，上连接线UCWL可以在层间绝缘层114与第一平坦化层115之间。
上连接线UCWL可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种的导电材料，并且可以是包括前述材料的多层或单层。在实施例中，上连接线UCWL可以具有Ti/Al/Ti的多层结构。
第一无机图案层PVX1可以在第一平坦化层115和/或上连接线UCWL上。多个第一无机图案层PVX1可以被布置在上连接线UCWL上，并且多个第一无机图案层PVX1可以在上连接线UCWL上彼此间隔开。
第二平坦化层116可以覆盖上连接线UCWL、连接电极CML和第一平坦化层115。在实施例中，凹槽Gv可以被限定在第二平坦化层116中。第二平坦化层116可以包括孔H，并且孔H可以与第一无机图案层PVX1相对应。第二平坦化层116可以覆盖第一无机图案层PVX1的边缘。因此，凹槽Gv可以由第一无机图案层PVX1的中心部分和第二平坦化层116的孔H限定。当有机封装层320被提供时，凹槽Gv可以控制形成有机封装层320的有机材料的流动。
第二无机图案层PVX2和第二显示元件DE2可以在第二平坦化层116上。第二无机图案层PVX2可以在凹槽Gv的两侧，并且可以包括在凹槽Gv的中心方向上突出的一对突出尖端PT(参考图11C)。
被布置在第二无机图案层PVX2上的第一功能层212a、第二功能层212c和对电极213可以通过凹槽Gv和一对突出尖端PT被断开。在实施例中，如图11C中所示，第一功能层图案212Pa、第二功能层图案212Pc和对电极213可以被布置在凹槽Gv内。
在基板100的厚度方向上突出的坝单元DP和辅助坝单元ADP可以在第二无机图案层PVX2上方。辅助坝单元ADP可以在坝单元DP与第二显示元件DE2之间。
在实施例中，凹槽Gv可以在坝单元DP与辅助坝单元ADP之间，并且凹槽Gv也可以在辅助坝单元ADP与第二显示元件DE2之间。
在实施例中，基板100的上表面与坝单元DP的上表面之间的高度可以大于基板100的上表面与辅助坝单元ADP的上表面之间的高度。
在实施例中，第一无机封装层310可以完全地并且连续地覆盖条带部分STP。详细地，第一无机封装层310可以完全地并且连续地覆盖坝单元DP、辅助坝单元ADP、凹槽Gv和第二显示元件DE2。在这种情况下，第一无机封装层310可以接触第二无机图案层PVX2。有机封装层320可以从第二显示元件DE2延伸到坝单元DP。有机封装层320可以填充凹槽Gv。与第一无机封装层310相似，第二无机封装层330可以完全地并且连续地覆盖条带部分STP。在实施例中，第二无机封装层330可以接触坝单元DP中的第一无机封装层310。
尽管以上已经仅关注并且描述了显示面板和显示装置，但是本发明不限于此。例如，制造显示面板的方法和制造显示装置的方法可以属于本发明的范围。
在实施例中，显示区域在其中被扩展的显示面板和显示装置可以被实现。当然，本发明的范围不限于此。
应理解，本文中描述的实施例应仅被认为是描述性的，并且不是为了限制的目的。每个实施例中的特征或优点的描述通常应被认为可用于其它实施例中的其它相似特征或优点。虽然已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变而不脱离由所附权利要求限定的精神和范围。

Claims (21)

1.一种显示面板，包括：
基板，包括显示区域和围绕所述显示区域的外围区域，所述显示区域包括前显示区域、从所述前显示区域的拐角延伸的拐角显示区域以及在所述前显示区域与所述拐角显示区域之间的中间显示区域；
像素，被布置在所述前显示区域中并且包括显示元件；
栅驱动电路，被布置在所述外围区域的一侧；
数据驱动电路，被布置在所述栅驱动电路所布置在的所述一侧；
栅线，连接到所述栅驱动电路并且在第一方向上延伸以连接到所述像素；和
数据线，连接到所述数据驱动电路并且在与所述第一方向交叉的第二方向上延伸以连接到所述像素。
2.根据权利要求1所述的显示面板，进一步包括：
栅连接线，在所述第二方向上延伸并且包括连接到所述栅驱动电路的第一侧和连接到所述栅线的第二侧。
3.根据权利要求1或2所述的显示面板，进一步包括：
数据连接线，包括连接到所述数据驱动电路的第一侧和连接到与所述前显示区域的边缘相邻的所述数据线的第二侧。
4.根据权利要求3所述的显示面板，其中，所述数据连接线至少部分地与所述前显示区域重叠。
5.根据权利要求4所述的显示面板，进一步包括：
电压布线，被布置在所述基板上以与所述中间显示区域相对应；
中间显示元件，被布置成至少部分地与所述电压布线重叠；和
中间像素电路，连接到所述中间显示元件并且驱动所述中间显示元件，
其中，所述中间像素电路被布置在所述前显示区域中。
6.根据权利要求5所述的显示面板，其中，所述显示元件的发光区域小于所述中间显示元件的发光区域。
7.根据权利要求4所述的显示面板，进一步包括：
拐角显示元件，被布置在所述基板上以与所述拐角显示区域相对应；和
拐角像素电路，连接到所述拐角显示元件并且驱动所述拐角显示元件，
其中，所述拐角像素电路被布置在所述前显示区域或所述拐角显示区域中。
8.根据权利要求7所述的显示面板，其中，所述显示元件的发光区域小于所述拐角显示元件的发光区域。
9.根据权利要求7所述的显示面板，进一步包括：
第一拐角布线，被布置在所述拐角显示区域中并且连接到所述数据线；和
第二拐角布线，被布置在所述拐角显示区域中并且连接到所述栅线，
其中，所述第一拐角布线和所述第二拐角布线连接到所述拐角像素电路。
10.根据权利要求9所述的显示面板，其中，与所述拐角显示区域相对应的所述基板包括：
多个条带部分，各自在远离所述前显示区域的方向上延伸；和
多个空间，各自被限定在所述多个条带部分当中的相邻的条带部分之间，并且穿透所述基板，
其中，所述第一拐角布线和所述第二拐角布线被布置在所述多个条带部分中的每一个中。
11.根据权利要求3所述的显示面板，其中，所述数据连接线至少部分地与所述中间显示区域重叠。
12.根据权利要求11所述的显示面板，进一步包括：
中间显示元件，被布置成至少部分地与所述数据连接线重叠；和
中间像素电路，连接到所述中间显示元件并且驱动所述中间显示元件，
其中，所述中间像素电路被布置在所述前显示区域中。
13.根据权利要求11所述的显示面板，进一步包括：
拐角显示元件，被布置在所述基板上以与所述拐角显示区域相对应；和
拐角像素电路，连接到所述拐角显示元件并且驱动所述拐角显示元件，
其中，所述拐角像素电路被布置在所述前显示区域或所述拐角显示区域中。
14.根据权利要求1所述的显示面板，进一步包括：
第一电压布线和第二电压布线，被布置在所述外围区域中并且彼此间隔开，所述中间显示区域在所述第一电压布线与所述第二电压布线之间；和
电压连接线，被布置在所述拐角显示区域中并且将所述第一电压布线连接到所述第二电压布线。
15.根据权利要求14所述的显示面板，其中，与所述拐角显示区域相对应的所述基板包括：
多个条带部分，各自在远离所述前显示区域的方向上延伸；和
多个空间，各自被限定在所述多个条带部分当中的相邻的条带部分之间，并且穿透所述基板，
其中，所述电压连接线沿着所述多个条带部分的边缘布置。
16.根据权利要求14所述的显示面板，进一步包括：
拐角显示元件，被布置在所述基板上以与所述拐角显示区域相对应；和
拐角像素电路，连接到所述拐角显示元件并且驱动所述拐角显示元件，
其中，所述拐角像素电路被布置在所述前显示区域或所述拐角显示区域中。
17.根据权利要求14所述的显示面板，进一步包括：
中间显示元件，被布置在所述基板上以与所述中间显示区域相对应；和
中间像素电路，连接到所述中间显示元件并且驱动所述中间显示元件，
其中，所述中间像素电路被布置在所述前显示区域或所述中间显示区域中。
18.一种显示装置，包括：
显示面板；和
窗口，覆盖所述显示面板；
所述显示面板包括：
基板，包括显示区域和围绕所述显示区域的外围区域，所述显示区域包括前显示区域、从所述前显示区域的拐角延伸并且以预设曲率半径弯折的拐角显示区域以及在所述前显示区域与所述拐角显示区域之间的中间显示区域；
像素，被布置在所述前显示区域中并且包括显示元件；
栅驱动电路，被布置在所述外围区域的一侧；
数据驱动电路，被布置在所述栅驱动电路所布置在的所述一侧；
栅线，连接到所述栅驱动电路并且在第一方向上延伸以连接到所述像素；和
数据线，连接到所述数据驱动电路并且在与所述第一方向交叉的第二方向上延伸以连接到所述像素。
19.根据权利要求18所述的显示装置，其中，所述显示面板进一步包括：
栅连接线，在所述第二方向上延伸并且包括连接到所述栅驱动电路的第一侧和连接到所述栅线的第二侧；以及
数据连接线，包括连接到所述数据驱动电路的第一侧和连接到与所述前显示区域的边缘相邻的所述数据线的第二侧，并且
所述数据连接线至少部分地与所述前显示区域或所述中间显示区域重叠。
20.根据权利要求18所述的显示装置，其中，所述显示面板进一步包括：
电压布线，被布置在所述基板上以与所述中间显示区域相对应；
中间显示元件，被布置成至少部分地与所述电压布线重叠；和
中间像素电路，连接到所述中间显示元件并且驱动所述中间显示元件，
其中，所述中间像素电路被布置在所述前显示区域中。
21.根据权利要求18所述的显示装置，其中，所述显示面板进一步包括：
拐角显示元件，被布置在所述基板上以与所述拐角显示区域相对应；和
拐角像素电路，连接到所述拐角显示元件并且驱动所述拐角显示元件，
其中，所述拐角像素电路被布置在所述前显示区域或所述拐角显示区域中。
CN202111018536.2A 2020-09-01 2021-09-01 显示面板和显示装置 Pending CN114122078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200111291A KR20220030467A (ko) 2020-09-01 2020-09-01 디스플레이 패널 및 디스플레이 장치
KR10-2020-0111291 2020-09-01

Publications (1)

Publication Number Publication Date
CN114122078A true CN114122078A (zh) 2022-03-01

Family

ID=80358830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111018536.2A Pending CN114122078A (zh) 2020-09-01 2021-09-01 显示面板和显示装置

Country Status (3)

Country Link
US (2) US11825711B2 (zh)
KR (1) KR20220030467A (zh)
CN (1) CN114122078A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220034278A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 패널, 표시 장치, 및 표시 장치의 제조방법
CN112071883B (zh) * 2020-09-16 2024-05-28 京东方科技集团股份有限公司 显示面板和显示装置
CN112133733A (zh) * 2020-09-29 2020-12-25 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板的贴合方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496238B1 (en) 2000-01-21 2002-12-17 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US6796238B2 (en) 2002-09-09 2004-09-28 Delaware Capital Formation, Inc. Plate roll loading and positioning apparatus and method
JP2016071082A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置
KR102400081B1 (ko) 2015-07-02 2022-05-19 삼성디스플레이 주식회사 표시 장치
KR20170028464A (ko) 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
KR102643154B1 (ko) 2016-12-08 2024-03-05 삼성디스플레이 주식회사 표시 장치
KR102352312B1 (ko) 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR101938879B1 (ko) * 2017-10-27 2019-01-15 엘지디스플레이 주식회사 표시장치
KR102499724B1 (ko) * 2018-01-12 2023-02-14 삼성디스플레이 주식회사 표시장치 및 연성 회로 기판
KR102403929B1 (ko) 2018-02-23 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108389516B (zh) 2018-05-14 2021-06-29 昆山国显光电有限公司 异形显示屏及显示装置

Also Published As

Publication number Publication date
US11825711B2 (en) 2023-11-21
US20220069051A1 (en) 2022-03-03
KR20220030467A (ko) 2022-03-11
US20240049536A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US11683951B2 (en) Display panel and display device
CN114122078A (zh) 显示面板和显示装置
EP3920231A1 (en) Display panel and display apparatus including the same
CN113764486A (zh) 显示面板和显示装置
CN113497109A (zh) 显示面板和包括该显示面板的显示设备
US20240023390A1 (en) Display panel and display apparatus
CN113937134A (zh) 显示装置
KR20220062182A (ko) 표시 패널, 표시 장치, 및 표시 장치의 제조방법
US20230225164A1 (en) Display panel and display apparatus including the same
US20230134423A1 (en) Display panel and display apparatus
US20220320189A1 (en) Display panel and display apparatus including the same
KR20230131347A (ko) 디스플레이 장치
KR20230066198A (ko) 표시 패널 및 표시 장치
KR20230108764A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210151634A (ko) 표시 패널 및 표시 장치
US20220328590A1 (en) Display panel and display device
CN220570914U (zh) 显示装置
US20240040900A1 (en) Display panel and display apparatus
US20230292583A1 (en) Display panel and display device
US20240099077A1 (en) Display apparatus
KR20230050548A (ko) 표시 패널 및 표시 장치
KR20230006692A (ko) 표시 장치
KR20230117010A (ko) 표시 장치
KR20210088026A (ko) 표시 장치
CN114464646A (zh) 显示面板、显示装置及显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination