CN1140881A - 对应纠错系统的数据记录/再现设备及方法和记录介质 - Google Patents

Abstract

公开了一种用于记录数字数据到数据记录介质的记录设备和方法。本发明包括纠错码编码装置，用于交错预定单位的待记录数据，并用纠错码对结果数据编码，还包括识别装置，其中识别待记录的数据是仅可再现数据还是可改写数据，其中所述纠错码编码装置适合于根据所述识别装置的输出改变交错长度。

Description

对应纠错系统的数据记录/再现 设备及方法和记录介质

本发明涉及一种数据记录/再现设备及其方法和数据记录介质，该设备根据数据记录介质是可记录/可再现型还是仅可再现型而合适地改变选择纠错码编码处理。

作为供计算机使用的外部存储装置，从大存储容量、高速存取的观点来看，光盘驱动器普遍受到欢迎。CD-ROM(或者CD-I(交互CD))驱动器以及MO(磁-光盘)驱动器已迅速而广泛地被采用。MO盘是一种可擦除式的盘。此外，MD(小型盘)是已被推荐的可擦除式盘。然而，作为图像记录介质，DVD(数字视频盘)当前还处在开发之中。

DVD是一直径与CD相同的仅可再现盘，或者是磁光(MO)型可记录/可再现光盘，或者是相变型盘，用于再现或记录/再现根据MPEG标准之类压缩的图像信息。由于激光射线波长的减小和物镜的孔径(NA)的增加，数字调制和纠错码编码处理已得到改进，记录密度已得到进一步的提高。在DVD是单层型盘的情况下，数据存储容量达到大约3.7G字节。CD和MD原先是开发作为数字音频盘的。以后这种盘被用于计算机作为外部存储介质，同样，DVD比CD和MD具有更大的存储容量，可望成为计算机的外部存储介质。

如光盘之类的数据记录介质能分类成再现型盘和可记录/可再现盘。在可记录/可再现盘中，对抗错误的办法是执行数据替换处理，特别是对于计算机。然而在仅可再现盘上，由于不能实现数据替换处理，需要高的纠错性能。在仅可再现盘中，由于数据是连续读出，可采用相对大的扇区尺寸和折叠型编码处理。然而在可记录/可再现盘上数据是随机改写，大扇区尺寸的数据不总是连续记录在盘上的。另外，为了纠错数据被不必要地再现。于是，吞吐量增加，并且损害与计算机的协调。

考虑到仅可再现盘和可记录/可再现盘的不同特性，对仅可再现盘和可记录/可再现盘实行专门的纠错码编码处理。因此，对这些纠错码编码处理，专门的编码和解码算法需要开发。此外，对纠错码编码处理，需要指定专门的编码器和解码器。并且需要设计编码器和解码器的IC电路。

本发明的目的是提供一数据记录/再现设备及其方法和数据记录介质，根据数据记录介质是可记录/可再现型还是只读型，合适地实行纠错码编码处理，并以一种处理基本部分的公共结构，简化纠错码编码处理。

本发明的第一个方面是一种数据记录设备，用于记录数字数据到数据记录介质，它包括纠错码编码装置，用于交错(interleav-ing)预定单位的待记录数据并用纠错码编码结果数据；还包括标识装置，用于识别待记录数据是仅可再现数据还是可记录数据，其中所说纠错码编码装置适合于根据识别装置的输出，改变交错长度。

本发明的第二方面是一种数据记录方法，用于将数字数据记录到可记录的数据记录介质，它包括的步骤有：交错预定单位的待记录数据，并采用纠错码对结果数据编码；在记录介质上记录结果数据；和识别待记录数据是仅可再现数据还是可改写数据，以改变交错长度。其中纠错码是折叠型码。

本发明的第三方面是一种数据再现设备，用于从数据记录介质再现数据，此记录介质上已经记录了数字数据与已交错和编码的纠错码。该数据再生设备包括再现数字数据的装置；用于校正带有纠错码的再现数字数据的错误的纠错装置；和从再现数字数据中检测识别信号的装置。其中所说纠错装置适合于根据识别信号解交错(deinterleaving)再现的数据。

本发明的第四方面是一种纠错方法，用于纠正记录在仅可再现盘上的第一类数据和记录在可记录盘上的第二类数据的错误，包括的步骤有：确定从盘上再现的数据是第一类还是第二类；根据识别数据解交错再现数据；和对结果数据纠错。

本发明的第五方面是一种盘形记录介质，它具有仅可再现区和可记录区，每个区都有加到预定单位的数字数据上并被交错和编码的纠错码，在仅可再现区纠错码的交错长度长于在可记录区的。

本发明的第六方面是一种编码和解码的方法，用于对记录在仅可再现盘和可记录盘上、带有纠错码的数据编码和解码，包括的步骤有：当输入数据被记录时，识别输入数据是仅可再现数据还是可改写数据，对应识别的数据交错输入数据，并且用纠错码对结果数据编码；当输入数据被再现时，识别输入数据是仅可再现数据还是可改写数据，并相应于识别的数据解交错再现数据，用纠错码对结果数据纠错。

当执行双码编码处理时，ROM类型盘的交错长度比RAM类型盘长，以便防止ROM类盘出错和提高RAM类盘的存取性能。同样，待记录到ROM类盘的数据用折叠型双码编码处理加以编码。待记录到RAM类盘的数据用预定单位的完成型(completion type)编码处理进行编码。而且，ROM类盘纠错码编码处理的单位尺寸比RAM类盘纠错码编码处理的单位尺寸要大。

本发明的其它目的，特点和优点，借助以下对附图所示优选实施例的详细说明将会更为清楚。

图1是一表示根据本发明实施例的一记录/再现电路的方块图；

图2A和2B是根据本发明的扇区结构示例的原理性图解；

图3是一纠错码编码电路示例的方块图；

图4是一原理性图解，说明本发明中用于折叠型双码编码处理的纠错码编码处理；

图5是一功能性方块图，示出了记录处理电路中的纠错码编码处理的一个实例；

图6是一功能性方块图，示出了再现处理电路中的纠错码解码处理的一个实例；

图7是一功能性方块图，显示了记录处理电路中纠错码编码处理的另一个实例；

图8是一功能性方块图，显示了再现处理电路中纠错码编码过程的另一个实例；

图9是一原理性图解，说明本发明中用于折叠型双码编码处理的纠错码编码处理的另一个实例；

图10是一原理性图解，说明在采用折叠型双码编码处理和块完成型编码处理的情况下，块完成型纠错码的实例；

图11A和图11B是原理性图解，说明在采用折叠型双码编码处理和块完成型编码处理的情况下，块完成型纠错码的另一个实例；

图12A和12B是原理性图解，说明纠错码编码处理的单位被更改的示例。

以下参考附图说明本发明的实施例。图1是一方块图，显示了本发明光盘记录/再现系统的结构。在此实施例中，从主计算机1或光盘驱动器2接收到的数据记录到光盘3上，此外，数据从光盘3上再现并送到主计算机1。

本发明能用于只读光盘的主控(mastering)系统，以及可记录/可再现光盘的驱动器。这样，图1所示的记录/再现系统能用做光盘驱动器(例如DVD驱动器)，作为计算机的外部存储设备和DVD-ROM盘的主控系统。在下面的叙述中，可记录/可再现光盘驱动器系统被认为是RAM类型的，然而主控系统被认为是ROM类型。主带(mastertape)再现设备可以被连接到接口电路4。

此外，本发明可被用于这样一种驱动器，即它选择性地使用可记录/可再现的光盘及只读类型的光盘作为光盘3。在这种情况下，再现过程中合适的纠错码编码处理是对应所使用的光盘类型而被选择的。

另外，本发明能用于具有可记录/可再现区以及只读区的光盘3。同样地，再现过程中合适的纠错码编码处理是对应所使用的光盘类型而被选择的。

回到图1，按照本发明实施例的记录/再现电路将给予说明。从主计算机1或光盘驱动器2接收的数字数据，通过例如SCSI接口的接口电路(I/F)4，供给格式化电路5a和5b。格式化电路5a和5b一个扇区接一个扇区为数字数据定界，并且加一个扇区同步和一个首标到每个扇区，以实现对每个扇区的纠错码编码处理和对记录或再现的数据的纠错码编码处理。每个首标包含表示当前盘是ROM类或是RAM类型的识别信息。换句话说，由主计算机1提供送到接口I/F4的记录命令包含表示ROM类或RAM类型的信息。

格式化电路5a把接收的数据转换成为RAM类型扇区结构数据，并对此扇区结构数据进行RAM类纠错码编码处理。格式化电路5b把接收的数据转换成为ROM类型扇区结构数据，并对此扇区结构数据进行ROM类纠错码编码处理。扇区结构也可对RAM和ROM类两者公用。图2A和2B所示的是作为例子的扇区结构，2072字节的一个扇区的格式，包括2048字节的用户数据、4字节的扇区同步、16字节的首标和4字节的错误检测奇偶校验。

如图2B所示，4字节的扇区信息和4字节的扇区号被记录进首标部分。扇区信息包括扇区类型(ST)，反射率信息(REF)，区域类型(AT)和层号(LN)。扇区类型(ST)表示当前扇区是ROM类还是RAM类。反射率信息(REF)表示盘记录表面的反射能力。区域类型(AT)表示盘上当前扇区区域的类型。层号(LN)指在盘具有两个层的情况下表示当前的层。扇区信息的各项定义如下。

扇区类型(ST)  0000：ROM类型

              0001：RAM类型(MO)

              0010：RAM类型(PC)

反射率(REF)   0000：0到20％

              0001：20到50％

              0010：50到70％

              0011：70到100％

区域类型(AT)  0000：空区域

              0001：数据记录区

              0010：引入区

              0011：引出区

              1111：写保护区

层号(LN)      0000：层0

              0001：层1

格式化电路5a和5b的输出数据由开关电路6选择。选中的数据提供给数字调制电路7。开关电路6根据从接口电路4收到的控制信号选择输出数据。在RAM类型下，开关电路6选择格式化电路5a的输出数据。在ROM类型下，开关电路6选择格式化电路5b的输出数据。当控制信号从接口电路4提供到格式化电路5a和5b时，可使此二电路之一运转。

数字调制电路7根据预定的表，将例如一字节(8位)的数据码元映射为16位的码字，并产生直流分量小的调制输出数据。另一方面，作为数字调制方法，可采用用于CD的EFM方法，将8位数据码元转换成15位的码字8-15调制方法，等等。数字调制电路7的输出数据提供给同步加法电路8。同步加法电路8将一同步信号加到每个传输帧(例如，每32个码字)。同步加法电路8的输出数据供给驱动器9，作为同步的一个例子，可以采用一种不在数字调制数据中出现的专门的位模式。

记录数据通过驱动器9送到光拾取头(pickup)10，然后在光盘3上记录。记录数据通过磁光记录法或者相变法记录。光盘3由主轴电机11带动以CLV(恒定线速度)或CAV(恒定角速度)旋转。由光拾取头记录/再现数据的最小单位是包含预定数目扇区的一个块。被记录的数据立即再现以便确定在再现数据中是否有错误产生(通过写后读操作)。当有错误检出则重试写操作。当数据被读出，如果数据有错则重试读操作。在读操作重试了预定的次数后，若不能获得正确数据，出错信息送给用户并中止读操作。

由光拾取头10读出的再现数据送给检测器电路21，电路21包括射频(RF)放大器和抽取时钟的锁相环(PLL)电路。检测器电路21的输出数据提供给伺服控制电路22和同步分离电路23。伺服控制电路22控制聚焦伺服，跟踪伺服，光拾取头10的寻道操作，写操作时的激光功率等等。同步分离电路23从再现数据中分离出帧同步，此帧同步是已由同步加法电路8加入的。

分离出的帧同步送到时序产生电路(未示出)。时序产生电路产生与再现数据同步的定时信号。同步分离电路23连接到数字解调电路24。数字解调电路24完成数字调制电路7的逆过程，并产生将一个码元恢复为一个字节的数据。

数字解调电路24连接到格式分离电路25a、25b和首标检测电路26。解格式化(deformatting)电路25a执行记录侧格式化电路5a的逆过程，解格式化电路25b执行格式化电路5b的逆过程。解格式化电路25a执行纠错码解码处理，从RAM类扇区获得用户数据，并检测其出错。解格式化电路25b执行纠错码解码处理，从ROM类扇区获得用户数据，并检测其出错。首标检测电路26从每个扇区检测首标(见图2b)，并根据首标信息确定当前盘是ROM类还是RAM类(也就是扇区类型)。

由解格式化电路25a和25b获得的用户数据之一由开关电路27来选择，而后送到接口电路4。根据从首标检测电路26接收的首标信息(ROM/RAM)来控制开关电路27。开关电路27根据盘的类型选择电路25a和电路25b的输出数据。由开关电路27选择的再现数据提供给接口电路4。于是，从光盘3再现的数据通过接口电路4能够送给主计算机1。另一方面，通过将从首标检测电路26来的首标信息(ROM/RAM)提供给解格式化电路25a和25b，能代替使用开关电路27使这二电路之一运转。

图3是一表示放置在具有格式化电路5a和5b的信号处理块28中的纠错码编码电路的结构实例的方块图。在图3中，标号31是一数据总线。数据总线31连接到数据输入/输出电路32、存储器(RAM)33、C1奇偶产生电路35和C2奇偶产生电路36。存储器33的读/写操作、地址等等由存储器控制电路34控制。此外，配备有控制纠错码编码电路操作的控制器37。开关控制信号ROM/RAM从控制器37传送给存储器控制电路34。示于图3的纠错码编码电路实际上由一个IC芯片构成。

纠错码解码器提供给具有解格式化电路25a和25b的信号处理块29。纠错码解码器的结构与图3中所示的相同。编码器的硬件可部分地与解码器的硬件共用。

作为一纠错码编码处理的实例，折叠型双码编码处理被采用。RAM类的交错长度不同于ROM类的交错长度。如图4所示，安排在垂直方向(记录/再现方向)的148个码元的数据(1码元＝1字节)和14个码元的C2码奇偶校验(奇偶校验Q)以[170、162、9]Reed-Solomon码编码。从而，产生8个码元的C1码奇偶校验(奇偶校验p)。148个码元的数据(1码元＝1字节)和8个码元的奇偶校验p以[170、156、15]Reed-Solom on码编码。于是产生14个码元的奇偶校验Q。

如图4所示在C2码的交错过程中，ROM类的交错长度a和RAM类的交错长度b有a＞b的关系(例如a＝170，b＝112)。通常，纠错性能(特别对突发性出错)正比于交错长度。于是，ROM类的纠错性能优于RAM类。换言之，对ROM类而言，不像对RAM类，数据的替换过程不能被现实。当交错长度长时，由于它的全部数据应该被记录或再现，需要长的存取时间。于是，交错过程的规模变大。从这一观点来看，采用一种RAM类的交错长度比ROM类的要短一些的结构。

在图4中，水平交错长度b＝112与图2A中所示以水平方向排列的8个扇区的码元数相等。换言之，RAM类的交错长度能正好被扇区数整除。当数据按8个扇区的块被记录在盘上时，为记录/再现操作在数据单位内完成交错过程。于是，记录/再现操作的纠错过程能很快地完成。对ROM类而言，水平交错长度不是正好落在一个块中。然而，从盘上再现出来的数据几乎是顺序的数据。因此在这种情况下不会出现问题。

接下来，参考图3，对纠错的一编码/解码处理的实例给予说明。

当数据用纠错码予以编码时，长于一个块的数据从主计算机1或光盘驱动器2，通过接口电路(I/F)4送到格式化电路5a或5b的数据输入/输出电路(I/O)32，并经数据总线31暂时存储在存储器33中，这时，首标信息从接口电路4提供给控制器37。控制器37确定存储器33中的数据是ROM类还是RAM类，并根据所确定的类型控制存储器控制电路34，以便控制存储器33。于是，存储器控制电路34将从存储器33读出的数据的地址指定给C1奇偶产生电路35和C2奇偶产生电路36，这样如图4所示，对ROM类数据在C2ROM方向交错，而对RAM类数据在C2 RAM方向交错。对全部存储在存储器33中的数据，通过C1奇偶产生电路35，C2奇偶产生电路36和存储器33完成编码处理。此后，P和Q奇偶校验被加到编码数据上。通过I/O 32，结果数据从存储器33送到数字调制电路7。在此情况下，开关电路6按示于图3的控制器37通过I/O 32控制二种数据类型之一的输出的方式完成操作。

下面将说明纠错码解码处理对从盘上再现的数据的解码。已用例如8-16调制方法调制的数据由数字解调电路24解调，并且解调数据的几个块被存储在解格式化电路25a或25b的存储器33中。控制器37检测存储在存储器33中扇区结构数据首标部分的扇区类型(ST)。控制器37如同编码操作一样根据检测出的类型控制存储器控制电路34。换言之，将被交错过的数据恢复成原来的数据(这个过程称作解交错过程)。C1奇偶产生电路35和C2奇偶产生电路36，以一存储在存储器(ROM)(未示出)内的预定系数与解交错数据相乘，以分别对C1序列和C2序列纠错。经纠错的数据存储在存储器33中。通过I/O32将已纠错数据从存储器33提供给接口电路4。开关电路27以这样的方式完成工作：控制器按照ROM类型或RAM类型之一提供I/O 32的输出数据。

图5和图6为功能方块图，显示纠错码编码处理和纠错码解码处理。图5的功能方块图显示了上述折叠型双码编码处理(对应ROM类)。该纠错码类似于用于CD的交叉交错Reed-Solomon码(CIRC)。

148字节的输入码元提供给C1编码器41。C1编码器41的输出数据(148字节的数据码元和8字节的奇偶校验P)通过延迟电路组42送给C2编码器43。按图3所示结构，延迟电路组42的延迟处理是由存储器33和存储器控制电路34完成。

C2编码器43用[170、156、15]Reed-Solomon码进行编码处理，并产生14字节的奇偶校验Q。C1编码器41不仅对数据还对C1码的奇偶校验Q进行编码处理。于是，C2编码器43通过延迟电路组42a从C2编码器43反馈奇偶校验Q到C1编码器41。从而C1编码器41用[170、162、9]Reed-Solomon码执行编码处理过程。

从C1编码器41接收到的170字节(148字节的数据，8字节的C1奇偶校验和14字节的C2奇偶校验)，通过一包含延迟电路的阵列改变电路44，作为输出码元被抽出。阵列改变电路44由按图3所示结构构成的存储器33和存储器控制电路组成。输出码元提供给数字调制电路7。折叠型双码编码处理的交错长度是170帧(代表C1码序列的长度)，交错长度也称做交错限定长度或者交错深度。

参照图6，以下将对相应于图5所示编码器的解码器处理做出说明。输入码元(170个字节)从数字解调电路24通过阵列改变电路51传送到C1解码器52。阵列改变电路51执行编码器中阵列改变电路44的逆过程。C1解码器52用[170、162、9]Reed-Solomon码执行解码处理过程。

C1解码器52的输出数据通过延迟电路组53提供给C2解码器54。C2解码器54用[170、156、15]Reed-Solomon码执行解码处理过程。C2解码器54的解码输出数据通过解交错延迟电路55提供给C1解码器56。于是，已通过C1解码处理、C2解码处理纠错的148字节的输出码元和C1解码处理被抽出。

通过改变延迟电路组42、53和55的延迟量，交错长度可改变到RAM类的值112。如上所述在图3的结构中，开关控制信号ROM/RAM提供给存储器控制电路34，以便切换存储器控制电路34的地址控制。从而，延迟量得以改变。在本例中，由于满足170＞112的关系，附加的延迟量是0，使实现的交错长度为112。

例如，在编码处理过程中，由于指定两个相邻信号的延迟电路46和46a的延迟量相等，112个码元的延迟处理得以实现。在解码处理过程中，如图8所示，指定两个相邻电路的延迟电路组57和58的延迟量相等。于是，交错长度为112的170字节的输入码元被解交错并输出。

图9显示了以折叠型双码作为纠错码的另一个例子。当数据的码元数是116(字节)时，在如同图5和图6所示结构的反馈型结构中，10个码元的奇偶校验P和12个码元的奇偶校验Q被形成。换句话说，在图9的示例中，C1编码器用[138、128、11]Reed-Solomon码执行编码处理，而C2编码器用[138、126、13]Reed-Solomon码执行编码处理。这里，ROM类的交错长度是a＝276，而RAM类的交错长度是b＝138。由于C1码序列的长度是138码元，通过一个接一个地改变码元的延迟处理过程，在纠错码编码处理和纠错码解码处理过程中，能实现b＝138的交错。通过二个接着二个地改变码元的延迟处理过程，能完成a＝276的交错。

正如本实施例所述，交错长度根据当前盘是ROM类还是RAM类而改变。对于ROM类，可执行折叠型双码编码处理过程(交错长度a＝170)。对于RAM类，块完成型双码编码处理过程被执行。在块完成型处理过程中，预定大小的两维阵列数据作为一个块对待，并且在块中实现交错处理。图10的原理图显示出了块完成型双码编码处理。一个(148×224)个码元的块的沿垂直方向(读/写方向)安排的148个码元用C1码Reed-Solomon码编码，以产生奇偶校验P。此外，对角方向的数据用Reed-Solomon码编码以产生C2码奇偶校验Q。如同上述实施例，存储器控制电路34控制存储器33以便实现对角方向的交错处理。

对于块完成型双码编码处理，非反馈型或反馈型都可被使用。例如，用于CD的折叠型双码编码处理过程是非反馈型处理。在非反馈型的情况下，用是C2码的[162、148、15]Reed-Solomon码执行编码处理过程。于是产生了14字节的奇偶校验Q。此外，用是C1码的[170、162、9]Reed-Solomon码对数据和奇偶校验Q编码。从而产生8字节的奇偶校验。当纠错处理过程(即解码处理过程)被执行时，C1码被解码。此后C2码被解码。另一方面，如同图5所示结构，在反馈型中奇偶校验Q用[170、162、9]Reed-Solomon码编码。由此产生奇偶校验P。此外，用[170、156、15]Reed-Solomon码对数据和奇偶校验P编码。

图11A和图11B的原理图显示块完成型纠错码的另一个示例。在图11A中，对116(在垂直方向-读/写方向)×114(在水平方向)个数据码元执行块完成型双码编码处理过程。在图11B中，对116(在垂直方向-读/写方向)×288(在水平方向)个数据码元执行块完成型双码编码处理过程。换句话说，在图11B中，图11A所示的数据被当成一个块的数据对待并产生其奇偶校验。对RAM类型执行块完成型编码处理，以改善存取性能。在块完成型的情况下，每块的数据量最好是16k字节，32k字节等等。

另外，按照本发明，作为纠错码单位的块大小可能会变化。图12A和12B为另一示例的原理图。如图12A所示，RAM类的块尺寸是170(即148个码元数据+22字节的奇偶校验)×14。另一方面，如图12B所示，ROM类的块尺寸为170(即148个码元数据+22字切的奇偶校验)×112。在示于12A和12B的实例中，记录/再现方向是每个块的水平方向，而编码方向是每个块的对角方向。作为代码，可使用[170、148、23]Reed-Solomon码。

一般认为如图2A和2B所示，当特殊数据的奇偶校验数与其它数据的相同时，纠错处理的功效(Power)取决于数据块的大小。在此情况下，对角的交错处理如同上述实施例由存储器3 3和存储器控制电路34来实现。

按照本发明，可实现相应于RAM类和ROM类的纠错码编码处理。另外，因为交错长度和块大小被改变，通常纠错码编码处理和纠错处理过程硬件是公用的。于是硬件的结构可得以简化。而且按照本发明，能实现一种既有ROM类型区也有RAM类型区的混合盘。

尽管已就其优选实施例对本发明作了说明，本领域的技术人员应该理解，前述的以及对其形式及细节的各种其它改变、省略和增加均可能做出，而不脱离本发明的精神和范畴。

Claims (23)

1、一种数据记录设备，用于将数字数据记录到数据记录介质上，它包括：

纠错码编码装置，用于交错预定单位的待记录数据，并以纠错码对结果数据编码；以及

识别装置，用于识别待记录的数据是仅可再现的数据还是可改写的数据，

其中所述纠错码编码装置适用于根据所述识别装置的输出改变交错长度。

2、根据权利要求1所述的数据记录设备，

其中所述纠错码编码装置适用于对第一序列和第二序列编码，第一序列和第二序列中至少一种是折叠型的编码序列。

3、根据权利要求1所述的数据记录设备，

其中所述纠错码编码装置适合于以不同的交错长度对至少两个编码序列编码，并且，当输入数据是仅可再现数据时，对具有较长交错长度的编码序列编码。

4、根据权利要求1所述的数据记录设备，

其中所述纠错码编码装置适合于对这样的数据编码，当输入数据是仅可再现数据时，此数据超过在折叠型编码序列情况下的记录数据单位，并适合于在输入数据是可改写的数据时，对在记录数据单位中完成的数据进行交错和编码。

5、根据权利要求1所述的数据记录设备还包括：

加法装置，用于加入识别数据，此识别数据表示由所述识别装置识别的数据是仅可再现数据还是可改写的数据。

6、一种数据记录方法，用于记录数字数据到可记录的数据记录介质，它包括的步骤是：

交错预定单位的待记录数据，并用纠错码对结果数据编码；

记录结果数据到记录介质；以及

识别此待记录的数据是仅可再现数据或者是可改写数据，以便改变交错长度，

其中纠错码是折叠型码。

7、根据权利要求6所述的数据记录方法，

其中所述纠错码编码步骤包括：

当待记录数据是仅可再现数据时，以比可改写数据更长的交错长度来交错数据。

8、根据权利要求6所述的数据记录方法，

其中所述纠错码编码步骤包括：

当待记录数据是可改写数据时交错以记录数据单位完成的数据。

9、根据权利要求6所述的数据记录方法还包括步骤：

将表示其交错长度的识别数据加到识别的数据中。

10、一种数据再现设备，用于从数据记录介质再现数据，在此记录介质上与已进行交错和编码的纠错码一起记录有数字数据，它包括：

用于再现数字数据的装置；

用于校正带有纠错码的再现数字数据的出错的纠错装置；以及

用于从再现数字数据中检测识别信号的装置，

其中所说纠错装置适合于根据识别信号对再现的数据进行解交错。

11、根据权利要求10所述的数据再现设备，

其中所述纠错装置适合于根据识别信号改变数字数据的解交错长度。

12、根据权利要求11所述的数据再现设备，

其中所述检测装置适合于检测识别信号，此识别信号表示再现数据是仅可再现数据还是可改写数据，以及

其中所述纠错装置适合于根据识别信号，对仅可再现数据的数字数据比对可改写数据的数字数据指定一更长的解交错长度，以便纠错。

13、根据权利要求12所述的数据再现设备，

其中所述再现装置适合于再现作为预定块记录在记录介质上的数字数据，以及

其中所述纠错装置适合于解交错对应于识别信号的数字数据，从而，当数字数据是仅可再现数据时，用多个块实现解交错处理；当数字数据是可改写数据时，在一个块中实现解交错处理。

14、根据权利要求8所述的数据再现设备，

其中数据记录介质至少包括ROM盘和RAM盘，折叠型双纠错码加到记录在这些盘中的数字数据上。

15、一种用于对记录在仅可再现盘上的第一类数据和记录在可记录盘上的第二类数据进行纠错的方法，它包括以下步骤：

确定从盘上再现的数据是第一类还是第二类；以及

解交错对应识别数据的再现数据，并对结果数据纠错。

16、根据权利要求15所述的方法，

其中第一类数据的解交错长度长于第二类数据。

17、一盘形记录介质，它有一仅可再现区和一可记录区，各区都有纠错码，加到预定单位的数字数据上并被交错和编码，纠错码的交错长度在仅可再现区长于在可记录区。

18、根据权利要求17所述的盘形记录介质，

其中仅可再现区和可记录区都有识别信息，这些信息表示相应于记录在这些区中的数据的交错长度。

19、根据权利要求18所述的盘形记录介质，

其中仅可再现区和可记录区都有许多扇区，每个扇区包括数字数据和含有识别信息的每个扇区的首标部分。

20、根据权利要求19所述的盘形记录介质，

其中仅可再现区和可记录区都有许多块，每个由一些扇区、记录于在一个块内被交错的可记录区的数据、记录于在许多块中被交错的仅可再现区中的数据组成。

21、一种用于对带有纠错码、记录在仅可再现盘和可记录盘上的数据进行编码和解码的方法，包括的步骤为：

当输入数据被记录时，识别输入数据是仅可再现数据还是可记录数据；

根据识别数据交错此输入数据，并用纠错码对结果数据编码；

当输入数据被再现时，识别输入数据是仅可再现数据还是可改写数据；以及

根据识别数据解交错再现数据，并用纠错码对结果数据进行纠错。

22、权利要求21所述的方法还包括下面步骤：

当数据被记录以及识别数据是仅可再现数据时，对仅可再现数据比对可记录数据指定更长的交错长度。

23、根据权利要求21所述的方法，

其中所述编码步骤通过交错按预定单位的块记录的数据而完成，以长于一个块大小的交错长度来交错仅可再现数据，而以短于一个块大小的交错长度来交错可改写数据。

Images