CN114078850A - 半导体器件及半导体器件的形成方法 - Google Patents

半导体器件及半导体器件的形成方法 Download PDF

Info

Publication number
CN114078850A
CN114078850A CN202010805989.9A CN202010805989A CN114078850A CN 114078850 A CN114078850 A CN 114078850A CN 202010805989 A CN202010805989 A CN 202010805989A CN 114078850 A CN114078850 A CN 114078850A
Authority
CN
China
Prior art keywords
layer
metal layer
insulating layer
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010805989.9A
Other languages
English (en)
Inventor
刘忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010805989.9A priority Critical patent/CN114078850A/zh
Priority to PCT/CN2021/099989 priority patent/WO2022033161A1/zh
Priority to US17/411,127 priority patent/US20220051977A1/en
Publication of CN114078850A publication Critical patent/CN114078850A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件及半导体器件的形成方法，能够解决外围接触着陆焊盘的形态不好、导电性不佳的问题，提高存储器的制备良率。所述半导体器件的形成方法，包括以下步骤：提供衬底，所述衬底具有依次邻接的外围区、接合区和器件区；在所述衬底的上表面形成金属层；在所述金属层上方形成介电层；在所述介电层中形成开孔，所述开孔位于所述外围区或接合区中至少一处的上方，以暴露所述金属层形成接触窗，且暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的金属层的上表面高度。

Description

半导体器件及半导体器件的形成方法
技术领域
本发明涉及半导体制备领域，尤其涉及半导体器件及半导体器件的形成方法。
背景技术
现有技术中，在进行存储器的制备时，会在存储器的外围区内，靠近器件区的区域形成接触窗，用于暴露存储器中的导电金属，以便形成与位线等电连接的外围接触着陆焊盘。随着存储器关键尺寸的逐渐缩小，相邻两位线之间的距离也在逐渐缩小，在形成位线结构前，就需要先在用于形成位线结构的金属层上表面形成掩膜结构，并从所述掩膜结构的上表面，沿垂直所述掩膜结构上表面的方向向下形成高深宽比的沟槽，以形成所需的关键尺寸较小的位线结构。
现有技术中在形成接触窗、制备外围接触着陆焊盘时，经常会外围接触着陆焊盘的形态不好、导电性不佳的问题，影响存储器的制备良率。
发明内容
本发明提出了一种半导体器件及半导体器件的形成方法，能够解决外围接触着陆焊盘的形态不好、导电性不佳的问题，提高存储器的制备良率。
为了解决上述问题，以下提供了一种半导体器件的形成方法，包括以下步骤：提供衬底，所述衬底具有依次邻接的外围区、接合区和器件区；在所述衬底的上表面形成金属层；在所述金属层上方形成介电层；在所述介电层中形成开孔，所述开孔位于所述外围区或接合区中至少一处的上方，以暴露所述金属层形成接触窗，且暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的金属层的上表面高度。
可选的，形成所述金属层时，包括以下步骤：在所述衬底上表面形成第一绝缘层；部分去除所述第一绝缘层，以形成台阶状的第一绝缘层，且位于外围区的所述第一绝缘层的上表面高度低于位于所述器件区的所述第一绝缘层的上表面高度；在所述第一绝缘层的上表面形成台阶状的所述金属层，且位于外围区的所述金属层的上表面高度低于位于所述器件区的所述金属层的上表面高度。
可选的，所述部分去除所述第一绝缘层，包括以下步骤：在所述第一绝缘层上表面形成图形化的第一掩膜层，所述外围区以及部分所述接合区暴露于所述第一掩膜层，所述第一掩膜层覆盖所述器件区以及剩余所述接合区；以所述第一掩膜层为掩膜部分去除所述第一绝缘层；去除所述第一掩膜层。
可选的，所述第一绝缘层包括氮化物层。
可选的，还包括以下步骤：在所述衬底上表面形成第二绝缘层；部分去除所述第二绝缘层，以在与所述接触窗对应的位置形成凹槽，所述凹槽的底面也位于所述第二绝缘层内；在所述第二绝缘层上表面形成所述金属层，且形成于所述凹槽内的金属层的上表面高度低于所述器件区的金属层的上表面高度。
可选的，在部分去除所述第二绝缘层，包括以下步骤：在所述第二绝缘层上表面形成图形化的第二掩膜层，所述第二掩膜层在与所述接触窗对应的位置形成有通孔；从所述通孔沿垂直所述衬底上表面的方向向下刻蚀所述第二绝缘层，以在所述第二绝缘层表面形成所述凹槽；去除所述第二掩膜层。
可选的，还包括以下步骤：刻蚀所述金属层以形成位线结构，且所述位线结构具有伸入至所述外围区上方的部分。
可选的，刻蚀所述金属层以形成所述位线结构，包括以下步骤：在所述金属层上方形成图形化的第三掩膜层，所述第三掩膜层覆盖所述器件区、接合区和部分外围区；以所述第三掩膜层为掩膜以图形化所述金属层以形成位线结构，且所述第三掩膜层的一端覆盖至所述外围区；去除所述第三掩膜层。
为解决上述技术问题，以下还提供了一种半导体器件，包括：衬底，形成有外围区、器件区和接合区；金属层，形成于所述衬底上方；介电层，形成于所述金属层上方，且所述介电层表面形成有接触窗，以暴露所述金属层，且暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的所述金属层的上表面高度。
可选的，还包括：第一绝缘层，形成于所述衬底上表面，位于所述金属层下方，且位于外围区下方的所述第一绝缘层的上表面高度低于位于所述器件区下方的所述第一绝缘层的上表面高度。
可选的，还包括：第二绝缘层，形成于所述衬底上表面，位于所述金属层下方，且位于所述接触窗下方的所述第二绝缘层的上表面高度低于所述器件区下方的所述第二绝缘层的上表面高度。
可选的，所述半导体器件包括位线结构，所述位线结构由所述金属层构成，并具有伸入至所述外围区上方的部分。
本发明的半导体器件及半导体器件的形成方法暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的金属层的上表面高度，能够有效的防止在对所述金属层进行刻蚀时，刻蚀气体先接触到位于所述接触窗区域的金属层的上表面，避免影响基于所述接触窗形成的外围接触着陆焊盘的导电性。
附图说明
图1为现有技术中存储器的用于制备位线结构的金属层的形态结构示意图。
图2为本发明的一种具体实施方式中的制备方法的步骤流程示意图。
图3至图9为本发明的一种具体实施方式中的制备方法的各步骤对应的半导体器件的结构示意图。
图10至图13为制备位线结构时制备方法的各步骤对应的半导体器件的结构示意图。
图14至图16为部分去除所述第二绝缘层时各步骤对应的半导体器件的结构示意图。
具体实施方式
研究发现，外围接触着陆焊盘的形态不好、导电性不佳在于，现有技术中，预计要形成接触窗的位置的金属层，其上表面高度高于位于器件区的金属层的上表面高度，整个金属层，从外围区到器件区，呈现Z字分布，位于外围区的金属层整体高于位于器件区的金属层。此处可参阅图1，器件区103和外围区101之间还具有一接合区102，所述接触窗的位置位于所述接合区102内，金属层104在接合区102和外围区101的高度高于在器件区103的高度。
这样，在基于所述高深宽比的沟槽来刻蚀金属层、形成位线结构时，刻蚀气体会率先接触到位于预设的接触窗位置的金属层，先对其进行刻蚀，之后再接触到位于器件区的金属层，对该属于器件区的金属层进行刻蚀。这就导致，在形成位线结构时，刻蚀气体会率先接触到位于预设的接触窗位置的金属层，先对其进行刻蚀，之后再接触到位于器件区的金属层，对该属于器件区的金属层进行刻蚀，这样，位于预设的接触窗位置的金属层先接触到刻蚀气体，其形貌相较于位于器件区的金属层，被蚀刻的更多，很容易就发生颈化现象(Necking)甚至发生破裂(Broken)，影响最终形成的外围接触着陆焊盘的导电性。
以下结合图示对半导体器件及半导体器件的形成方法进行了进一步的解释和阐述。
请看图2至图9，其中图2为本发明的一种具体实施方式中的制备方法的步骤流程示意图，图3至图9为本发明的一种具体实施方式中的制备方法的各步骤对应的半导体器件的结构示意图。
在该具体实施方式中，提出了一种半导体器件的形成方法，包括以下步骤：S21提供衬底201，所述衬底201具有依次邻接的外围区101、接合区102和器件区103，此处请参阅图3；S22在所述衬底201的上表面形成金属层104，此处请参阅图7；S23在所述金属层104上方形成介电层204，此处请参阅图8；S24在所述介电层204中形成开孔，此处请参阅图9，所述开孔位于所述外围区101或接合区102中至少一处的上方，以暴露所述金属层104形成接触窗205，且暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度。
在该具体实施方式中，暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度，能够有效的防止在对所述金属层104进行刻蚀时，刻蚀气体先接触到位于所述接触窗205区域的金属层104的上表面，避免影响基于所述接触窗205形成的外围接触着陆焊盘的导电性。
在一种具体实施方式中，形成所述金属层104时，包括以下步骤：在所述衬底201上表面形成第一绝缘层202；部分去除所述第一绝缘层202，以形成台阶状的第一绝缘层202，且位于外围区101的所述第一绝缘层202的上表面高度低于位于所述器件区103的所述第一绝缘层202的上表面高度；在所述第一绝缘层202的上表面形成台阶状的所述金属层104，且位于外围区101的所述金属层104的上表面高度低于位于所述器件区103的所述金属层104的上表面高度。
该具体实施方式中，可以在生成厚度均等的金属层104时保证位于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度，并且，该步骤也与制备存储器的步骤流程相一致。在将该制备方法应用到存储器的制备中时，该步骤可以对应到外围区氮化物去除(Periphery nitride remove)的步骤中。
在一种具体实施方式中，所述第一绝缘层202包括氮化物层。在制备存储器的过程中，需要在金属层104下方形成一层氮化硅层，该层可以作为所述第一绝缘层202。
请参阅图4至图6，在一种具体实施方式中，所述部分去除所述第一绝缘层202，包括以下步骤：在所述第一绝缘层202上表面形成图形化的第一掩膜层210，所述外围区101以及部分所述接合区102暴露于所述第一掩膜层210，所述第一掩膜层210覆盖所述器件区103以及剩余所述接合区102，请参阅图4；以所述第一掩膜层210为掩膜部分去除所述第一绝缘层202，请参阅图5；去除所述第一掩膜层210，请参阅图6。
这样，就可以在基于所述第一掩膜层210对所述第一绝缘层202进行部分去除时，将暴露于所述第一掩膜层210的所述外围区101以及部分所述接合区102部分去除。在一种具体实施方式中，暴露在所述第一掩膜层210外的区域被完全刻蚀至暴露所述衬底201表面，在一些其他的具体实施方式中，暴露于第一掩膜层210外的区域只是被刻蚀至一定深度，并不贯穿所述第一绝缘层202。
在一种具体实施方式中，在进行第一绝缘层202的部分去除时，可根据需要设置所述第一绝缘层202的刻蚀深度，如需要采用该种半导体器件制备存储器，则需要根据存储器需要的第一绝缘层202的最小厚度，来设置所述第一绝缘层202被部分去除时的去除深度。
在一种具体实施方式中，采用干法刻蚀或湿法刻蚀中的至少一种来实现所述第一绝缘层202的部分去除。
在图4至图6所示的具体实施方式中，部分去除后的第一绝缘层202呈台阶状，之后，若还有其他的材料层生长在所述第一绝缘层202的上表面，在所述材料层的厚度均等的情况下，该生长在所述第一绝缘层202上表面的其他材料层也呈台阶状，即使在这些后续生成的材料层上方形成所述金属层104，也可以得到台阶状的金属层104，保证暴露于所述接触窗205的金属层104的上表面高度低于位于器件区103的金属层104的上表面高度。
在一种具体实施方式中，还包括以下步骤：在所述衬底201上表面形成第二绝缘层203；部分去除所述第二绝缘层203，以在与所述接触窗205对应的位置形成凹槽，所述凹槽的底面也位于所述第二绝缘层203内；在所述第二绝缘层203上表面形成所述金属层104，且形成于所述凹槽内的金属层104的上表面高度低于所述器件区103的金属层104的上表面高度。
在将该制备方法应用到存储器的制备中时，该步骤可以对应到位线结构中位线接触插塞的形成过程，即对所位线结构中述金属层104下方的多晶硅层的图形化的步骤中。在该具体实施方式时，没有对所述多晶硅层下方的氮化物层的形态结构做要求，而是直接修改多晶硅层的形态结构，使得所述多晶硅层呈现台阶状，这样，生长在所述多晶硅层上表面的金属层104也会呈台阶状，并且暴露于接触窗205的金属层104的上表面低于位于器件区103的金属层104的上表面。
在具有氮化物层作为第一绝缘层202的基础上，在所述氮化物层的上表面还形成有多晶硅层，这是与存储器的制备流程相一致的。因此，除了对所述氮化物层进行图形化处理，改变金属层104所形成到的表面的高度，还可以对所述多晶硅层进行图形化处理，来改变金属层104所形成到的表面的高度。
在该具体实施方式中，所述多晶硅层作为所述第二绝缘层203，被图形化处理，在预设区域形成了所述凹槽，以使得在所述多晶硅层的上表面形成金属层104时，凹槽内的金属层104其上表面的高度低于位于所述凹槽外的金属层104的上表面高度。这样，通过预设所述凹槽的位置，就可以限制暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度，并达到相应的效果。
在一种具体实施方式中，在部分去除所述第二绝缘层203，包括以下步骤：在所述第二绝缘层203上表面形成图形化的第二掩膜层208，所述第二掩膜层208在与所述接触窗205对应的位置形成有通孔209，请看图14，图14中的通孔209将所述接触窗205要形成到的位置包含进去；从所述通孔209沿垂直所述衬底201上表面的方向向下刻蚀所述第二绝缘层203，以在所述第二绝缘层203表面形成所述凹槽，此处请参阅图15；去除所述第二掩膜层208。这里通过限制图形化的第二掩膜层208的暴露区域，来限制凹槽的位置，此处请参阅图16。
在图15所示的具体实施方式中，所述第二绝缘层203被所述凹槽贯穿，实际上，在将所述制备方法应用到存储器的制备时，所述凹槽的底面应当位于所述第二绝缘层203内部，与形成存储器所需的第二绝缘层203，即多晶硅层的最小厚度相关。
另外，还需要注意的是，在图14至图16所示的具体实施方式中，所述第二掩膜层208图形化后形成的通孔209没有如图4至图6中图形化的第一掩膜层210一样，将所有的外围区101都暴露在外，而是只暴露了接触窗205的位置以及接触窗205的位置的周围区域，实际上，第二掩膜层208图形化后暴露出来的面积也可以如图4至图6中所示的，将所有的外围区101都暴露在外，以形成台阶状的第二掩膜层208。
在一种具体实施方式中，还包括以下步骤：刻蚀所述金属层104以形成位线结构，且所述位线结构具有伸入至所述外围区101上方的部分。
这是形成了金属层104之后的操作。在该操作中，在刻蚀所述金属层104形成位线结构的过程中，延长所述位线结构的长度，将所述位线结构延伸至外围区101内一预设距离，使得所述位线结构靠近所述接触窗205一侧的端头也具有较高的高度，并且与所述接触窗205所暴露的金属层104的上表面高度基本一致，这也可以防止所述接触窗205与所述位线结构的接触不良。
请参阅图10至图13，在一种具体实施方式中，刻蚀所述金属层104以形成所述位线结构，包括以下步骤：在所述金属层104上方形成图形化的第三掩膜层206，请参阅图10，所述第三掩膜层206覆盖所述器件区103、接合区102和部分外围区101；以所述第三掩膜层206为掩膜以图形化所述金属层104以形成位线结构，且所述第三掩膜层206的一端覆盖至所述外围区101，请参阅图11；去除所述第三掩膜层206，请参阅图12。在图10至图13所示的具体实施方式中，还展现了形成位线结构过程中，第三掩膜层图形化后形成的沟槽207的大深宽比。在图10至图13中，沟槽207的深度D与沟槽的宽度W之间的比值即为所述沟槽207的深宽比。当该值较大时，刻蚀气体在刻蚀该沟槽207下方的金属层时刻蚀的均匀度难以控制。
由图13可以看出，所述第三掩膜层206的端头延伸到了外围区101内，基于该图13中所示的第三掩膜层206形成的位线结构也延伸到所述外围区101内。
这种结构既可以适用于位于接触窗205所在区域内的金属层104上表面低于位于器件区103的金属层104上表面的情况，也适用于位于接触窗205所在区域内的金属层104上表面不低于位于器件区103的金属层104上表面的情况。
在一种具体实施方式中，所述金属层104包括钨层等导电金属材料层。在使用所述制备方法制备存储器时，所述多晶硅层与所述金属层104之间还设置有TiN层等，所述TiN层等也跟随台阶状的多晶硅层或氮化物层中的至少一种起伏，形成台阶，以保证形成在这些TiN层等材料层上表面的金属层104具有台阶状的上表面。
在该具体实施方式中，还提供了一种半导体器件，包括：衬底201，形成有外围区101、器件区103和接合区102；金属层104，形成于所述衬底201上方；介电层204，形成于所述金属层104上方，且所述介电层204表面形成有接触窗205，以暴露所述金属层104，且暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的所述金属层104的上表面高度。
在该具体实施方式中，暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度，能够有效的防止在对所述金属层104进行刻蚀时，刻蚀气体先接触到位于所述接触窗205区域的金属层104的上表面，避免影响基于所述接触窗205形成的外围接触着陆焊盘的导电性。
在一种具体实施方式中，还包括：第一绝缘层202，形成于所述衬底201上表面，位于所述金属层104下方，且位于外围区101下方的所述第一绝缘层202的上表面高度低于位于所述器件区103下方的所述第一绝缘层202的上表面高度。在一种具体实施方式中，所述第一绝缘层202包括氮化物层。在制备存储器的过程中，为了与存储器的制备流程相一致，这里的第一绝缘层202指的是位于金属层104下方的氮化硅层。
在一种具体实施方式中，还包括：第二绝缘层203，形成于所述衬底201上表面，位于所述金属层104下方，且位于所述接触窗205下方的所述第二绝缘层203的上表面高度低于所述器件区103下方的所述第二绝缘层203的上表面高度。
在制备存储器的过程中，为了与存储器的制备流程相一致，这里的第二绝缘层203指的是位于金属层104下方、氮化硅层上方的多晶硅层。
在具有氮化物层作为第一绝缘层202的基础上，在所述氮化物层的上表面还形成有多晶硅层，这是与存储器的制备流程相一致的。因此，除了对所述氮化物层进行图形化处理，改变金属层104所形成到的表面的高度，还可以对所述多晶硅层进行图形化处理，来改变金属层104所形成到的表面的高度。
在该具体实施方式中，所述多晶硅层作为所述第二绝缘层203，被图形化处理，在预设区域形成了所述凹槽，能够使得在所述多晶硅层的上表面形成金属层104时，凹槽内的金属层104其上表面的高度低于位于所述凹槽外的金属层104的上表面高度。这样，通过预设所述凹槽的位置，就可以限制暴露于所述接触窗205的金属层104的上表面高度低于位于所述器件区103的金属层104的上表面高度，并达到相应的效果。
在一种具体实施方式中，所述半导体器件包括位线结构，所述位线结构由所述金属层104构成，并具有伸入至所述外围区101上方的部分。这是形成了金属层104之后的操作。在该具体实施方式中，所述位线结构的长度被延长延伸至外围区101内一预设距离，使得所述位线结构靠近所述接触窗205一侧的端头也具有较高的高度，与所述接触窗205所暴露的金属层104的上表面高度基本一致，这也可以防止所述接触窗205与所述位线结构的接触不良。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括以下步骤：
提供衬底，所述衬底具有依次邻接的外围区、接合区和器件区；
在所述衬底的上表面形成金属层；
在所述金属层上方形成介电层；
在所述介电层中形成开孔，所述开孔位于所述外围区或接合区中至少一处的上方，以暴露所述金属层形成接触窗，且暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的金属层的上表面高度。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述金属层时，包括以下步骤：
在所述衬底上表面形成第一绝缘层；
部分去除所述第一绝缘层，以形成台阶状的第一绝缘层，且位于外围区的所述第一绝缘层的上表面高度低于位于所述器件区的所述第一绝缘层的上表面高度；
在所述第一绝缘层的上表面形成台阶状的所述金属层，且位于外围区的所述金属层的上表面高度低于位于所述器件区的所述金属层的上表面高度。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述部分去除所述第一绝缘层，包括以下步骤：
在所述第一绝缘层上表面形成图形化的第一掩膜层，所述外围区以及部分所述接合区暴露于所述第一掩膜层，所述第一掩膜层覆盖所述器件区以及剩余所述接合区；
以所述第一掩膜层为掩膜部分去除所述第一绝缘层；
去除所述第一掩膜层。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一绝缘层包括氮化物层。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括以下步骤：
在所述衬底上表面形成第二绝缘层；
部分去除所述第二绝缘层，以在与所述接触窗对应的位置形成凹槽，所述凹槽的底面也位于所述第二绝缘层内；
在所述第二绝缘层上表面形成所述金属层，且形成于所述凹槽内的金属层的上表面高度低于所述器件区的金属层的上表面高度。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，在部分去除所述第二绝缘层，包括以下步骤：
在所述第二绝缘层上表面形成图形化的第二掩膜层，所述第二掩膜层在与所述接触窗对应的位置形成有通孔；
从所述通孔沿垂直所述衬底上表面的方向向下刻蚀所述第二绝缘层，以在所述第二绝缘层表面形成所述凹槽；
去除所述第二掩膜层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括以下步骤：
刻蚀所述金属层以形成位线结构，且所述位线结构具有伸入至所述外围区上方的部分。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，刻蚀所述金属层以形成所述位线结构，包括以下步骤：
在所述金属层上方形成图形化的第三掩膜层，所述第三掩膜层覆盖所述器件区、接合区和部分外围区；
以所述第三掩膜层为掩膜以图形化所述金属层以形成位线结构，且所述第三掩膜层的一端覆盖至所述外围区；
去除所述第三掩膜层。
9.一种半导体器件，其特征在于，包括：
衬底，形成有外围区、器件区和接合区；
金属层，形成于所述衬底上方；
介电层，形成于所述金属层上方，且所述介电层表面形成有接触窗，以暴露所述金属层，且暴露于所述接触窗的金属层的上表面高度低于位于所述器件区的所述金属层的上表面高度。
10.根据权利要求9所述的半导体器件，其特征在于，还包括：第一绝缘层，形成于所述衬底上表面，位于所述金属层下方，且位于外围区下方的所述第一绝缘层的上表面高度低于位于所述器件区下方的所述第一绝缘层的上表面高度。
11.根据权利要求9所述的半导体器件，其特征在于，还包括：第二绝缘层，形成于所述衬底上表面，位于所述金属层下方，且位于所述接触窗下方的所述第二绝缘层的上表面高度低于所述器件区下方的所述第二绝缘层的上表面高度。
12.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件包括位线结构，所述位线结构由所述金属层构成，并具有伸入至所述外围区上方的部分。
CN202010805989.9A 2020-08-12 2020-08-12 半导体器件及半导体器件的形成方法 Pending CN114078850A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010805989.9A CN114078850A (zh) 2020-08-12 2020-08-12 半导体器件及半导体器件的形成方法
PCT/CN2021/099989 WO2022033161A1 (zh) 2020-08-12 2021-06-15 半导体器件及半导体器件的形成方法
US17/411,127 US20220051977A1 (en) 2020-08-12 2021-08-25 Semiconductor device and method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010805989.9A CN114078850A (zh) 2020-08-12 2020-08-12 半导体器件及半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN114078850A true CN114078850A (zh) 2022-02-22

Family

ID=80246890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010805989.9A Pending CN114078850A (zh) 2020-08-12 2020-08-12 半导体器件及半导体器件的形成方法

Country Status (2)

Country Link
CN (1) CN114078850A (zh)
WO (1) WO2022033161A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117545274A (zh) * 2024-01-08 2024-02-09 长鑫新桥存储技术有限公司 一种半导体结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280161B (zh) * 2013-07-03 2016-08-31 中芯国际集成电路制造(上海)有限公司 压力传感器及其形成方法
US10083982B2 (en) * 2016-11-17 2018-09-25 Sandisk Technologies Llc Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
CN107946237A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 三维存储结构连线方法、存储结构、存储器及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117545274A (zh) * 2024-01-08 2024-02-09 长鑫新桥存储技术有限公司 一种半导体结构及其制造方法
CN117545274B (zh) * 2024-01-08 2024-05-03 长鑫新桥存储技术有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
WO2022033161A1 (zh) 2022-02-17

Similar Documents

Publication Publication Date Title
US6025260A (en) Method for fabricating air gap with borderless contact
US6287957B1 (en) Self-aligned contact process
US20050275109A1 (en) Semiconductor device and fabricating method thereof
CN114078850A (zh) 半导体器件及半导体器件的形成方法
US6255168B1 (en) Method for manufacturing bit line and bit line contact
CN115605020A (zh) 在Si支柱上具有SiGe层的半导体装置
US20220051977A1 (en) Semiconductor device and method for forming semiconductor device
US7030011B2 (en) Method for avoiding short-circuit of conductive wires
CN113838849B (zh) 动态随机存取存储器及其制造方法
US11482448B2 (en) Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby
KR20000004548A (ko) 반도체 소자의 콘택 형성방법
KR100720256B1 (ko) 반도체 소자의 제조 방법
CN111446206B (zh) 金属线自对准二次成型工艺方法
CN100485875C (zh) 自行对准接触窗开口的制造方法与内连线结构及其制造方法
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
CN113345895A (zh) 存储器装置及其制造方法
KR20050066369A (ko) 반도체 소자의 콘택홀 형성 방법
US9349813B2 (en) Method for fabricating semiconductor device
KR100196217B1 (ko) 플러그의 형성방법
KR100603590B1 (ko) 반도체 소자의 전하저장전극용 콘택 플러그 형성방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
CN112908841A (zh) 半导体器件的制备方法
KR100680968B1 (ko) 반도체 소자의 제조방법
KR100570063B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination