CN114078817A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN114078817A
CN114078817A CN202110935533.9A CN202110935533A CN114078817A CN 114078817 A CN114078817 A CN 114078817A CN 202110935533 A CN202110935533 A CN 202110935533A CN 114078817 A CN114078817 A CN 114078817A
Authority
CN
China
Prior art keywords
pattern
sub
auxiliary
patterns
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110935533.9A
Other languages
English (en)
Inventor
禹孝锡
尹贤淑
李在恩
金准奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114078817A publication Critical patent/CN114078817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件包括第一金属布线图案区域以及在平面图中不与第一金属布线图案区域重叠的第二金属布线图案区域。第一金属布线图案区域包括第一图案，第二金属布线图案区域包括第二图案，该第二图案与第一图案间隔开并包括一条或更多条线。第一金属布线图案区域包括辅助图案，该辅助图案包括一条或更多条线。辅助图案与第二图案间隔开，平行于第二图案，并且在第一图案和第二图案之间。辅助图案的一端连接到第一图案。

Description

半导体器件
技术领域
本发明构思涉及半导体器件，更具体地，涉及包括多个图案的半导体器件。
背景技术
半导体器件可以包括多个图案。随着半导体器件变得高度集成，多个图案由于曝光工艺中出现的光干涉现象而彼此贴附(adhere)。例如，当多个图案是布线图案时，多个图案可能彼此贴附，因此，可能发生短路。
发明内容
本发明构思涉及其中多个图案不彼此贴附的可靠的半导体器件。
根据本发明构思的一些实施方式，提供一种半导体器件，其包括第一金属布线图案区域以及在平面图中不与第一金属布线图案区域重叠的第二金属布线图案区域。第一金属布线图案区域包括第一图案。第二金属布线图案区域包括第二图案，该第二图案与第一图案间隔开并包括一条或更多条线。第一金属布线图案区域包括辅助图案，该辅助图案包括一条或更多条线。辅助图案与第二图案间隔开，与第二图案平行，并且在第一图案和第二图案之间。辅助图案的一端连接到第一图案。
根据本发明构思的一些实施方式，提供一种半导体器件，其包括第一金属布线图案区域和第二金属布线图案区域，该第二金属布线图案区域在平面图中不与第一金属布线图案区域重叠并包括第二图案，该第二图案包括一条或更多条线。第一金属布线图案区域包括包含第一图案的第一子图案区域以及与第一子图案区域相邻的第二子图案区域。第二子图案区域包括辅助图案，该辅助图案包括与第二图案平行并连接到第一图案的一条或更多条线。
根据本发明构思的一些实施方式，提供一种半导体器件，其包括第一金属布线图案区域以及在平面图中不与第一金属布线图案区域重叠的第二金属布线图案区域。第一金属布线图案区域包括第一图案，该第一图案包括块。第二金属布线图案区域包括在第一方向上与第一图案间隔开的第二图案，并且第二图案包括多个子图案，所述多个子图案包括在垂直于第一方向的第二方向上彼此间隔开的多条线。
第一金属布线图案区域包括辅助图案，该辅助图案在第二方向上在第一图案和第二图案之间。辅助图案包括多个子辅助图案，所述多个子辅助图案包括在第一方向上与第二图案的子图案平行并在第二方向上彼此间隔开的多条线。所述多个子辅助图案连接到第一图案。
附图说明
本发明构思的实施方式将由以下结合附图的详细描述被更清楚地理解，附图中：
图1和图2是示出根据本发明构思的一些实施方式的半导体器件的布局图(即，平面图)；
图3至图5是分别沿着图1的线III-III'、IV-IV'和V-V'截取的截面图，每个截面图示出了半导体器件的主要部分；
图6和图7是示出根据本发明构思的一些实施方式的半导体器件的布局图；
图8至图10是分别沿着图6的线VIII-VIII'、IX-IX'和X-X'截取的截面图，每个截面图示出了半导体器件的主要部分；
图11和图12是示出根据本发明构思的一些实施方式的半导体器件的布局图；
图13至图15是分别沿着图11的线XIII-XIII'、XIV-XIV'和XV-XV'截取的截面图，每个截面图示出了半导体器件的主要部分；
图16和图17是示出根据本发明构思的一些实施方式的半导体器件的布局图；以及
图18至图20是分别沿着图16的线XVIII-XVIII'、XIX-XIX'和XX-XX'截取的截面图，每个截面图示出了半导体器件的主要部分。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施方式。在下文中，实施方式被分开描述。然而，本发明构思可以通过实施方式之一形成，或通过实施方式当中的多个实施方式的组合形成。
在以下实施方式中，术语“区域(area)”可以被称为“区(region)”。
(实施方式1)
图1和图2是示出根据本发明构思的一些实施方式的半导体器件10-1的布局图。
具体地，图2是图1的局部区域的视图，示出了图2的半导体器件10-1。在图1和图2中，X-Y平面可以与半导体衬底(图3至图5的SL1)平行。半导体器件10-1可以包括第一图案20-1、第二图案30-1和第一辅助图案40-1。
第一辅助图案40-1可以防止第二图案30-1贴附到第一图案20-1。第一辅助图案40-1可以被称为狭缝图案。第一辅助图案40-1可以被称为虚设图案。第一辅助图案40-1可以被称为第一加强图案或第一协助图案。
在一些实施方式中，第一图案20-1、第二图案30-1和第一辅助图案40-1可以是布线图案。第一图案20-1、第二图案30-1和第一辅助图案40-1可以是金属图案。
在一些实施方式中，第一图案20-1、第二图案30-1和第一辅助图案40-1可以包括选自银(Ag)、金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、铑(Rh)、钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)和铜(Cu)的元素或者使用该元素作为成分的合金材料或复合材料。
在以下实施方式中，主要通过使用布线图案或金属图案来描述第一图案20-1、第二图案30-1和第一辅助图案40-1。然而，本发明构思不限于此。
半导体器件10-1可以包括包含呈线形式(即，包括一条或更多条线)的第一图案20-1和第一辅助图案40-1的第一金属布线图案区域AR-1、以及包含呈线形式(即，包括一条或更多条线)的第二图案30-1的第二金属布线图案区域AR-2。第一金属布线图案区域AR-1可以包括包含第一图案20-1的第一子图案区域AR-1a和包含第一辅助图案40-1的第二子图案区域AR-1b。包括第一辅助图案40-1的第二子图案区域AR-1b和包括第二图案30-1的第二金属布线图案区域AR-2可以是线和空间图案区域，该线和空间图案区域包括彼此间隔开的线。
第一子图案区域AR-1a可以包括呈块形式的第一图案20-1。块可以呈具有长度、宽度和深度的矩形实体的形状。第二子图案区域AR-1b可以包括第一辅助图案区域APL1。即，第一辅助图案区域APL1可以布置在第一金属布线图案区域AR-1的局部区域中。
第一辅助图案区域APL1可以与第二图案30-1平行地布置。第一辅助图案区域APL1包括连接到第一图案20-1的第一辅助图案40-1。第一辅助图案区域APL1可以被布置，以便控制第二金属布线图案区域AR-2的第二图案密度和与第二金属布线图案区域AR-2相邻的第一子图案区域AR-1a的第一图案密度之间的差异。
第一辅助图案40-1可以用于在曝光工艺期间防止第二金属布线图案区域AR-2和第一子图案区域AR-1a之间的光干涉。第二金属布线图案区域AR-2可以在Y方向上与第一金属布线图案区域AR-1隔开。
这里，将详细描述半导体器件10-1的部件。
第一图案20-1可以呈具有一致区域(例如，正方形区域)的块的形式。第一图案20-1可以包括在X方向(即，第一方向)上延伸的第一部分20-1a以及在垂直于X方向的Y方向(即，第二方向)上延伸的第二部分20-1b和第三部分20-1c。第二部分20-1b和第三部分20-1c可以彼此贴附。第三部分20-1c可以与第一辅助图案40-1间隔开。
当测试半导体器件10-1的操作时，可以向第一图案20-1施加第一电压。第一图案20-1可以具有第一内周OS1和第二内周OS2。第一图案20-1可以包括第一部分20-1a的第一内周OS1以及第二和第三部分20-1b和20-1c的第二内周OS2。
第二图案30-1凭借插置的第一辅助图案40-1与第一图案20-1隔开。第二图案30-1在Y方向上与第一图案20-1的第一部分20-1a隔开。第二图案30-1在X方向上与第一图案20-1的第三部分20-1c隔开。
第二图案30-1的一端与第一图案20-1的第三部分20-1c的第二内周OS2隔开。第二图案30-1布置成在X方向上延伸的线的形式。第二图案30-1可以包括在Y方向上彼此间隔开的第一子图案30-1a和第二子图案30-1b。第二图案30-1可以包括第一子图案30-1a和第二子图案30-1b。
第二分隔层52可以形成在第一子图案30-1a和第二子图案30-1b之间。第二分隔层52可以是绝缘层，例如氧化物层或氮化物层。与施加到第一图案20-1的第一电压不同的第二电压可以被施加到第一子图案30-1a和第二子图案30-1b中的每个。
因为第二电压必须被施加到第一子图案30-1a和第二子图案30-1b中的每个，所以第一子图案30-1a和第二子图案30-1b必须不彼此贴附从而不被短接。在图1中，第二图案30-1中包括的第一子图案30-1a和第二子图案30-1b的数量被示出为14个。然而，本发明构思不限于此。
第一子图案30-1a可以在X方向上延伸得比第二子图案30-1b长。第一子图案30-1a和第二子图案30-1b可以在Y方向上交替地布置。第一子图案30-1a和第二子图案30-1b的相应端部布置成之字形。当第一子图案30-1a和第二子图案30-1b在Y方向上交替地布置时，可以防止第一子图案30-1a和第二子图案30-1b因曝光工艺和显影工艺而在X方向上的一端处彼此贴附。
第一辅助图案40-1可以在Y方向上位于第一图案20-1和第二图案30-1之间。第一辅助图案40-1形成为与第二图案30-1平行的线，并连接到第一图案20-1。第一辅助图案40-1的一端可以连接到第一图案20-1的第二内周OS2。第一辅助图案40-1可以包括连接到第一图案20-1的第一辅助连接部分APL_CP1。
第一辅助图案40-1可以包括以线形式彼此间隔开的第一至第三子辅助图案40-1a、40-1b和40-1c。在图1中，第一辅助图案40-1中包括的第一至第三子辅助图案40-1a、40-1b和40-1c的数量被示出为5个。然而，本发明构思不限于此。
第一至第三子辅助图案40-1a、40-1b和40-1c可以通过第一分隔层50-1彼此分隔开。第一分隔层50-1可以是绝缘层，例如氧化物层或氮化物层。第一分隔层50-1可以包括第一子分隔层50-1a和第二子分隔层50-1b。
在第一至第三子辅助图案40-1a、40-1b和40-1c当中，第一子辅助图案40-1a最靠近第一图案20-1的第一部分20-1a。在第一至第三子辅助图案40-1a、40-1b和40-1c当中，第三子辅助图案40-1c最靠近第二图案30-1的第一子图案30-1a。第二子辅助图案40-1b在Y方向上位于第一子辅助图案40-1a和第三子辅助图案40-1c之间。
第一子分隔层50-1a可以位于第一图案20-1的第一部分20-1a和第一子辅助图案40-1a之间。第一子分隔层50-1a可以位于第一图案20-1的第一部分20-1a的第一内周OS1和第一子辅助图案40-1a之间。第二子分隔层50-1b可以位于第一子辅助图案40-1a和第二子辅助图案40-1b之间以及在第二子辅助图案40-1b和第三子辅助图案40-1c之间。
第一至第三子辅助图案40-1a、40-1b和40-1c可以以线形式与第二图案30-1的第一子图案30-1a和第二子图案30-1b平行地布置。第一至第三子辅助图案40-1a、40-1b和40-1c可以连接到第一图案20-1的第二部分20-1b。第一至第三辅助图案40-1a、40-1b和40-1c可以连接到第一图案20-1的第二内周OS2。因为第一至第三子辅助图案40-1a、40-1b和40-1c在Y方向上形成在第一子图案区域AR-1a和第二图案30-1之间，所以第二图案30-1的第二图案密度不会沿着Y方向快速地改变，使得第二图案30-1可以被精确地形成。
如图2所示，第二图案30-1的第一子图案30-1a和第一至第三子辅助图案40-1a、40-1b和40-1c当中的最靠近第一子图案30-1a的第三子辅助图案40-1c可以通过第一至第三子辅助图案40-1a、40-1b和40-1c的布置而不彼此贴附。即使第一子辅助图案40-1a和第二子辅助图案40-1b彼此贴附，但是因为第一图案20-1不贴附到第二图案30-1，所以第一图案20-1和第二图案30-1可以分别独立地施加第一电压和第二电压。
这里，将描述诸如第一图案20-1、第二图案30-1和第一辅助图案40-1的宽度、间隔和节距的布置结构。
首先，第一图案20-1的第一部分20-1a可以在Y方向上具有第一宽度W1a。在一些实施方式中，第一宽度W1a可以为100μm至300μm。第一图案20-1的第一部分20-1a可以与第一子辅助图案40-1a隔开第一距离S1a。在一些实施方式中，第一距离S1a可以为0.3μm至0.6μm。
第一辅助图案40-1中包括的第一至第三子辅助图案40-1a、40-1b和40-1c中的每个可以在Y方向上具有第二宽度W2a。第一图案20-1的第一部分20-1a和第一辅助图案40-1可以集体地在Y方向上具有第四宽度W4a。第一至第三子辅助图案40-1a、40-1b和40-1c可以与彼此的相邻子辅助图案隔开第二距离S2a。
即，如果第一辅助图案40-1的第一子辅助图案40-1a和第二子辅助图案40-1b彼此相邻，则它们可以彼此间隔开第二距离S2a。第一辅助图案40-1的第二子辅助图案40-1b和第三子辅助图案40-1c可以彼此间隔开第二距离S2a。在第一至第三子辅助图案40-1a、40-1b和40-1c中，第二宽度W2a和第二距离S2a之一可以是最小特征尺寸。第一至第三子辅助图案40-1a、40-1b和40-1c可以以第一节距P1a在第二方向上布置。
第二图案30-1中包括的第一子图案30-1a和第二子图案30-1b中的每个可以在Y方向上具有第三宽度W3a。第二图案30-1的第一子图案30-1a和第二子图案30-1b可以与彼此的相邻子图案间隔开第三距离S3a。在第一子图案30-1a和第二子图案30-1b中，第三宽度W3a和第三距离S3a之一可以是最小特征尺寸。第一子图案30-1a和第二子图案30-1b可以以第二节距P2a在第二方向上布置。
在一些实施方式中，在Y方向上，第一宽度W1a可以大于第一辅助图案40-1的第二宽度W2a和/或第二图案30-1的第三宽度W3a。在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以大于第一辅助图案40-1的第二宽度W2a和/或第二图案30-1的第三宽度W3a，并且第一部分20-1a可以被称为宽图案。
第一辅助图案40-1和第二图案30-1可以呈在X方向上延伸的线的形式。第一辅助图案40-1的第二宽度W2a和/或第二图案30-1的第三宽度W3a可以小于第一图案20-1(例如，第一部分20-1a)的第一宽度W1a，并且第一辅助图案40-1和/或第二图案30-1可以被称为窄图案。
在一些实施方式中，第一距离S1a可以大于第二距离S2a和第三距离S3a。当第一距离S1a大于第二距离S2a和第三距离S3a时，在制造工艺期间，可以更精确地形成与第一子辅助图案40-1a相邻的第一图案20-1。
在一些实施方式中，第二宽度W2a可以等于第三宽度W3a。第二距离S2a可以等于第三距离S3a。第一节距P1a可以等于第二节距P2a。在一些实施方式中，第二宽度W2a和第三宽度W3a可以为0.1μm至0.2μm。第二距离S2a和第三距离S3a可以为0.1μm至0.2μm。
当第二宽度W2a等于第三宽度W3a、第二距离S2a等于第三距离S3a、并且第一节距P1a等于第二节距P2a时，第二金属布线图案区域AR-2和第二子图案区域AR-1b之间的图案均匀性可以改善，使得第二图案30-1和第一图案20-1可以被精确地形成。
在一些实施方式中，在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以不小于第一辅助图案40-1和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第二距离S2a、第三宽度W3a或第三距离S3a之一)的100倍。
在一些实施方式中，在Y方向上，第一图案20-1的第一部分20-1a和第一辅助图案40-1集体所具有的第四宽度W4a可以不小于第一辅助图案40-1和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第二距离S2a、第三宽度W3a或第三距离S3a之一)的100倍。
具有上述布局的半导体器件10-1包括包含第一辅助图案40-1的第二子图案区域AR-1b，并将第一辅助图案40-1连接到第一图案20-1。在半导体器件10-1中，即使第一辅助图案40-1在Y方向上贴附到第一图案20-1，第一图案20-1也不贴附到第二图案30-1，使得第一图案20-1和第二图案30-1可以独立地施加电压。
因此，半导体器件10-1可以通过包括不彼此贴附的第一图案20-1和第二图案30-1而提高元件可靠性。特别地，因为第一图案20-1和第二图案30-1不被短接，所以元件可靠性可以显著提高。
图3至图5是分别沿着图1的线III-III'、IV-IV'和V-V'截取的截面图，每个截面图示出了半导体器件10-1的主要部分。
具体地，在图3至图5中，与图1和图2的附图标记相同的附图标记表示相同的元件。在图3至图5中，省略或简单描述了与图1和图2的内容相同的内容。在图3至图5中，Z方向垂直于X-Y平面。
在半导体器件10-1中，半导体层SL2可以位于半导体衬底SL1上。在一些实施方式中，半导体衬底SL1可以是硅衬底。半导体层SL2可以是其上提供元件部件(例如，晶体管和电容器)的材料层。第一图案20-1、第一辅助图案40-1、第二图案30-1、第一分隔层50-1和第二分隔层52可以位于半导体层SL2上。
如图3所示，在半导体层SL2上，第二图案30-1通过包括第一辅助图案40-1的第一辅助图案区域APL1与第一图案20-1分隔开。第二图案30-1可以包括在Y方向上彼此间隔开的第一子图案30-1a和第二子图案30-1b。
第一子图案30-1a和第二子图案30-1b中的每个具有第三宽度W3a。第一子图案30-1a和第二子图案30-1b可以通过第二分隔层52彼此分隔开。第一子图案30-1a和第二子图案30-1b可以彼此间隔开第三距离S3a。第二分隔层52的宽度可以对应于第三距离S3a。
如图3和图5所示，在半导体层SL2上，第一辅助图案40-1可以包括在Y方向上彼此间隔开的第一子辅助图案40-1a、第二子辅助图案40-1b和第三子辅助图案40-1c。第一子辅助图案40-1a、第二子辅助图案40-1b和第三子辅助图案40-1c中的每个可以具有第二宽度W2a。第二宽度W2a可以等于第三宽度W3a。
第一子辅助图案40-1a、第二子辅助图案40-1b和第三子辅助图案40-1c可以通过第一分隔层50-1(即，第二子分隔层50-1b)彼此分隔开。第一子辅助图案40-1a、第二子辅助图案40-1b和第三子辅助图案40-1c可以彼此间隔开第二距离S2a。第一分隔层50-1(即，第二子分隔层50-1b)的宽度可以对应于第二距离S2a。第一子图案30-1a和第三子辅助图案40-1c可以彼此间隔开第三距离S3a。第二距离S2a可以等于第三距离S3a。
第一图案20-1(即，第一部分20-1a)可以位于第一辅助图案区域APL1的一侧。第一子辅助图案40-1a可以与第一图案20-1(即，第一部分20-1a)间隔开第一距离S1a。通过使第一距离S1a大于第二距离S2a和第三距离S3a，可以防止第一图案20-1的第一部分20-1a贴附到第一子辅助图案40-1a。
如图4所示，第一辅助图案区域APL1中包括的第一辅助连接部分APL_CP1可以位于半导体层SL2上。第一辅助连接部分APL_CP1可以连接到第一图案20-1，即第二部分20-1b。
如上所述，半导体器件10-1的第一辅助图案区域APL1包括连接到第一图案20-1的第二部分20-1b的第一辅助连接部分APL_CP1。因此，在半导体器件10-1中，即使第一子辅助图案40-1a或第二子辅助图案40-1b在Y方向上贴附到第一图案20-1，第一图案20-1(尤其是第一图案20-1的第一部分20-1a)和第二图案30-1也可以在Y方向上不彼此贴附。
(实施方式2)
图6和图7是示出根据本发明构思的一些实施方式的半导体器件10-2的布局图。
具体地，图7是图6的局部区域的视图，示出了半导体器件10-2。图6和图7的半导体器件10-2与图1和图2的半导体器件10-1的不同之处在于第一金属布线图案区域AR-1中包括的第三子图案区域AR-1c的结构。在图6和图7中，与图1和图2的附图标记相同的附图标记表示相同的元件。在图6和图7中，省略或简单地描述了与图1和图2的内容相同的内容。
半导体器件10-2可以包括第一图案20-1、第二图案30-1和第二辅助图案40-2。第二辅助图案40-2可以对应于图1和图2的第一辅助图案40-1。第二辅助图案40-2可以由与第一辅助图案40-1相同的材料形成。
半导体器件10-2可以包括包含第一图案20-1和第二辅助图案40-2的第一金属布线图案区域AR-1、以及包含第二图案30-1的第二金属布线图案区域AR-2。第一金属布线图案区域AR-1可以包括包含第一图案20-1的第一子图案区域AR-1a和包含第二辅助图案40-2的第三子图案区域AR-1c。
第三子图案区域AR-1c可以包括第二辅助图案区域APL2。即，第二辅助图案区域APL2可以布置在第一金属布线图案区域AR-1的一部分中。第二辅助图案区域APL2可以对应于图1和图2的第一辅助图案区域APL1。
第二辅助图案区域APL2包括连接到第一图案20-1的第二辅助图案40-2。第二辅助图案区域APL2可以被布置，以便控制第一子图案区域AR-1a的图案密度。第二辅助图案40-2可以用于在曝光工艺期间抑制第二金属布线图案区域AR-2和第一子图案区域AR-1a之间的光干涉。
第二辅助图案40-2与第二图案30-1平行地布置，并连接到第一图案20-1。第二辅助图案40-2可以包括连接到第一图案20-1的第二辅助连接部分APL_CP2。
第二辅助图案40-2可以包括以线形式彼此间隔开的第四至第六子辅助图案40-2a、40-2b和40-2c。在图6中，第二辅助图案40-2中包括的第四至第六子辅助图案40-2a、40-2b和40-2c的数量被示出为3个。然而，本发明构思不限于此。
第四至第六子辅助图案40-2a、40-2b和40-2c可以通过第三分隔层50-2彼此分隔开。第三分隔层50-2可以是绝缘层，例如氧化物层或氮化物层。第三分隔层50-2可以包括第三子分隔层50-2a和第四子分隔层50-2b。
第四子辅助图案40-2a靠近第一图案20-1的第一部分20-1a。第六子辅助图案40-2c靠近第二图案30-1的第一子图案30-1a。第五子辅助图案40-2b在Y方向上位于第四子辅助图案40-2a和第六子辅助图案40-2c之间。
第三子分隔层50-2a可以位于第一图案20-1的第一部分20-1a和第四子辅助图案40-2a之间。第三子分隔层50-2a可以位于第一图案20-1的第一部分20-1a的第一内周OS1和第四子辅助图案40-2a之间。
第四子分隔层50-2b可以位于第四子辅助图案40-2a和第五子辅助图案40-2b之间和/或在第五子辅助图案40-2b和第六子辅助图案40-2c之间。第四至第六子辅助图案40-2a、40-2b和40-2c可以以线形式与第二图案30-1的第一子图案30-1a和第二子图案30-1b平行地布置。第四至第六子辅助图案40-2a、40-2b和40-2c可以连接到第一图案20-1的第二部分20-1b。
第一图案20-1的第一部分20-1a可以与第四子辅助图案40-2a隔开第一距离S1a。第四至第六子辅助图案40-2a、40-2b和40-2c中的每个可以在Y方向上具有第二宽度W2a。第一图案20-1的第一部分20-1a和第二辅助图案40-2可以集体地在Y方向上具有第四宽度W4a。第四至第六子辅助图案40-2a、40-2b和40-2c可以彼此间隔开第四距离S2b。
即，第四子辅助图案40-2a和第五子辅助图案40-2b可以彼此间隔开第四距离S2b，第五子辅助图案40-2b和第六子辅助图案40-2c可以彼此间隔开第四距离S2b。在第四至第六子辅助图案40-2a、40-2b和40-2c中，第二宽度W2a可以是最小特征尺寸。第四至第六子辅助图案40-2a、40-2b和40-2c可以以第三节距P1b在第二方向上布置。
第一子图案30-1a和第二子图案30-1b可以以第二节距P2a在第二方向上布置。在一些实施方式中，在Y方向上，第一宽度W1a可以大于第二辅助图案40-2的第二宽度W2a和/或第二图案30-1的第三宽度W3a。在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以大于第二辅助图案40-2的第二宽度W2a和/或第二图案30-1的第三宽度W3a，并且第一部分20-1a可以被称为宽图案。
第二辅助图案40-2和第二图案30-1可以呈在X方向上延伸的线的形式。第二辅助图案40-2的第二宽度W2a和/或第二图案30-1的第三宽度W3a可以小于第一图案20-1(例如，第一部分20-1a)的第一宽度W1a，并且第二辅助图案40-2和/或第二图案30-1可以被称为窄图案。
在一些实施方式中，第一距离S1a可以等于第四距离S2b。在一些实施方式中，第四距离S2b可以为0.3μm至0.6μm。第一距离S1a和第四距离S2b可以大于第三距离S3a。第三节距P1b可以大于第二节距P2a。
在一些实施方式中，在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以不小于第二辅助图案40-2和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第三宽度W3a和第三距离S3a之一)的100倍。
在一些实施方式中，在Y方向上，第一图案20-1的第一部分20-1a和第二辅助图案40-2集体所具有的第四宽度W4a可以不小于第二辅助图案40-2和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第三宽度W3a和第三距离S3a之一)的100倍。
具有以上布局的半导体器件10-2包括包含第二辅助图案40-2的第三子图案区域AR-1c，并将第二辅助图案40-2连接到第一图案20-1。在半导体器件10-2中，即使第四子辅助图案40-2a和第五子辅助图案40-2b在Y方向上贴附到第一图案20-1，第一图案20-1也不贴附到第二图案30-1。
图8至图10是分别沿着图6的线VIII-VIII'、IX-IX'和X-X'截取的截面图，每个截面图示出了半导体器件10-2的主要部分。
具体地，在图8至图10中，与图6和图7的附图标记相同的附图标记表示相同的元件。在图8至图10中，省略或简单地描述了与图6和图7的内容相同的内容。在图8至10中，Z方向垂直于X-Y平面。
在半导体器件10-2中，半导体层SL2可以位于半导体衬底SL1上。第一图案20-1、第二辅助图案40-2、第二图案30-1、第二分隔层52和第三分隔层50-2可以位于半导体层SL2上。
如图8所示，在半导体层SL2上，第二图案30-1通过包括第二辅助图案40-2的第二辅助图案区域APL2与第一图案20-1分隔开。第二图案30-1可以包括第一子图案30-1a和第二子图案30-1b。第一子图案30-1a和第二子图案30-1b通过第二分隔层52分隔开，并且第一子图案30-1a和第二子图案30-1b中的每个具有第三宽度W3a。第一子图案30-1a和第二子图案30-1b可以彼此间隔开第三距离S3a。
如图8和图10所示，在半导体层SL2上，第二辅助图案40-2可以包括在Y方向上彼此间隔开的第四子辅助图案40-2a、第五子辅助图案40-2b和第六子辅助图案40-2c。第四子辅助图案40-2a、第五子辅助图案40-2b和第六子辅助图案40-2c中的每个可以具有第二宽度W2a。第二宽度W2a可以等于第三宽度W3a。
第四子辅助图案40-2a、第五子辅助图案40-2b和第六子辅助图案40-2c可以通过第三分隔层50-2(即，第四子分隔层50-2b)分隔开。第四子辅助图案40-2a、第五子辅助图案40-2b和第六子辅助图案40-2c可以彼此间隔开第四距离S2b。第三分隔层50-2(即，第四子分隔层50-2b)的宽度可以对应于第四距离S2b。第一子图案30-1a和第六子辅助图案40-2c可以彼此间隔开第三距离S3a。
第一图案20-1(即，第一部分20-1a)可以位于第二辅助图案区域APL2的一侧。第四子辅助图案40-2a可以与第一图案20-1(即，第一部分20-1a)间隔开第一距离S1a。通过使第一距离S1a大于第三距离S3a，可以防止第一图案20-1的第一部分20-1a贴附到第四子辅助图案40-2a。
如图9所示，第二辅助图案区域APL2中包括的第二辅助连接部分APL_CP2可以位于半导体层SL2上。第二辅助连接部分APL_CP2可以连接到第一图案20-1，即第二部分20-1b。在半导体器件10-2中，即使第四子辅助图案40-2a和第五子辅助图案40-2b在Y方向上贴附到第一图案20-1，第一图案20-1和第二图案30-1也可以不彼此贴附。
(实施方式3)
图11和12是示出根据本发明构思的一些实施方式的半导体器件10-3的布局图。
具体地，图12是图11的局部区域的视图，示出了半导体器件10-3。图11和图12的半导体器件10-3与图1和图2的半导体器件10-1的不同之处在于第一金属布线图案区域AR-1中包括的第四子图案区域AR-1d的结构。在图11和图12中，与图1和图2的附图标记相同的附图标记表示相同的元件。在图11和图12中，省略或简单地描述了与图1和图2的内容相同的内容。
半导体器件10-3可以包括第一图案20-1、第二图案30-1和第三辅助图案40-3。第三辅助图案40-3可以对应于图1和图2的第一辅助图案40-1。第三辅助图案40-3可以由与第一辅助图案40-1相同的材料形成。
半导体器件10-3可以包括包含第一图案20-1和第三辅助图案40-3的第一金属布线图案区域AR-1、以及包含第二图案30-1的第二金属布线图案区域AR-2。第一金属布线图案区域AR-1可以包括包含第一图案20-1的第一子图案区域AR-1a和包含第三辅助图案40-3的第四子图案区域AR-1d。
第四子图案区域AR-1d可以包括第三辅助图案区域APL3。即，第三辅助图案区域APL3可以布置在第一金属布线图案区域AR-1的一部分中。第三辅助图案区域APL3可以对应于图1和图2的第一辅助图案区域APL1。
第三辅助图案区域APL3包括连接到第一图案20-1的第三辅助图案40-3。第三辅助图案区域APL3可以被布置，以便控制第一子图案区域AR-1a的图案密度。第三辅助图案40-3可以用于在曝光工艺期间抑制第二金属布线图案区域AR-2和第一子图案区域AR-1a之间的光干涉。
第三辅助图案40-3与第二图案30-1平行地布置，并连接到第一图案20-1。第三辅助图案40-3可以包括连接到第一图案20-1的第三辅助连接部分APL_CP3。
第三辅助图案40-3可以包括以线形式彼此间隔开的第七至第九子辅助图案40-3a、40-3b和40-3c。在图11中，第三辅助图案40-3中包括的第七至第九子辅助图案40-3a、40-3b和40-3c的数量被示出为3个。然而，本发明构思不限于此。
第七至第九子辅助图案40-3a、40-3b和40-3c可以通过第四分隔层50-3彼此分隔开。第四分隔层50-3可以是绝缘层，例如氧化物层或氮化物层。第四分隔层50-3可以包括第五子分隔层50-3a和第六子分隔层50-3b。
第七子辅助图案40-3a靠近第一图案20-1的第一部分20-1a。第九子辅助图案40-3c靠近第二图案30-1的第一子图案30-1a。第八子辅助图案40-3b在Y方向上位于第七子辅助图案40-3a和第九子辅助图案40-3c之间。
第五子分隔层50-3a可以位于第一图案20-1的第一部分20-1a和第七子辅助图案40-3a之间。第五子分隔层50-3a可以位于第一图案20-1的第一部分20-1a的第一内周OS1和第七子辅助图案40-3a之间。
第六子分隔层50-3b可以位于第七子辅助图案40-3a和第八子辅助图案40-3b之间以及在第八子辅助图案40-3b和第九子辅助图案40-3c之间。第七至第九子辅助图案40-3a、40-3b和40-3c可以以线形式与第二图案30-1的第一子图案30-1a和第二子图案30-1b平行地布置。第七至第九子辅助图案40-3a、40-3b和40-3c可以连接到第一图案20-1的第二部分20-1b。
第一图案20-1的第一部分20-1a可以与第七子辅助图案40-3a隔开第一距离S1a。第七子辅助图案40-3a和第八子辅助图案40-3b中的每个可以在Y方向上具有第五宽度W2b。第五宽度W2b可以等于第一距离S1a。在一些实施方式中，第五宽度W2b可以为0.3μm至0.6μm。第九子辅助图案40-3c可以在Y方向上具有第二宽度W2a。
第七子辅助图案40-3a和第八子辅助图案40-3b中的每个可以具有与第九子辅助图案40-3c的宽度不同的宽度。在一些实施方式中(例如，如图11和图12所示)，第七子辅助图案40-3a和第八子辅助图案40-3b中的每个具有与第九子辅助图案40-3c的宽度不同的宽度。然而，第七至第九子辅助图案40-3a、40-3b和40-3c的宽度可以彼此不同。
第一图案20-1的第一部分20-1a和第三辅助图案40-3可以集体地在Y方向上具有第四宽度W4a。第七至第九子辅助图案40-3a、40-3b和40-3c可以彼此间隔开第二距离S2a。
即，第七子辅助图案40-3a和第八子辅助图案40-3b可以彼此间隔开第二距离S2a，第八子辅助图案40-3b和第九子辅助图案40-3c可以彼此间隔开第二距离S2a。在第九子辅助图案40-3c中，第二宽度W2a可以是最小特征尺寸。第七子辅助图案40-3a和第八子辅助图案40-3b可以以第四节距P1c在第二方向上布置。第一子图案30-1a和第二子图案30-1b可以第二节距P2a在第二方向上布置。
在一些实施方式中，在Y方向上，第一宽度W1a可以大于第三辅助图案40-3的第二宽度W2a和第五宽度W2b和/或第二图案30-1的第三宽度W3a。在一些实施方式中，第一距离S1a可以大于第二距离S2a和第三距离S3a。第四节距P1c可以大于第二节距P2a。
在一些实施方式中，在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以不小于第九子辅助图案40-3c和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第三宽度W3a和第三距离S3a之一)的100倍。
在一些实施方式中，在Y方向上，第一图案20-1的第一部分20-1a和第三辅助图案40-3集体所具有的第四宽度W4a可以不小于第九子辅助图案40-3c和/或第二图案30-1的最小特征尺寸(例如，第二宽度W2a、第三宽度W3a和第三距离S3a之一)的100倍。
具有以上布局的半导体器件10-3包括包含第三辅助图案40-3的第四子图案区域AR-1d，并将第三辅助图案40-3连接到第一图案20-1。在半导体器件10-3中，即使第七子辅助图案40-3a和第八子辅助图案40-3b在Y方向上贴附到第一图案20-1，第一图案20-1也不贴附到第二图案30-1。
图13至图15是分别沿着图11的线XIII-XIII'、XIV-XIV'和XV-XV'截取的截面图，每个截面图示出了半导体器件10-3的主要部分。
具体地，在图13至图15中，与图11和图12的附图标记相同的附图标记表示相同的元件。在图13至图15中，省略或简单地描述了与图11和图12的内容相同的内容。在图13至图15中，Z方向垂直于X-Y平面。
在半导体器件10-3中，半导体层SL2可以位于半导体衬底SL1上。第一图案20-1、第三辅助图案40-3、第二图案30-1、第二分隔层52和第四分隔层50-3可以位于半导体层SL2上。
如图13所示，在半导体层SL2上，第二图案30-1通过包括第三辅助图案40-3的第三辅助图案区域APL3与第一图案20-1分隔开。第二图案30-1可以包括第一子图案30-1a和第二子图案30-1b。第一子图案30-1a和第二子图案30-1b通过第二分隔层52分隔开，并且第一子图案30-1a和第二子图案30-1b中的每个具有第三宽度W3a。第一子图案30-1a和第二子图案30-1b可以彼此间隔开第三距离S3a。
如图13和图15所示，在半导体层SL2上，第三辅助图案40-3可以包括在Y方向上彼此间隔开的第七子辅助图案40-3a、第八子辅助图案40-3b和第九子辅助图案40-3c。第七子辅助图案40-3a和第八子辅助图案40-3b中的每个可以具有第五宽度W2b。第五宽度W2b可以大于第三宽度W3a。
第七子辅助图案40-3a、第八子辅助图案40-3b和第九子辅助图案40-3c可以通过第四分隔层50-3(即，第六子分隔层50-3b)彼此分隔开。第七子辅助图案40-3a、第八子辅助图案40-3b和第九子辅助图案40-3c可以彼此间隔开第二距离S2a。第四分隔层50-3(即，第六子分隔层50-3b)的宽度可以对应于第二距离S2a。第一子图案30-1a和第九子辅助图案40-3c可以彼此间隔开第三距离S3a。
第一图案20-1(即，第一部分20-1a)可以位于第三辅助图案区域APL3的一侧。第七子辅助图案40-3a可以与第一图案20-1(即，第一部分20-1a)隔开第一距离S1a。通过使第一距离S1a大于第二距离S2a或第三距离S3a，可以防止第一图案20-1的第一部分20-1a贴附到第七子辅助图案40-3a。
如图14所示，第三辅助图案区域APL3中包括的第三辅助连接部分APL_CP3可以位于半导体层SL2上。第三辅助连接部分APL_CP3可以连接到第一图案20-1，即第二部分20-1b。在半导体器件10-3中，即使第七子辅助图案40-3a和第八子辅助图案40-3b在Y方向上贴附到第一图案20-1，第一图案20-1和第二图案30-1也可以不彼此贴附。
(实施方式4)
图16和图17是示出根据本发明构思的一些实施方式的半导体器件10-4的布局图。
具体地，图17是图16的局部区域的视图，示出了半导体器件10-4。图16和图17的半导体器件10-4与图1和图2的半导体器件10-1的不同之处在于第一金属布线图案区域AR-1中包括的第五子图案区域AR-1e的结构。在图16和图17中，与图1和图2的附图标记相同的附图标记表示相同的元件。在图16和图17中，省略或简单地描述了与图1和图2的内容相同的内容。
半导体器件10-4可以包括第一图案20-1、第二图案30-1和第四辅助图案40-4。第四辅助图案40-4可以对应于图1和图2的第一辅助图案40-1。第四辅助图案40-4可以由与第一辅助图案40-1相同的材料形成。
半导体器件10-4可以包括包含第一图案20-1和第四辅助图案40-4的第一金属布线图案区域AR-1、以及包含第二图案30-1的第二金属布线图案区域AR-2。第一金属布线图案区域AR-1可以包括包含第一图案20-1的第一子图案区域AR-1a和包含第四辅助图案40-4的第五子图案区域AR-1e。
第五子图案区域AR-1e可以包括第四辅助图案区域APL4。即，第四辅助图案区域APL4可以布置在第一金属布线图案区域AR-1的一部分中。第四辅助图案区域APL4可以对应于图1和图2的第一辅助图案区域APL1。
第四辅助图案区域APL4包括连接到第一图案20-1的第四辅助图案40-4。第四辅助图案区域APL4可以被布置，以便控制第一子图案区域AR-1a的图案密度。第四辅助图案40-4可以用于在曝光工艺期间抑制第二金属布线图案区域AR-2和第一子图案区域AR-1a之间的光干涉。
第四辅助图案40-4与第二图案30-1平行地布置，并连接到第一图案20-1。第四辅助图案40-4可以包括连接到第一图案20-1的第四辅助连接部分APL_CP4。
第四辅助图案40-4可以包括以线形式彼此间隔开的第十至第十二子辅助图案40-4a、40-4b和40-4c。在图16中，第四辅助图案40-4中包括的第十至第十二子辅助图案40-4a、40-4b和40-4c的数量被示出为3个。然而，本发明构思不限于此。
第十至第十二子辅助图案40-4a、40-4b和40-4c可以通过第五分隔层50-4彼此分隔开。第五分隔层50-4可以是绝缘层，例如氧化物层或氮化物层。第五分隔层50-4可以包括第七子分隔层50-4a和第八子分隔层50-4b。
第十子辅助图案40-4a靠近第一图案20-1的第一部分20-1a。第十二子辅助图案40-4c靠近第二图案30-1的第一子图案30-1a。第十一子辅助图案40-4b在Y方向上位于第十子辅助图案40-4a和第十二子辅助图案40-4c之间。
第七子分隔层50-4a可以位于第一图案20-1的第一部分20-1a和第十子辅助图案40-4a之间。第七子分隔层50-4a可以位于第一图案20-1的第一部分20-1a的第一内周OS1和第十子辅助图案40-4a之间。
第八子分隔层50-4b可以位于第十子辅助图案40-4a和第十一子辅助图案40-4b之间以及在第十一子辅助图案40-4b和第十二子辅助图案40-4c之间。第十至第十二子辅助图案40-4a、40-4b和40-4c可以以线形式与第二图案30-1的第一子图案30-1a和第二子图案30-1b平行地布置。第十至第十二子辅助图案40-4a、40-4b和40-4c可以连接到第一图案20-1的第二部分20-1b。
第一图案20-1的第一部分20-1a可以与第十子辅助图案40-4a间隔开第五距离S1b。第十一子辅助图案40-4b和第十二子辅助图案40-4c中的每个可以在Y方向上具有第五宽度W2b。第十子辅助图案40-4a可以在Y方向上具有第六宽度W2c。
第十一子辅助图案40-4b和第十二子辅助图案40-4c中的每个可以具有与第十子辅助图案40-4a的宽度不同的宽度。在一些实施方式中，第六宽度W2c可以小于第五宽度W2b。第五距离S1b可以等于第六宽度W2c。在一些实施方式中，第五距离S1b和第六宽度W2c可以为0.3μm至0.4μm。
在一些实施方式中，第十一子辅助图案40-4b和第十二子辅助图案40-4c中的每个具有与第十子辅助图案40-4a的宽度不同的宽度。然而，第十至第十二子辅助图案40-4a、40-4b和40-4c的宽度可以彼此不同。
第一图案20-1的第一部分20-1a和第四辅助图案40-4可以集体地在Y方向上具有第四宽度W4a。第十至第十二子辅助图案40-4a、40-4b和40-4c可以彼此间隔开第二距离S2a。
即，第十子辅助图案40-4a和第十一子辅助图案40-4b可以彼此间隔开第二距离S2a，第十一子辅助图案40-4b和第十二子辅助图案40-4c可以彼此间隔开第二距离S2a。在第十至第十二子辅助图案40-4a、40-4b和40-4c当中，第二距离S2a可以是最小特征尺寸。第十一子辅助图案40-4b和第十二子辅助图案40-4c可以以第五节距P1d在第二方向上布置。第一子图案30-1a和第二子图案30-1b可以以第二节距P2a在第二方向上布置。
在一些实施方式中，在Y方向上，第一宽度W1a可以大于第四辅助图案40-4的第五宽度W2b和第六宽度W2c和/或第二图案30-1的第三宽度W3a。在一些实施方式中，第五距离S1b可以大于第二距离S2a和第三距离S3a。第五节距P1d可以大于第二节距P2a。
在一些实施方式中，在Y方向上，第一图案20-1(例如，第一部分20-1a)的第一宽度W1a可以不小于第四辅助图案40-4和/或第二图案30-1的最小特征尺寸(例如，第二距离S2a、第三宽度W3a和第三距离S3a之一)的100倍。
在一些实施方式中，在Y方向上，第一图案20-1的第一部分20-1a和第四辅助图案40-4集体所具有的第四宽度W4a可以不小于第四辅助图案40-4和/或第二图案30-1的最小特征尺寸(例如，第二距离S2a、第三宽度W3a和第三距离S3a之一)的100倍。
具有以上布局的半导体器件10-4包括包含第四辅助图案40-4的第五子图案区域AR-1e，并将第四辅助图案40-4连接到第一图案20-1。在半导体器件10-4中，即使第十子辅助图案40-4a和第十一子辅助图案40-4b在Y方向上贴附到第一图案20-1，第一图案20-1也不贴附到第二图案30-1。
图18至图20是分别沿着图16的线XVIII-XVIII'、XIX-XIX'和XX-XX'截取的截面图，每个截面图示出了半导体器件10-4的主要部分。
具体地，在图18至图20中，与图16和图17的附图标记相同的附图标记表示相同的元件。在图18至图20中，省略或简单地描述了与图16和图17的内容相同的内容。在图18至图20中，Z方向垂直于X-Y平面。
在半导体器件10-4中，半导体层SL2可以位于半导体衬底SL1上。第一图案20-1、第四辅助图案40-4、第二图案30-1、第二分隔层52和第五分隔层50-4可以位于半导体层SL2上。
如图18所示，在半导体层SL2上，第二图案30-1通过包括第四辅助图案40-4的第四辅助图案区域APL4与第一图案20-1分隔开。第二图案30-1可以包括第一子图案30-1a和第二子图案30-1b。第一子图案30-1a和第二子图案30-1b通过第二分隔层52分隔开，并且第一子图案30-1a和第二子图案30-1b中的每个具有第三宽度W3a。第一子图案30-1a和第二子图案30-1b可以彼此间隔开第三距离S3a。
如图18和图20所示，在半导体层SL2上，第四辅助图案40-4可以包括在Y方向上彼此间隔开的第十子辅助图案40-4a、第十一子辅助图案40-4b和第十二子辅助图案40-4c。第十一子辅助图案40-4b和第十二子辅助图案40-4c中的每个可以具有第五宽度W2b。第十子辅助图案40-4a可以具有第六宽度W2c。第五宽度W2b可以大于第六宽度W2c。
第十子辅助图案40-4a、第十一子辅助图案40-4b和第十二子辅助图案40-4c可以通过第五分隔层50-4(即，第八子分隔层50-4b)彼此分隔开。第十子辅助图案40-4a、第十一子辅助图案40-4b和第十二子辅助图案40-4c可以彼此间隔开第二距离S2a。第五分隔层50-4(即，第八子分隔层50-4b)的宽度可以对应于第二距离S2a。第一子图案30-1a和第十二子辅助图案40-4c可以彼此间隔开第三距离S3a。
第一图案20-1(即，第一部分20-1a)可以位于第四辅助图案区域APL4的一侧。第十子辅助图案40-4a可以与第一图案20-1(即，第一部分20-1a)间隔开第五距离S1b。通过使第五距离S1b大于第二距离S2a或第三距离S3a，可以防止第一图案20-1的第一部分20-1a贴附到第十子辅助图案40-4a。
如图19所示，第四辅助图案区域APL4中包括的第四辅助连接部分APL_CP4可以位于半导体层SL2上。第四辅助连接部分APL_CP4可以连接到第一图案20-1，即第二部分20-1b。在半导体器件10-4中，即使第十子辅助图案40-4a和第十一子辅助图案40-4b在Y方向上贴附到第一图案20-1，第一图案20-1和第二图案30-1也可以不彼此贴附。
虽然参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，在不背离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。
本申请是基于2020年8月19日在韩国知识产权局提交的韩国专利申请第10-2020-0104155号并要求其优先权，该韩国专利申请的公开内容通过引用全文合并于此。

Claims (20)

1.一种半导体器件，包括：
第一金属布线图案区域；以及
第二金属布线图案区域，在平面图中不与所述第一金属布线图案区域重叠，
其中所述第一金属布线图案区域包括第一图案，
其中所述第二金属布线图案区域包括第二图案，所述第二图案与所述第一图案间隔开并包括一条或更多条线，
其中所述第一金属布线图案区域包括辅助图案，所述辅助图案包括一条或更多条线，
其中所述辅助图案与所述第二图案间隔开，与所述第二图案平行，并且在所述第一图案和所述第二图案之间，以及
其中所述辅助图案的一端连接到所述第一图案。
2.根据权利要求1所述的半导体器件，
其中所述第一图案包括具有第一宽度的宽图案，以及
其中所述第二图案和所述辅助图案是具有相应的第二宽度和第三宽度的窄图案，所述第二宽度和所述第三宽度小于所述第一图案的所述第一宽度。
3.根据权利要求1所述的半导体器件，
其中所述第一图案具有内周，以及
其中所述辅助图案的所述一端连接到所述第一图案的所述内周。
4.根据权利要求1所述的半导体器件，
其中所述第一图案具有内周，以及
其中所述第二图案的一端与所述第一图案的所述内周间隔开。
5.根据权利要求1所述的半导体器件，
其中所述第二图案包括彼此间隔开的多个子图案，以及
其中所述多个子图案中的子图案的相应第一端布置成之字形图案。
6.根据权利要求1所述的半导体器件，
其中所述第一图案包括块，
其中所述辅助图案包括彼此间隔开的多个子辅助图案，以及
其中所述第二图案包括彼此间隔开的多个子图案。
7.根据权利要求6所述的半导体器件，其中所述第一图案和所述多个子辅助图案中的最靠近所述第一图案的子辅助图案之间的第一距离大于所述多个子辅助图案中的子辅助图案之间的第二距离。
8.根据权利要求6所述的半导体器件，
其中所述第一图案具有第一宽度，
其中所述多个子辅助图案中的子辅助图案的第二宽度等于所述第二图案的所述多个子图案中的子图案的第三宽度，以及
其中所述多个子辅助图案中的两个子辅助图案之间的第二距离等于所述第二图案的所述多个子图案中的两个子图案之间的第三距离。
9.根据权利要求6所述的半导体器件，
其中所述多个子辅助图案中的子辅助图案的第二宽度等于所述第二图案的所述多个子图案中的子图案的第三宽度，以及
其中所述多个子辅助图案中的两个子辅助图案之间的第四距离大于所述第二图案的所述多个子图案中的两个子图案之间的第三距离。
10.根据权利要求6所述的半导体器件，
其中所述多个子辅助图案中的子辅助图案的第五宽度大于所述第二图案的所述多个子图案中的子图案的第三宽度，以及
其中所述多个子辅助图案中的两个子辅助图案之间的第二距离等于所述第二图案的所述多个子图案中的两个子图案之间的第三距离。
11.根据权利要求6所述的半导体器件，
其中所述多个子辅助图案中的子辅助图案的宽度彼此不同，
其中所述多个子辅助图案中的所述子辅助图案的所述宽度大于所述第二图案的所述多个子图案中的子图案的第三宽度，以及
其中所述多个子辅助图案中的两个子辅助图案之间的第二距离等于所述第二图案的所述多个子图案中的两个子图案之间的第三距离。
12.一种半导体器件，包括：
第一金属布线图案区域；以及
第二金属布线图案区域，在平面图中不与所述第一金属布线图案区域重叠并包括第二图案，所述第二图案包括一条或更多条线，
其中所述第一金属布线图案区域包括：
包括第一图案的第一子图案区域；以及
与所述第一子图案区域相邻的第二子图案区域，
其中所述第二子图案区域包括辅助图案，所述辅助图案包括与所述第二图案平行并连接到所述第一图案的一条或更多条线。
13.根据权利要求12所述的半导体器件，
其中所述第一图案包括具有宽图案的块，所述宽图案具有第一宽度，以及
其中所述第二图案和所述辅助图案包括相应的一条或更多条线，并且是具有相应的第二宽度和第三宽度的窄图案，所述第二宽度和所述第三宽度小于所述第一图案的所述第一宽度。
14.根据权利要求12所述的半导体器件，其中所述第二子图案区域和所述第二金属布线图案区域均是线和空间图案区域，所述线和空间图案区域包括彼此间隔开的线。
15.根据权利要求12所述的半导体器件，
其中所述第二图案包括彼此间隔开的多个子图案，以及
其中所述辅助图案包括彼此间隔开的多个子辅助图案。
16.根据权利要求15所述的半导体器件，
其中所述多个子辅助图案中的子辅助图案的宽度等于所述多个子图案中的子图案的相应宽度，以及
其中所述多个子辅助图案中的两个子辅助图案之间的距离等于所述多个子图案中的两个子图案之间的距离。
17.根据权利要求13所述的半导体器件，
其中所述第一图案还包括在平面图中与所述辅助图案相邻的第一部分以及与所述第二图案相邻但与所述辅助图案间隔开的第二部分。
18.一种半导体器件，包括：
第一金属布线图案区域；以及
第二金属布线图案区域，在平面图中不与所述第一金属布线图案区域重叠，
其中所述第一金属布线图案区域包括第一图案，所述第一图案包括块，
其中所述第二金属布线图案区域包括在第一方向上与所述第一图案间隔开的第二图案，并且所述第二图案包括多个子图案，所述多个子图案包括在垂直于所述第一方向的第二方向上彼此间隔开的多条线，
其中所述第一金属布线图案区域包括设置在所述第一方向上的辅助图案，所述辅助图案在所述第二方向上在所述第一图案和所述第二图案之间，
其中所述辅助图案包括多个子辅助图案，所述多个子辅助图案包括在所述第一方向上与所述第二图案的所述多个子图案平行并在所述第二方向上彼此间隔开的多条线，以及
其中所述多个子辅助图案连接到所述第一图案。
19.根据权利要求18所述的半导体器件，其中所述第二图案的所述多个子图案的相应端部在所述第二方向上布置成之字形图案。
20.根据权利要求18所述的半导体器件，
其中所述第一图案包括在所述第一方向上的第一内周和在所述第二方向上的第二内周，
其中所述第二图案的一端与所述第二内周间隔开，以及
其中所述多个子辅助图案中的子辅助图案的一端连接到所述第二内周。
CN202110935533.9A 2020-08-19 2021-08-16 半导体器件 Pending CN114078817A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200104155A KR20220022779A (ko) 2020-08-19 2020-08-19 복수개의 패턴들을 포함하는 반도체 소자
KR10-2020-0104155 2020-08-19

Publications (1)

Publication Number Publication Date
CN114078817A true CN114078817A (zh) 2022-02-22

Family

ID=80269818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110935533.9A Pending CN114078817A (zh) 2020-08-19 2021-08-16 半导体器件

Country Status (3)

Country Link
US (1) US11735522B2 (zh)
KR (1) KR20220022779A (zh)
CN (1) CN114078817A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085259B2 (ja) 1997-09-17 2000-09-04 日本電気株式会社 露光パターン及びその発生方法
JP2000294730A (ja) * 1999-04-09 2000-10-20 Mitsubishi Electric Corp システムｌｓｉチップ及びその製造方法
US7312141B2 (en) 2000-09-26 2007-12-25 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
JP2002158278A (ja) 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
JP4731456B2 (ja) * 2006-12-19 2011-07-27 富士通セミコンダクター株式会社 半導体装置
KR20100105988A (ko) 2009-03-23 2010-10-01 주식회사 하이닉스반도체 반도체 장치 및 이를 제조하기 위한 포토마스크
JP2013229470A (ja) 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びそのレイアウト方法
WO2014097524A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 半導体装置
US8963332B2 (en) * 2013-03-15 2015-02-24 Samsung Electronics Co., Ltd. Semiconductor device with dummy lines
JP6378115B2 (ja) 2015-03-12 2018-08-22 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
JP2017163031A (ja) * 2016-03-10 2017-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の設計方法
KR102629208B1 (ko) 2016-09-22 2024-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11189566B2 (en) * 2018-04-12 2021-11-30 International Business Machines Corporation Tight pitch via structures enabled by orthogonal and non-orthogonal merged vias
US10522395B1 (en) 2018-08-21 2019-12-31 Micron Technology, Inc. Methods of forming a pattern

Also Published As

Publication number Publication date
KR20220022779A (ko) 2022-02-28
US20220059446A1 (en) 2022-02-24
US11735522B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
KR100769307B1 (ko) 화상 표시장치 및 그 제조방법
US4853296A (en) Electrode plate for color display device
US8629965B2 (en) Display device
KR101404551B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
EP1753026A2 (en) Semiconductor device
EP0543411A2 (en) A wiring board and a method for producing the same
CN101143521B (zh) 热敏头及其制造方法
JP2003100947A (ja) 半導体装置及び半導体装置モジュール
CN114078817A (zh) 半导体器件
KR100490040B1 (ko) 두개이상의쇼팅바를갖는액정표시장치및그제조방법
CN113539114B (zh) 覆晶薄膜和显示装置
JP2001166324A (ja) 液晶表示装置およびその製造方法
KR100726012B1 (ko) 배선패턴 및 전기소자 및 액정표시장치
CN114096940A (zh) 显示面板及显示装置
US20140300007A1 (en) Semiconductor apparatus
JP2002134644A (ja) 半導体集積回路装置搭載用基板
KR101301557B1 (ko) 다중층 측면 경유 연결 배선 구조 및 그의 형성 방법
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
CN116325495A (zh) 电子部件
CN108242296B (zh) 贴片电阻器
CN115084345A (zh) 一种布线基板、背板和电子装置
KR100656899B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
EP4303913A1 (en) Wiring substrate
JP3332203B2 (ja) コンタクトフィルム及びその製造方法
CN110491885B (zh) 像素阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination