CN113994431A - 三维存储器器件中的异步多面独立方案动态模拟资源共享 - Google Patents

三维存储器器件中的异步多面独立方案动态模拟资源共享 Download PDF

Info

Publication number
CN113994431A
CN113994431A CN202180001094.2A CN202180001094A CN113994431A CN 113994431 A CN113994431 A CN 113994431A CN 202180001094 A CN202180001094 A CN 202180001094A CN 113994431 A CN113994431 A CN 113994431A
Authority
CN
China
Prior art keywords
memory
linear regulators
output voltage
ramping
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180001094.2A
Other languages
English (en)
Inventor
J·郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113994431A publication Critical patent/CN113994431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Electrotherapy Devices (AREA)
  • Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开了一种包括多个存储器面的存储器器件。存储器器件还包括：第一泵集，第一泵集与多个存储器面耦合，并且被配置为在稳定阶段期间将第一输出电压供应到多个线性调节器；以及第二泵集，第二泵集与多个存储器面耦合，并且被配置为在斜变阶段期间将第二输出电压供应到多个线性调节器。多个线性调节器可以包括：第一线性调节器集，第一线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第一组字线的第一电压偏置；以及第二线性调节器集，第二线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第二组字线的第二电压偏置。

Description

三维存储器器件中的异步多面独立方案动态模拟资源共享
技术领域
本公开一般地涉及半导体技术领域，并且更特别地，涉及用于对三维(3D)存储器执行异步多面独立读取操作的方法。
背景技术
随着存储器器件缩小到更小的管芯大小以降低制造成本并且增加存储密度，面存储器单元的缩放面临由于工艺技术限制及可靠性问题的挑战。三维(3D)存储器架构可以解决面存储器单元中的密度和性能限制。在3DNAND存储器中，一个芯片可以包括可以独立地执行NAND操作(例如，读取、写入和擦除)的多个管芯。每个管芯可以包括多个存储器面，并且每个存储器面可以包括垂直地堆叠的多个存储器单元，以增加每单位面积的存储容量，其中，可以从共享字线寻址存储器单元。
异步多面独立(AMPI)读取(其意味着管芯中的多个存储器面也可以执行异步独立读取操作)是3D NAND上用于加速随机读取性能的重要特征。在异步独立读取过程期间，在对多个电荷泵执行斜变操作以斜升所有未选定的字线时，3D NAND器件可能具有大的电容性负荷。在斜变操作开始处，可以通过3D NAND器件中的多个存储器面的电荷共享来下拉多个电荷泵的输出。为了支持AMPI，常规方案是复制模拟资源，使得每个面可以具有其自己的驱动电路(例如，泵和线性调节器等)以供应字线偏置。
发明内容
本公开中描述了用于对其执行异步多面独立读取操作的三维(3D)存储器器件和方法的实施例。
本公开的一个方面提供了一种存储器器件，包括：多个存储器面；第一泵集，第一泵集与多个存储器面耦合，并且被配置为在稳定阶段期间将第一输出电压供应到多个线性调节器；以及第二泵集，第二泵集与多个存储器面耦合，并且被配置为在斜变阶段期间将第二输出电压供应到多个线性调节器；其中，多个线性调节器包括：第一线性调节器集，第一线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第一组字线的第一电压偏置，以及第二线性调节器集，第二线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第二组字线的第二电压偏置。
在一些实施例中，多个存储器面中的每一个包括对应地与位线耦合的多个存储器串；并且与第二组字线相比，第一组字线对存储器器件的读取操作的串电流具有较高影响。
在一些实施例中，第一组字线包括一条或多条选定的字线以及一条或多条选定的字线的直接相邻的字线。
在一些实施例中，第二组字线包括一条或多条虚设字线或者一条或多条专用字线。
在一些实施例中，第一线性调节器集包括多个第一线性调节器子集，多个第一线性调节器子集均对应于多个存储器面中的一个存储器面。
在一些实施例中，第二线性调节器集包括：第二线性调节器子集，第二线性调节器子集被配置为在稳定阶段期间调节第一输出电压，以生成第二电压偏置；以及第三线性调节器子集，第三线性调节器子集被配置为在斜变阶段期间调节第二输出电压，以生成第二电压偏置。
在一些实施例中，存储器器件还包括多路复用器电路，多路复用器电路连接在第一泵集与第一线性调节器集之间并且连接在第二泵集与第一线性调节器集之间。
在一些实施例中，多路复用器电路包括多个双向开关，多个双向开关均被配置为交替地将对应的第一线性调节器子集连接到第一泵集或第二泵集。
在一些实施例中，存储器器件还包括控制器，控制器被配置为控制多个双向开关中的一个双向开关，以在字线斜变操作完成之后从斜变电源切换到保持电源。
在一些实施例中，存储器器件还包括检测器，检测器被配置为自动地检测字线斜变操作的状态。
在一些实施例中，存储器器件是三维NAND存储器器件。
在一些实施例中，控制器还被配置为：控制第一泵集，以在异步多面独立读取操作中的稳定阶段期间将第一输出电压供应到多个线性调节器；并且控制第二泵集，以在异步多面独立读取操作中的斜变阶段期间将第二输出电压供应到多个线性调节器。
在一些实施例中，控制器还被配置为：响应于接收到第一读取操作，控制第一泵集和/或第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
在一些实施例中，控制器还被配置为：在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制第一泵集和/或第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
在一些实施例中，控制器还被配置为：在完成第二存储器面中的第二字线的第二斜变操作之后，响应于接收到第三读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
本公开的另一方面提供了一种用于对包括多个存储器面的存储器器件执行异步多面独立读取操作的方法，包括：控制耦合到多个存储器面的第一泵集，以在稳定阶段期间将第一输出电压供应到多个线性调节器；控制耦合到多个存储器面的第二泵集，以在斜变阶段期间将第二输出电压供应到多个线性调节器；控制多个线性调节器中的第一线性调节器集，以调节第一输出电压或第二输出电压，以生成用于存储器器件的多个存储器面中的一个存储器面的第一组字线的第一电压偏置，以及控制多个线性调节器中的第二线性调节器集，以调节第一输出电压或第二输出电压，以生成用于存储器器件的多个存储器面中的一个存储器面的第二组字线的第二电压偏置。
在一些实施例中，方法还包括：控制第二线性调节器子集，以在稳定阶段期间调节第一输出电压，以生成第二电压偏置；以及控制第三线性调节器子集，以在斜变阶段期间调节第二输出电压，以生成第二电压偏置。
在一些实施例中，方法还包括控制双向开关，以交替地将对应的第一线性调节器子集连接到第一泵集或第二泵集。
在一些实施例中，方法还包括控制双向开关，以在完成字线斜变操作之后从斜变电源切换到保持电源。
在一些实施例中，方法还包括：控制第一泵集，以在异步多面独立读取操作中的稳定阶段期间将第一输出电压供应到多个线性调节器；以及控制第二泵集，以在异步多面独立读取操作中的斜变阶段期间将第二输出电压供应到多个线性调节器。
在一些实施例中，方法还包括：响应于接收到第一读取操作，控制第一泵集和/或第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
在一些实施例中，方法还包括：在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制第一泵集和/或第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
在一些实施例中，方法还包括：在完成第二存储器面中的第二字线的第二斜变操作之后，响应于接收到第三读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
本公开的另一方面提供了一种存储器系统，包括：上文公开的存储器器件和存储器控制器，存储器控制器被配置为控制存储器器件，以执行异步多面独立读取操作。
本领域技术人员根据本公开的说明书、权利要求和附图可以理解本公开的其他方面。
附图说明
并入本文并且形成说明书的一部分的附图示出了本公开的实施例，并且与描述一起进一步用于解释本公开的原理并且使相关领域的技术人员能够制成和使用本公开。
图1A示出了根据一些实施例的具有存储器器件的示例性系统的块图。
图1B示出了根据一些实施例的具有存储器器件的示例性存储器卡的示图。
图1C示出了根据一些实施例的具有存储器的示例性固态驱动器(SSD)的示图。
图2示出了根据一些实施例的存储器系统的示例性硬件模块构造的示意块图。
图3示出了根据本公开的一些方面的包括外围电路的示例性存储器器件的示意电路图。
图4A示出了根据一些实施例的示例性三维(3D)存储器阵列结构的部分的透视图。
图4B以平面图示出了根据一些实施例的示例性3D存储器器件的示意图。
图5示出了根据一些实施例的3D NAND器件的字线的示例性驱动系统的示意逻辑电路图。
图6示出了根据一些实施例的3D NAND器件的字线的另一示例性驱动系统的示意逻辑电路图。
图7A-图7D示出了根据一些实施例的在存储器操作的各种实施方式下的3D NAND器件的字线的示例性驱动系统的示意电压时间演变图。
当结合附图时，本发明的特征和优点将从下文阐述的具体实施方式中变得更加明显，在附图中，类似的附图标记始终标识对应的元件。在附图中，类似的附图标记一般地指示相同的、功能上类似的和/或结构上类似的元件。其中元件首次出现的附图由对应附图标记中最左边的(一个或多个)数字指示。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其他应用。
应当注意，在本说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例包括特定的特征、结构或特性，但是每个实施例可以不必包括特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例实现这样的特征、结构或特性都将在相关领域的技术人员的知识范围之内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以代替地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。
应当容易理解，在本公开中的“在…上”、“在…上方”和“在…之上”的含义应该以最广泛的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义。此外“在…上方”或“在…之上”不仅意味着在某物“上方”或“之上”的含义，而且还可以包括在某物“上方”或“之上”并且其间不具中间特征或层(即，直接在某物上)。
此外，空间相对术语，例如“在…下面”、“在…下方”、“下部”、“在…上方”、“上部”等在本文中为了便于描述可以用于描述一个元件或特征与另一个(或多个)元件或特征的如图中所示的关系。空间相对术语旨在涵盖除了图中描绘的取向之外的在器件使用或工艺步骤中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向下)，并且本文所使用的空间相对描述词也可以被相应地进行解释。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底包括“顶”表面和“底”表面。衬底的正表面通常是形成半导体器件的地方，并且因此半导体器件形成在衬底的顶侧处，除非另有说明。底表面与正表面相对，并且因此衬底的底侧与衬底的顶侧相对。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化，也可以保持不被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料、或蓝宝石晶片等非导电材料制成。
如本文所用，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对接近衬底并且顶侧相对远离衬底。层可以在整个上层结构或下层结构之上延伸，或者可以拥有小于下层结构或上层结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面与底表面之间的或在连续结构的顶表面和底表面处的任何一组水平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导电和接触层(其中形成触点、互连线、和/或垂直互连接入(VIA))以及一个或多个电介质层。
在本公开中，为了便于描述，“层面”用于指沿垂直方向具有基本相同高度的元件。例如，字线和下层栅极电介质层可以被称为“层面”，字线和下层绝缘层可以一起可以被称为“层面”，具有基本相同高度的字线可以被称为“字线层面”或者类似者，等等。
如本文所用，术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺步骤的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能由于制造工艺或公差的微小变化而产生。如本文所用，术语“大约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“大约”可以指示在例如值的10％到30％内变化的给定量的值(例如，值的±10％、±20％或±30％)。
在本公开中，术语“水平的/水平地/横向的/横向地”意味着标称地平行于衬底的横向表面，并且术语“垂直的”或“垂直地”意味着标称地垂直于衬底的横向表面。
如本文所用，术语“3D存储器”是指一种在横向定向的衬底上具有垂直取向的存储器单元晶体管串(本文称为“存储器串”，例如NAND串)的三维(3D)半导体器件，其使得存储器串相对于衬底在垂直方向上延伸。
图1A示出了根据本公开的一些方面的具有存储器器件的示例性系统100的块图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或者其中具有储存器的任何其他合适的电子设备。如图1A中所示，系统100可以包括主机108和存储系统102，存储系统102具有一个或多个存储器器件104和存储器控制器106。主机108可以是电子设备的处理器(例如，中央处理单元(CPU))或者片上系统(SoC)(例如，应用处理器(AP))。主机108可以被配置为将数据发送到存储器器件104或从存储器器件104接收数据。
存储器器件104可以是本文公开的任何存储器器件，例如，NAND闪存存储器器件。与本公开的范围一致，存储器控制器106可以控制对存储器器件104的多遍编程，使得在多遍编程的非最后的编程遍中，在所有存储器单元(即使是通过了相应的验证操作的那些存储器单元)上使能NGS操作。外围电路(例如，字线驱动器)可以将低电压(例如，地(GND)电压)施加在耦合到选定的字线的每个存储器串的DSG上，并且可以将低电压或负电压施加到选定的字线上，以在非最后的编程遍期间在耦合到选定的字线的所有存储器单元上使能NGS操作。
根据一些实施方式，存储器控制器106耦合到存储器器件104和主机108，并且被配置为控制存储器器件104。存储器控制器106可以管理存储在存储器器件104中的数据，并且与主机108通信。在一些实施方式中，存储器控制器106被设计为用于在低占空比环境中操作，如安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施方式中，存储器控制器106被设计为用于在高占空比环境SSD或嵌入式多媒体卡(eMMC)中操作，SSD或eMMC用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。存储器控制器106可以被配置为控制存储器器件104的操作，例如读取、擦除和编程操作。存储器控制器106还可以被配置为管理关于存储在或要存储在存储器器件104中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施方式中，存储器控制器106还被配置为处理关于从存储器器件104读取的或者被写入到存储器器件104的数据的纠错码(ECC)。存储器控制器106还可以执行任何其他合适的功能，例如，编程存储器器件104。存储器控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，存储器控制器106可以通过各种接口协议中的至少一种与外部设备通信，接口协议例如USB协议、MMC协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议、Firewire协议等。
存储器控制器106和一个或多个存储器器件104可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(UFS)封装或eMMC封装)中。也就是说，存储器系统102可以实施并且封装到不同类型的终端电子产品中。在如图1B中所示的一个示例中，存储器控制器106和单个存储器器件104可以集成到存储器卡112中。存储器卡112可以包括PC卡(PCMCIA，个人计算机存储器卡国际协会)、CF卡、智能媒体(SM)卡、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储器卡112还可以包括将存储器卡112与主机(例如，图1A中的主机108)耦合的存储器卡连接器114。在如图1C中所示的另一示例中，存储器控制器106和多个存储器器件104可以集成到SSD 116中。SSD 116还可以包括将SSD 116与主机(例如，图1A中的主机108)耦合的SSD连接器118。在一些实施方式中，SSD116的存储容量和/或操作速度大于存储器卡112的存储容量和/或操作速度。
图2示出了具有存储器单元阵列202和外围电路的示例性存储器器件104(例如，NAND闪存存储器)的示图，外围电路包括页缓冲器204、列解码器/位线驱动器206、行解码器/字线驱动器208、电压发生器210、控制逻辑212、寄存器214和接口216。图3示出了包括存储器单元阵列202和耦合到存储器单元阵列202的外围电路302的示例性存储器器件104的示意电路图。为了便于说明，一起描述图2和图3中的一些部件。外围电路302可以包括图2中的页缓冲器204、列解码器/位线驱动器206、行解码器/字线驱动器208、电压发生器210、控制逻辑212、寄存器214和接口216。应当理解，在一些示例中，还可以包括附加的外围电路。
在一些实施例中，电压发生器210可以包括多个电荷泵和线性调节器。在一些实施例中，存储器单元阵列可以包括多个面(即，面0、面1、面2和面3)。尽管图2示出了四个面(面0、面1、面2和面3)，但是在一些其他实施例中，NAND管芯可以被划分为少于四个面或多于四个面(例如，1、2、6、8等)。面包括多个存储器单元，多个存储器单元可以被分组为存储器块。存储器块通常是NAND闪存管芯中的最小可擦除实体。在一个示例中，存储器块包括耦合到同一位线的若干单元。存储器块包括一页或多页单元。页的大小可以根据实施方式而变化。在一个示例中，页具有16kB的大小。少于或者多于16kB的页大小也是可能的(例如，512B、2kB、4kB等)。
应当注意，NAND存储器器件能够一次对一个面执行读取操作。这种NAND存储器器件具有用于整个管芯的单个状态机。如果在一个面上服务于读取，则其他面是空闲的。因此，这样的读取(称为单个面读取)不同时利用所有面。由于例如读取变得“阻塞”在其他读取之后，并行性的缺乏导致高延迟。
另一类型的操作是多面操作(例如，一次对四个面执行读取的四面读取)。对于多面操作，存在对命令的多个约束。对于阵列命令，阵列操作必须相同(例如，编程、擦除或读取，但不是组合)，而且那些阵列操作的页类型也必须相同。用于存取不同页类型(例如，下部页、上部页等)的电压偏置是不同的，并且管芯上的单个状态机对所有面施加相同的电压偏置。对于随机工作负荷，这种要求难以满足读取命令。对于随机工作负荷，在所有四个面上接收对相同页类型的读取的可能性较低。因此，对于随机工作负荷，用四面读取的读取延迟的改进是最小的。因此，这一特征通常不用于随机读取工作负荷，随机读取工作负荷通常被认为是SSD(固态驱动器)的关键工作负荷。
尝试的另一解决方案是将不同面上的不同页类型的读取组合为单个命令。然而，所有这些读取被NAND作为单个命令来处理，这意味着对于读取存在单个开始和完成。因此，对于这种技术，读取持续时间由最差(例如，最慢)的页类型支配，并且异步读取是不可能的。因此，将不同面上的不同页类型组合为单个命令还导致性能和服务质量(QoS)的最小增加。
与常规NAND操作相反，独立多面操作使能每面的独立操作和并行操作。用于每个面的单独状态机使能施加用于每个面的不同偏置电压以独立地并且同时地服务于请求。在面级上独立地允许所有NAND阵列命令，从而实现了显著的性能改进。阵列命令是引起阵列操作的命令，例如将数据编写到阵列、从阵列读取数据、擦除块或者对阵列的其他操作。
在一个示例中，每个面可以接收和服务于不同的阵列命令(例如，读取命令、编程命令、擦除命令等)，并且在不同的时间发送和完成命令。非阵列命令(例如，复位命令、定时模式改变命令等)可以维持为管芯级命令。在替代示例中，在面级上独立地允许取操作。其他操作(例如，编程命令和擦除命令)是管芯级操作。此外，一些用于读取的支持命令(例如，读取状态和读取列增强的命令)也可以是面级命令。
如图3中所示，存储器单元阵列202可以是NAND闪存存储器单元阵列，其中，存储器单元306以NAND存储器串308的阵列的形式提供，每个NAND存储器串308在衬底(未示出)上方垂直地延伸。在一些实施方式中，每个NAND存储器串308包括串联耦合并且垂直地堆叠的多个存储器单元306。每个存储器单元306可以保持连续模拟值，例如，电压或电荷，其取决于在存储器单元306的区域内捕获的电子的数量。每个存储器单元306可以是包括浮栅晶体管的浮栅类型的存储器单元，或者是包括电荷捕获晶体管的电荷捕获类型的存储器单元。在一个示例中，存储器单元306包括具有替换栅极的晶体管。具有替换栅极的存储器单元306通常具有低电阻栅极(例如，钨栅极)以及在栅极与沟道之间的电荷捕获层，在电荷捕获层中电荷被捕获或存储以表示一个或多个位值。在另一示例中，存储器单元306可以包括具有浮栅(例如，高电阻多晶硅栅极)的晶体管，其存储指示一个或多个位值的电荷。其他架构也是可能的。
在一些实施方式中，每个存储器单元306是具有两种可能的存储器状态并且因此可以存储一位数据的单级单元(SLC)。例如，第一存储器状态“0”可以对应于第一电压范围，并且第二存储器状态“1”可以对应于第二电压范围。在一些实施方式中，每个存储器单元306是能够在多于四个的存储器状态中存储多于单个位的数据的多级单元(MLC)。例如，MLC可以每单元存储两位，每单元存储三位(又被称为三级单元(TLC))，或者每单元存储四位(又被称为四级单元(QLC))。每个MLC可以被编程为采取可能的标称存储值的范围。在一个示例中，如果每个MLC存储两位数据，则MLC可以被编程为通过将三个可能的标称存储值中的一个写入到该单元而从擦除状态采取三个可能的编程级中的一个。第四标称存储值可以用于擦除状态。
如图3中所示，每个NAND存储器串308可以包括在其源极端处的源极选择栅极(SSG)310和在其漏极端处的漏极选择栅极(DSG)312。SSG310和DSG 312是SSG晶体管和DSG晶体管的相应的栅极电极可以被配置为在读取和编程操作期间激活选择的NAND存储器串308(阵列的列)。在一些实施方式中，同一块304中的NAND存储器串308的SSG 310通过同一源极线(SL)314(例如，公共SL)耦合到例如地。根据一些实施方式，每个NAND存储器串308的DSG 312耦合到相应的位线316，可以经由输出总线(未示出)从位线316读取数据。在一些实施方式中，每个NAND存储器串308被配置为通过经由一个或多个DSG线313将选择电压(例如，高于具有DSG 312的晶体管的阈值电压)或取消选择电压(例如，0V)施加到相应的DSG312和/或通过经由一个或多个SSG线315将选择电压(例如，高于具有SSG 310的晶体管的阈值电压)或取消选择电压(例如，0V)施加到相应的SSG 310而被选择或被取消选择。
如图3中所示，NAND存储器串308可以被组织为多个块304，多个块304的每一个可以具有公共源极线314。在一些实施方式中，每个块304是用于擦除操作的基本数据单位，即，同一块304上的所有存储器单元306同时被擦除。相邻NAND存储器串308的存储器单元306可以通过字线318耦合，字线318选择存储器单元306的哪一行受读取和编程操作的影响。在一些实施方式中，每个字线318耦合到存储器单元306的页320，页320是用于编程操作的基本数据单位。以位为单位的一页320的大小可以与一个块304中由字线318耦合的NAND存储器串308的数量对应。每个字线318可以包括在相应页320中的每个存储器单元306处的多个控制栅极(栅极电极)以及耦合控制栅极的栅极线。在一些情况下，不包含用户数据的虚设字线也可以用于与选择栅极晶体管相邻的存储器阵列中。这种虚设字线可以屏蔽边缘数据字线免受某些边缘效应。
外围电路302可以通过位线316、字线318、源极线314、SSG线315和DSG线313耦合到存储器单元阵列202。外围电路302可以在位线316、字线318、源极线314、SSG线315及DSG线313上施加电压以在非最后的编程遍中执行包括所提出的NGS方案的多遍编程。如上所述，外围电路302可以包括任何合适的电路，以用于通过经由字线318、源极线314、SSG线315和DSG线313将电压信号和/或电流信号通过位线316施加到每个目标存储器单元306以及从每个目标存储器单元306感测电压信号和/或电流信号来促进存储器单元阵列202的操作。外围电路302可以包括使用MOS技术形成的各种类型的外围电路。
用于一组存储器单元306的编程序列可以包括将所有既定页编程到该组存储器单元306中。编程序列可以包括一个或多个编程遍。编程遍(其可以包括一个或多个编程循环)可以对一个或多个页进行编程。编程遍可以包括将一个或多个有效编程电压施加到要编程的单元，随后将一个或多个验证电压施加到这些单元，以便确定哪些单元已经完成编程(随后的编程遍一般地不将有效编程电压和/或验证电压施加到已经完成编程的单元)。将有效编程电压施加到单元可以包括改变该单元的控制栅极与沟道之间的电压差，以便改变该单元的阈值电压。因此，可以设置字线(耦合到目标单元的控制栅极)和/或单元的沟道的电压，以便实行有效编程电压的施加。由于编程电压通常用于指施加到字线的电压，因此有效编程电压可以是单元的控制栅极与沟道之间的电压差(在沟道保持在0V的情况下，其可以与编程电压同义)。
图4A示出了根据一些实施例的示例性三维(3D)存储器单元阵列结构400的部分的透视图。存储器单元阵列结构400包括衬底430、在衬底430之上的绝缘膜431、在绝缘膜431之上的底部选择栅极(BSG)层面432以及多个控制栅极层面433(又被称为“字线(WL)”)，多个控制栅极层面433堆叠在BSG 432的顶部上，以形成交替的导电层和电介质层的膜堆叠层435。为了清楚起见，在图4中没有示出与控制栅极层面相邻的电介质层。
每个层面的控制栅极通过穿过膜堆叠层435的缝隙结构416-1和416-2分离。存储器单元阵列结构400还包括在控制栅极433的堆叠层之上的顶部选择栅极层面(TSG)434。TSG 434、控制栅极433和BSG 432的堆叠层又被称为“栅极电极”。存储器单元阵列结构400还包括存储器串412以及衬底430在相邻BSG 432之间的部分中的掺杂源极线区域444。每个存储器串412包括延伸穿过绝缘膜431和交替的导电层和电介质层的膜堆叠层435的沟道孔436。存储器串412还包括在沟道孔436的侧壁上的存储膜437、在存储膜437之上的沟道层438以及被沟道层438围绕的核心填充膜439。存储器单元440可以形成在控制栅极433与存储器串412的相交处。沟道层438在控制栅极433底下的部分又被称为存储器单元440的沟道。存储器单元阵列结构400还包括在TSG 434之上与存储器串412连接的多条位线(BL)441。存储器单元阵列结构400还包括通过多个接触结构414与栅极电极连接的多条金属互连线443。膜堆叠层435的边缘被配置为阶梯形状，以允许到每个栅极电极层面的电连接。
在图4A中，出于说明性目的，将三个控制栅极层面433-1、433-2和433-3与TSG 434的一个层面和BSG 432的一个层面一起示出。在该示例中，每个存储器串412可以包括分别对应于控制栅极433-1、433-2和433-3的三个存储器单元440-1、440-2和440-3。控制栅极的数量和存储器单元的数量可以超过三个，以增加存储容量。存储器单元阵列结构400还可以包括其他结构，例如，TSG切割结构、公共源极触点和虚设存储器串等。为了简单起见，在图4A中未示出这些结构。
图4B以平面图示出了根据本公开的一些实施例的示例性3D存储器器件450的示意图。3D存储器器件450可以包括多个沟道结构区域，例如存储器面、存储器块、存储器指等，并且可以在两个邻近的沟道结构区域之间形成一个或多个穿阵列接触(TAC)结构。在一些实施例中，如图4B中所示，3D存储器器件450可以包括四个或更多个存储器面460，四个或更多个存储器面460中的每一个可以包括多个存储器块465。应当注意，图4B中所示的3D存储器器件450中的存储器面460的布置和每个存储器面460中的存储器块465的布置仅用作示例，其不限制本公开的范围。
TAC结构可以包括：一个或多个位线(BL)TAC区域471、一个或多个字线(WL)TAC区域473以及在每个存储器面460的边缘处的一个或多个阶梯结构(SS)TAC区域480，一个或多个位线(BL)TAC区域471在3D存储器器件的位线方向(在图中标记为“BL”)上由两个邻近的存储器块465夹置，并且沿3D存储器器件的字线方向(在图中标记为“WL”)延伸，一个或多个字线(WL)TAC区域473在字线方向(WL)上由两个邻近的存储器块465夹置，并且沿位线方向(BL)延伸。
在一些实施例中，3D存储器器件450可以包括在3D存储器器件450的边缘处布置成直线的多个接触焊盘490。互连触点可以用于将3D存储器器件450电互连到提供驱动功率、接收控制信号、传输响应信号等的任何合适的器件和/或接口。
图5示出了根据一些现有系统的3D NAND器件的字线的示例性驱动系统的示意逻辑电路图。
如上文在背景技术部分中描述的，异步多面独立(AMPI)读取允许多个面能够执行异步独立读取操作，因此显著加速了3D NAND的随机读取性能。为了支持AMPI读取，常规方案是设计驱动系统以复制模拟资源，使得每个面可以具有其自己的驱动电路，例如泵和线性调节器等，以供应字线偏置。应当注意，泵又被称为预充电驱动器，其可以用于在读取操作之前对面预进行充电。线性调节器可以是可以调节泵的输出电压的直流(DC)线性电压调节器(例如，低压差调节器)。
如图5中所示，面0可以连接到泵50和多个线性调节器500、501、…、50m；面1可以连接到泵51和多个线性调节器510、511、…、51m；…；面N可以连接到泵5n和多个线性调节器5n0、5n1、…、5nm。N是面的数量，并且m是每个面中的字线的数量。也就是说，在常规方案中，每个驱动电路连接到多个面中的相应一个，而没有中间连接。在这样的方案中，如果芯片具有4个或更多个面，则此布置的面积和功率成本可能相对较高。
图6示出了根据一些实施例的3D NAND器件的字线的另一示例性驱动系统的示意逻辑电路图。
如图所示，多个泵被分离为2个组：第一泵集610和第二泵集620。第一泵集610可以用于在稳定阶段(pumps_hold状态)期间将第一输出电压供应到线性调节器。第二泵集620可以用于在斜变阶段(pumps_ramp状态)期间将第二输出电压供应到线性调节器。
线性调节器也可以被分离为两个组：第一线性调节器集630和第二线性调节器集650。第一线性调节器集630可以用于调节第一输出电压或第二输出电压，以供应用于第一组字线的第一字线电压偏置。在一些实施例中，第一组字线可以对NAND器件的性能具有高重要性。例如，与第二组字线相比，第一组字线可以对存储器器件的读取操作的串电流具有较高影响。第二线性调节器集640可以用于调节第一输出电压或第二输出电压，以供应用于第二组字线的字线电压偏置。在一些实施例中，与第一组字线相比，第二组字线可以对NAND器件的性能具有较低重要性。例如，与第一组字线相比，第二组字线可以对存储器器件的读取操作的串电流具有较低影响。
在一些实施例中，第一线性调节器集630可以包括N个第一线性调节器子集640，每个第一线性调节器子集640用于N个面(例如，面0、面1、…、面N)中的对应一个面。每个第一线性调节器子集640可以包括k个第一线性调节器641。在一些实施例中，每个第一线性调节器641可以用于驱动可以对NAND器件的性能具有高重要性的一条或多条选定的字线。例如，每个第一线性调节器641可以用于驱动选定的字线(例如，WLn)和与选定的字线直接邻近的字线(例如，WLn+1和WLn-1)。在一些实施例中，每个第一线性调节器641可以用于驱动第一数量的字线，其中，第一数量大于或者等于预定数量。
在一些实施例中，第二线性调节器集650可以包括第二线性调节器子集660和第三线性调节器子集670。第二线性调节器子集660中的每个第二线性调节器662可以用于在稳定阶段(pumps_hold状态)期间调节第一输出电压以生成第二字线电压偏置。第三线性调节器子集670中的每个第三线性调节器673可以用于在斜变阶段(pumps_ramp状态)期间调节第二输出电压以生成第三字线电压偏置。第二线性调节器662和第三线性调节器673可以用于驱动可以对NAND器件的性能具有较低重要性的一条或多条字线。例如，每个第二线性调节器662或第三线性调节器673可以用于驱动一条或多条虚设字线或者驱动一条或多条专用字线。在一些实施例中，每个第二线性调节器662或第三线性调节器673可以用于驱动第二数量的字线，其中，第二数量小于预定数量。
与如图5中所示的按面的数量复制泵和线性调节器的构造相比，图6中所示的构造包括跨所有面共享的两个泵集和线性调节器。每个第一线性调节器子集640可以包括k个第一线性调节器641。第二线性调节器子集660可以包括(m-k)个第二线性调节器662，并且第三线性调节器子集670可以包括(m-k)个第三线性调节器673。这样，线性调节器的总数可以从n×m显著减少到(n×k+2m-2k)
如图6中所示，斜变调节器输出和稳定调节器输出可以连接到多路复用器电路680，以互连到所有面(例如，面0、面1、…、面N)。每个第一线性调节器子集可以通过双向开关688交替地连接到第一泵集610和第二泵集620。在一些实施例中，控制器(例如，如图4中所示的控制器404)可以在斜变完成之后发起从斜变电源到保持电源的切换。一种可能的简单实施方式可以使用用于这种切换的可微调延迟。另一种改进的实施方式可以通过斜变完成的自动检测方案实现。
应当注意，NAND x路径偏置中的大部分在读取操作开始时斜升，并保持在相同的电压电平，直到恢复为止。一些偏置可以在读取操作开始时具有脉冲。如图6中所示的所公开的异步多面独立(AMPI)动态模拟资源共享方案可以满足这样的要求，并且可以具有优于图5中所示的方案的面积和功率优势。
在一个示例中，面的数量n为4。为了支持4路AMPI，在所公开的AMPI动态模拟资源共享方案中，可以仅使用两组泵而非四组泵。如上文所述，线性调节器的总数从4m减少到(2k+2m)。因此，所公开的AMPI动态模拟资源共享方案通过具有较少数量的泵和线性调节器而具有面积和功率优点两者。在一些实施例中，折中是有时存在额外的延迟，这取决于AMPI读取命令输入的时间间隔。
如图7A中所示，在时间点t1处输入用于第一面的第一AMPI命令(例如，如所标记的AMPI读取PI1命令)，并且包括用于第一面的泵和线性调节器的斜变资源可以在时间点t11处开始斜变。在第一面的斜变操作在时间点t2处完成之后，在时间点t3处输入用于第二面的第二AMPI命令(例如，如所标记的AMPI读取PI2命令)，并且包括用于第二面的泵和线性调节器的斜变资源可以在时间点t33处开始斜变。一般地，字线斜变时间占据相对小的读取时间百分比。如图7A中所示，延迟时间段(t11-t1)和(t33-t3)很小并且可忽略，因此可以被视为零延迟。
如图7B中所示，在时间点t1处输入用于第一面的第一AMPI命令(例如，如所示的AMPI读取PI1命令)，并且包括用于第一面的泵和线性调节器的斜变资源可以在时间点t11处开始斜变。在时间点t2处输入用于第二面的第二AMPI命令(例如，如所标记的AMPI读取PI2)，而第一面位于字线斜变的中间。由于包括泵和线性调节器的斜变资源是繁忙的，因此存在额外的延迟以等待，直到第一面在时间点t3处完成斜变。如图7B中所示，第二AMPI命令的额外延迟时间段为(t3-t2)。
在一个实施方式中，如果在一个面处于字线斜变的中间时输入多个AMPI命令，则一个可能的实施方式是控制器可以一次一个面地使字线斜变。例如，一个面的斜变完成的自动检测可以触发下一面的斜变操作。这样的实施方式是简单的，但是一个或多个面可能具有较长的延迟。如图7C中所示，在时间点t1处输入用于第一面的第一AMPI命令(例如，如所示的AMPI读取PI1命令)，并且包括用于第一面的泵和线性调节器的斜变资源可以在时间点t11处开始斜变。在时间点t2处输入用于第二面的第二AMPI命令(例如，如所标记的AMPI读取PI2)，并且在时间点t3处输入用于第三面的第三AMPI命令(例如，如所标记的AMPI读取PI0)，而第一面位于字线斜变的中间。存在用于第二AMPI命令的额外延迟时间段存(t4-t2)以等待，直到第一面在时间点t4处完成斜变，并且存在用于第三AMPI命令的额外延迟时间段(t5-t3)以等待，直到第二面在时间点t5处完成斜变。
另一实施方式是控制器可以同时使多个面中的字线斜变。假设在一个面在WL斜变的中间时输入多个AMPI命令。在该面完成斜变之后，所有其他正在等待的面可以同时开始字线斜变操作。由于多个面同时斜变，斜变时间可以比使单个面斜升的时间长，但是可以比使多个面依次斜变的时间短。具体地，如图7D中所示，在时间t1处输入用于第一面的第一AMPI命令(例如，如所示的AMPI读取PI1命令)，并且包括用于第一面的泵和线性调节器的斜变资源可以在时间点t11上开始斜变。在时间点t2处输入用于第二面的第二AMPI命令(例如，如所标记的AMPI读取PI2)，并且在时间点t3处输入用于第三面的第三AMPI命令(例如，如所标记的AMPI读取PI0)，而第一面位于字线斜变的中间。在第一面在时间点t4处完成斜变之后，第一面和第二面两者在时间点t4处同时开始字线斜变操作。因此，用于第二AMPI命令的延迟时间段是(t4-t2)，并且用于第三AMPI命令的延迟时间段是(t4-t3)。
在一些实际使用的实施例中，控制器可以将用于每个面的数据输出时间设置为AMPI命令输入的自然交错。这样，可以降低遇到额外延迟的概率，以减小低额外延迟的影响。
此外，一种可能的顾虑是在电源切换期间在稳定面偏置处引入的噪声。如上文结合图6所述，线性调节器被分离为两组，用于调节第一输出电压或第二输出电压，以分别生成第一优先级电压偏置和第二优先级电压偏置。用于生成第一优先级电压偏置的第一线性调节器集630是面相关的。调节器泵电源调节器可以处理小的泵电源切换噪声。用于调节第一输出电压或第二输出电压以生成第二优先级电压偏置的第二线性调节器集640可以在输出上具有不引起阵列单元电流改变的小压降。因此，可以忽略对感测的影响。
在一些实施例中，如上文结合图2所述，所公开的动态模拟资源共享方案的操作可以由NAND闪存存储器器件的控制器逻辑212直接执行，并且可以与对应软件模块组合。软件模块可以存在于任何合适的储存器/存储器介质中，例如随机存取存储器、闪存存储器、只读存储器、可编程只读存储器、电可擦除可编程存储器、寄存器等。
因此，所公开的动态模拟资源共享方案可以具有优于常规方案的面积和功率优势，以实现AMPI。如果AMPI读取命令输入的时间间隔非常短，则可能存在额外的延迟。对于实际使用，用于每个面的数据输出时间可以使AMPI命令输入交错，并且显著降低延迟负面影响。
应当注意，在NAND存储器器件中，阵列区域架构旁边的外围电路和阵列架构下的外围电路可能具有电路面积大于阵列面积的问题，尤其是对于一些具有增加的字线层面数量的产品而言。由于所公开的动态模拟资源共享方案能够节省大的电路面积，所以该节省可以直接转化为大小和成本降低。
本公开的一个方面提供了一种存储器器件，包括：多个存储器面；第一泵集，第一泵集与多个存储器面耦合，并且被配置为在稳定阶段期间将第一输出电压供应到多个线性调节器；以及第二泵集，第二泵集与多个存储器面耦合，并且被配置为在斜变阶段期间将第二输出电压供应到多个线性调节器；其中，多个线性调节器包括：第一线性调节器集，第一线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第一组字线的第一电压偏置，以及第二线性调节器集，第二线性调节器集被配置为调节第一输出电压或第二输出电压，以生成用于多个存储器面的第二组字线的第二电压偏置。
在一些实施例中，多个存储器面中的每一个包括对应地与位线耦合的多个存储器串；并且与第二组字线相比，第一组字线对存储器器件的读取操作的串电流具有较高影响。
在一些实施例中，第一组字线包括一条或多条选定的字线以及一条或多条选定的字线的直接相邻的字线。
在一些实施例中，第二组字线包括一条或多条虚设字线或者一条或多条专用字线。
在一些实施例中，第一线性调节器集包括多个第一线性调节器子集，多个第一线性调节器子集均对应于多个存储器面中的一个存储器面。
在一些实施例中，第二线性调节器集包括：第二线性调节器子集，第二线性调节器子集被配置为在稳定阶段期间调节第一输出电压，以生成第二电压偏置；以及第三线性调节器子集，第三线性调节器子集被配置为在斜变阶段期间调节第二输出电压，以生成第二电压偏置。
在一些实施例中，存储器器件还包括多路复用器电路，多路复用器电路连接在第一泵集与第一线性调节器集之间并且连接在第二泵集与第一线性调节器集之间。
在一些实施例中，多路复用器电路包括多个双向开关，多个双向开关均被配置为交替地将对应的第一线性调节器子集连接到第一泵集或第二泵集。
在一些实施例中，存储器器件还包括控制器，控制器被配置为控制多个双向开关中的一个双向开关，以在字线斜变操作完成之后从斜变电源切换到保持电源。
在一些实施例中，存储器器件还包括检测器，检测器被配置为自动地检测字线斜变操作的状态。
在一些实施例中，存储器器件是三维NAND存储器器件。
在一些实施例中，控制器还被配置为：控制第一泵集，以在异步多面独立读取操作中的稳定阶段期间将第一输出电压供应到多个线性调节器；并且控制第二泵集，以在异步多面独立读取操作中的斜变阶段期间将第二输出电压供应到多个线性调节器。
在一些实施例中，控制器还被配置为：响应于接收到第一读取操作，控制第一泵集和/或第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
在一些实施例中，控制器还被配置为：在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制第一泵集和/或第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
在一些实施例中，控制器还被配置为：在完成第二存储器面中的第二字线的第二斜变操作之后，响应于接收到第三读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
本公开的另一方面提供了一种用于对包括多个存储器面的存储器器件执行异步多面独立读取操作的方法，包括：控制耦合到多个存储器面的第一泵集，以在稳定阶段期间将第一输出电压供应到多个线性调节器；控制耦合到多个存储器面的第二泵集，以在斜变阶段期间将第二输出电压供应到多个线性调节器；控制多个线性调节器中的第一线性调节器集，以调节第一输出电压或第二输出电压，以生成用于存储器器件的多个存储器面中的一个存储器面的第一组字线的第一电压偏置，以及控制多个线性调节器中的第二线性调节器集，以调节第一输出电压或第二输出电压，以生成用于存储器器件的多个存储器面中的一个存储器面的第二组字线的第二电压偏置。
在一些实施例中，方法还包括：控制第二线性调节器子集，以在稳定阶段期间调节第一输出电压，以生成第二电压偏置；以及控制第三线性调节器子集，以在斜变阶段期间调节第二输出电压，以生成第二电压偏置。
在一些实施例中，方法还包括控制双向开关，以交替地将对应的第一线性调节器子集连接到第一泵集或第二泵集。
在一些实施例中，方法还包括控制双向开关，以在完成字线斜变操作之后从斜变电源切换到保持电源。
在一些实施例中，方法还包括：控制第一泵集，以在异步多面独立读取操作中的稳定阶段期间将第一输出电压供应到多个线性调节器；以及控制第二泵集，以在异步多面独立读取操作中的斜变阶段期间将第二输出电压供应到多个线性调节器。
在一些实施例中，方法还包括：响应于接收到第一读取操作，控制第一泵集和/或第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
在一些实施例中，方法还包括：在完成第一存储器面中的第一字线的第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制第一泵集和/或第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
在一些实施例中，方法还包括：在完成第二存储器面中的第二字线的第二斜变操作之后，响应于接收到第三读取操作，控制第一泵集和/或第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
本公开的另一方面提供了一种存储器系统，包括：上文公开的存储器器件和存储器控制器，存储器控制器被配置为控制存储器器件，以执行异步多面独立读取操作。
具体实施例的前述描述将如此充分地揭示本公开的一般性质，使得其他人可以通过应用本领域的技术内的知识而在不进行过度实验的情况下并且在不脱离本公开的一般概念的情况下容易地修改和/或调整此些具体实施例以用于各种应用。因此，基于本文所呈现的公开和指导，此类调整和修改旨在处于所公开的实施例的等同物的含义和范围内。应当理解，本文的措辞或术语是为了描述而非限制的目的，使得本说明书的术语或措辞由技术人员根据公开和指导来解释。
以上已经借助于示出了指定功能及其关系的实施方式的功能构建块描述了本公开的实施例。为了便于描述，本文已经任意地限定了这些功能性构建块的边界。只要适当地执行指定的功能及其关系，就可以限定替换的边界。
发明内容和摘要部分可以阐述(一个或多个)发明人所设想的本公开的一个或多个但不是所有示例性实施例，并且因此，不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应由上述示例性实施例中的任何一个限制，而应仅根据所附权利要求及其等同物来限定。

Claims (41)

1.一种存储器器件，包括：
多个存储器面；
第一泵集，所述第一泵集与所述多个存储器面耦合，并且被配置为在稳定阶段期间将第一输出电压供应到多个线性调节器；以及
第二泵集，所述第二泵集与所述多个存储器面耦合，并且被配置为在斜变阶段期间将第二输出电压供应到所述多个线性调节器；
其中，所述多个线性调节器包括：
第一线性调节器集，所述第一线性调节器集被配置为调节所述第一输出电压或所述第二输出电压，以生成用于所述多个存储器面的第一组字线的第一电压偏置，以及
第二线性调节器集，所述第二线性调节器集被配置为调节所述第一输出电压或所述第二输出电压，以生成用于所述多个存储器面的第二组字线的第二电压偏置。
2.根据权利要求1所述的存储器器件，其中：
所述多个存储器面中的每一个包括对应地与位线耦合的多个存储器串；并且
与所述第二组字线相比，所述第一组字线对所述存储器器件的读取操作的串电流具有较高影响。
3.根据权利要求1或2所述的存储器器件，其中，所述第一组字线包括一条或多条选定的字线以及所述一条或多条选定的字线的直接相邻的字线。
4.根据权利要求1或2所述的存储器器件，其中，所述第二组字线包括一条或多条虚设字线或者一条或多条专用字线。
5.根据权利要求1所述的存储器器件，其中，所述第一线性调节器集包括多个第一线性调节器子集，所述多个第一线性调节器子集均对应于所述多个存储器面中的一个存储器面。
6.根据权利要求1或5所述的存储器器件，其中，所述第二线性调节器集包括：
第二线性调节器子集，所述第二线性调节器子集被配置为在所述稳定阶段期间调节所述第一输出电压，以生成所述第二电压偏置；以及
第三线性调节器子集，所述第三线性调节器子集被配置为在所述斜变阶段期间调节所述第二输出电压，以生成所述第二电压偏置。
7.根据权利要求1所述的存储器器件，还包括多路复用器电路，所述多路复用器电路连接在所述第一泵集与所述第一线性调节器集之间并且连接在所述第二泵集与所述第一线性调节器集之间。
8.根据权利要求7所述的存储器器件，其中，所述多路复用器电路包括多个双向开关，所述多个双向开关均被配置为交替地将对应的第一线性调节器子集连接到所述第一泵集或所述第二泵集。
9.根据权利要求1所述的存储器器件，还包括：
控制器，所述控制器被配置为控制所述多个双向开关中的一个双向开关，以在字线斜变操作完成之后从斜变电源切换到保持电源。
10.根据权利要求10所述的存储器器件，还包括：
检测器，所述检测器被配置为自动地检测所述字线斜变操作的状态。
11.根据权利要求1所述的存储器器件，其中，所述存储器器件是三维NAND存储器器件。
12.根据权利要求9所述的存储器器件，其中，所述控制器还被配置为：
控制所述第一泵集，以在异步多面独立读取操作中的稳定阶段期间将所述第一输出电压供应到所述多个线性调节器；并且
控制所述第二泵集，以在所述异步多面独立读取操作中的斜变阶段期间将所述第二输出电压供应到所述多个线性调节器。
13.根据权利要求9所述的存储器器件，其中，所述控制器还被配置为：
响应于接收到第一读取操作，控制所述第一泵集和/或所述第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；并且
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
14.根据权利要求13所述的存储器器件，其中，所述控制器还被配置为：
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制所述第一泵集和/或所述第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
15.根据权利要求13所述的存储器器件，其中，所述控制器还被配置为：
在完成所述第二存储器面中的所述第二字线的所述第二斜变操作之后，响应于接收到第三读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
16.一种用于对包括多个存储器面的存储器器件执行异步多面独立读取操作的方法，包括：
控制耦合到所述多个存储器面的第一泵集，以在稳定阶段期间将第一输出电压供应到多个线性调节器；
控制耦合到所述多个存储器面的第二泵集，以在斜变阶段期间将第二输出电压供应到所述多个线性调节器；
控制所述多个线性调节器中的第一线性调节器集，以调节所述第一输出电压或所述第二输出电压，以生成用于所述存储器器件的所述多个存储器面中的一个存储器面的第一组字线的第一电压偏置，以及
控制所述多个线性调节器中的第二线性调节器集，以调节所述第一输出电压或所述第二输出电压，以生成用于所述存储器器件的所述多个存储器面中的一个存储器面的第二组字线的第二电压偏置。
17.根据权利要求16所述的方法，其中，所述多个存储器面包括对应地与位线耦合的多个存储器串，并且与所述第二组字线相比，所述第一组字线对所述存储器器件的读取操作的串电流具有较高影响。
18.根据权利要求16所述的方法，其中，所述第一组字线包括一条或多条选定的字线以及所述一条或多条选定的字线的直接相邻的字线。
19.根据权利要求16所述的方法，其中，所述第二组字线包括一条或多条虚设字线或者一条或多条专用字线。
20.根据权利要求16所述的方法，还包括：
控制第二线性调节器子集，以在所述稳定阶段期间调节所述第一输出电压，以生成所述第二电压偏置；以及
控制第三线性调节器子集，以在所述斜变阶段期间调节所述第二输出电压，以生成所述第二电压偏置。
21.根据权利要求16所述的方法，还包括：
控制双向开关，以交替地将对应的第一线性调节器子集连接到所述第一泵集或所述第二泵集。
22.根据权利要求21所述的方法，还包括：
控制所述双向开关，以在完成字线斜变操作之后从斜变电源切换到保持电源。
23.根据权利要求16所述的方法，还包括：
控制所述第一泵集，以在异步多面独立读取操作中的稳定阶段期间将所述第一输出电压供应到所述多个线性调节器；以及
控制所述第二泵集，以在所述异步多面独立读取操作中的斜变阶段期间将所述第二输出电压供应到所述多个线性调节器。
24.根据权利要求16所述的方法，还包括：
响应于接收到第一读取操作，控制所述第一泵集和/或所述第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；并且
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
25.根据权利要求24所述的方法，还包括：
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制所述第一泵集和/或所述第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
26.根据权利要求24所述的方法，还包括：
在完成所述第二存储器面中的所述第二字线的所述第二斜变操作之后，响应于接收到第三读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
27.一种存储器系统，包括：
存储器器件，所述存储器器件包括：
多个存储器面；
第一泵集，所述第一泵集被配置为在稳定阶段期间将第一输出电压供应到多个线性调节器；以及
第二泵集，所述第二泵集被配置为在斜变阶段期间将第二输出电压供应到所述多个线性调节器；
其中，所述多个线性调节器包括：
第一线性调节器集，所述第一线性调节器集被配置为调节所述第一输出电压或所述第二输出电压，以生成用于第一组字线的第一电压偏置，以及
第二线性调节器集，所述第二线性调节器集被配置为调节所述第一输出电压或所述第二输出电压，以生成用于第二组字线的第二电压偏置；以及
存储器控制器，所述存储器控制器被配置为控制所述存储器器件，以执行异步多面独立读取操作。
28.根据权利要求27所述的存储器系统，其中：
所述多个存储器面中的每一个包括对应地与位线耦合的多个存储器串；并且
与所述第二组字线相比，所述第一组字线对所述存储器器件的读取操作的串电流具有较高影响。
29.根据权利要求27或28所述的存储器系统，其中，所述第一组字线包括一条或多条选定的字线以及所述一条或多条选定的字线的直接相邻的字线。
30.根据权利要求27或28所述的存储器系统，其中，所述第二组字线包括一条或多条虚设字线或者一条或多条专用字线。
31.根据权利要求27所述的存储器系统，其中，所述第一线性调节器集包括多个第一线性调节器子集，所述多个第一线性调节器子集均对应于所述多个存储器面中的一个存储器面。
32.根据权利要求27或31所述的存储器系统，其中，所述第二线性调节器集包括：
第二线性调节器子集，所述第二线性调节器子集被配置为在所述稳定阶段期间调节所述第一输出电压，以生成所述第二电压偏置；以及
第三线性调节器子集，所述第三线性调节器子集被配置为在所述斜变阶段期间调节所述第二输出电压，以生成所述第二电压偏置。
33.根据权利要求27所述的存储器系统，其中，所述存储器器件还包括多路复用器电路，所述多路复用器电路连接在所述第一泵集与所述第一线性调节器集之间并且连接在所述第二泵集与所述第一线性调节器集之间。
34.根据权利要求33所述的存储器系统，其中，所述多路复用器电路包括多个双向开关，所述多个双向开关均被配置为交替地将对应的第一线性调节器子集连接到所述第一泵集或所述第二泵集。
35.根据权利要求27所述的存储器系统，还包括：
控制器，所述控制器被配置为控制所述多个双向开关中的一个双向开关，以在字线斜变操作完成之后从斜变电源切换到保持电源。
36.根据权利要求35所述的存储器系统，还包括：
检测器，所述检测器被配置为自动地检测所述字线斜变操作的状态。
37.根据权利要求27所述的存储器系统，其中，所述存储器器件是三维NAND存储器器件。
38.根据权利要求35所述的存储器系统，其中，所述控制器还被配置为：
控制所述第一泵集，以在异步多面独立读取操作中的稳定阶段期间将所述第一输出电压供应到所述多个线性调节器；并且
控制所述第二泵集，以在所述异步多面独立读取操作中的斜变阶段期间将第二输出电压供应到所述多个线性调节器。
39.根据权利要求35所述的存储器系统，其中，所述控制器还被配置为：
响应于接收到第一读取操作，控制所述第一泵集和/或所述第二泵集，以执行第一存储器面中的第一字线的第一斜变操作；并且
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第二字线的第二斜变操作。
40.根据权利要求39所述的存储器系统，其中，所述控制器还被配置为：
在完成所述第一存储器面中的所述第一字线的所述第一斜变操作之后，响应于接收到第二读取操作和第三读取操作，控制所述第一泵集和/或所述第二泵集，以同时地执第二存储器面中的第二字线的第二斜变操作和第三存储器面中的第三字线的第三斜变操作。
41.根据权利要求39所述的存储器系统，其中，所述控制器还被配置为：
在完成所述第二存储器面中的所述第二字线的所述第二斜变操作之后，响应于接收到第三读取操作，控制所述第一泵集和/或所述第二泵集，以执行第二存储器面中的第三字线的第三斜变操作。
CN202180001094.2A 2021-03-30 2021-03-30 三维存储器器件中的异步多面独立方案动态模拟资源共享 Pending CN113994431A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/083909 WO2022204930A1 (en) 2021-03-30 2021-03-30 Asynchronous multi-plane independent scheme dynamic analog resource sharing in three-dimensional memory devices

Publications (1)

Publication Number Publication Date
CN113994431A true CN113994431A (zh) 2022-01-28

Family

ID=79734954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001094.2A Pending CN113994431A (zh) 2021-03-30 2021-03-30 三维存储器器件中的异步多面独立方案动态模拟资源共享

Country Status (6)

Country Link
US (1) US11901034B2 (zh)
JP (1) JP7433482B2 (zh)
KR (1) KR20230012640A (zh)
CN (1) CN113994431A (zh)
TW (1) TWI808420B (zh)
WO (1) WO2022204930A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
KR100362700B1 (ko) 2000-02-03 2002-11-27 삼성전자 주식회사 반도체 메모리 장치의 전압 레귤레이터 회로
US6522193B2 (en) * 2000-12-19 2003-02-18 Hynix Semiconductor Inc. Internal voltage generator for semiconductor memory device
JP2010108541A (ja) 2008-10-29 2010-05-13 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の書込み方法および書込み装置
US10579458B2 (en) * 2015-11-13 2020-03-03 Sandisk Technologies Llc Data logger
CN106843744B (zh) * 2015-12-03 2020-05-26 群联电子股份有限公司 数据程序化方法与存储器储存装置
US9698676B1 (en) * 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
KR102477267B1 (ko) * 2017-11-14 2022-12-13 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
JP6592126B2 (ja) 2018-02-09 2019-10-16 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． ビット線電源供給装置
US10504562B2 (en) * 2018-03-12 2019-12-10 Micron Technology, Inc. Power management integrated circuit load switch driver with dynamic biasing
US10877696B2 (en) * 2019-03-28 2020-12-29 Intel Corporation Independent NAND memory operations by plane
US10796773B1 (en) * 2019-05-14 2020-10-06 Micron Technolgy, Inc. Memory devices including voltage generation systems
US10867684B1 (en) * 2019-08-29 2020-12-15 Micron Technology, Inc. Driving access lines to target voltage levels
CN112513988B (zh) * 2020-11-06 2024-07-12 长江存储科技有限责任公司 伪异步多平面独立读取
US11443816B2 (en) * 2020-12-01 2022-09-13 Micron Technology, Inc. Managing digitally-controlled charge pump operation in a memory sub-system

Also Published As

Publication number Publication date
US11901034B2 (en) 2024-02-13
TWI808420B (zh) 2023-07-11
US20220319571A1 (en) 2022-10-06
WO2022204930A1 (en) 2022-10-06
TW202303616A (zh) 2023-01-16
JP2023531028A (ja) 2023-07-20
JP7433482B2 (ja) 2024-02-19
KR20230012640A (ko) 2023-01-26

Similar Documents

Publication Publication Date Title
US20240161789A1 (en) Page buffer circuits in three-dimensional memory devices
CN113544784B (zh) 用于三维nand存储器的固件修复
US20230238067A1 (en) Method of programming and verifying memory device and related memory device
US11984193B2 (en) Page buffer circuits in three-dimensional memory devices
WO2022247775A1 (zh) 存储器及其擦除验证方法、操作方法、存储器系统
US12020758B2 (en) Nonvolatile memory device, storage device including nonvolatile memory device, and operating method of storage device
CN113168879B (zh) 存储器件的读取操作中的基于开放块的读取偏移量补偿
US20220107751A1 (en) Nonvolatile memory with on-chip encoding for foggy-fine programming
CN113544781B (zh) 在3d nand存储器设备中通过阵列源极耦合减少编程干扰的方法
TWI808420B (zh) 記憶體元件及其操作方法
CN113994433A (zh) 多遍编程中的负栅极应力操作机器存储器件
US20240046980A1 (en) Systems, methods and media of optimization of temporary read errors in 3d nand memory devices
CN113228186B (zh) 多遍编程中的负栅极应力操作机器存储器件
US20230402101A1 (en) Techniques for determining last programmed wordline
US20240220168A1 (en) Memory devices, operation method thereof and memory system
CN117711465A (zh) 3d nand存储器件及其控制方法
CN117995244A (zh) 3d nand系统中的控制方法和系统
CN114400033A (zh) 一种存储装置及其控制方法
CN118280424A (zh) 存储器装置、存储器装置的编程方法和存储器系统
CN118072798A (zh) 一种改进3d nand系统中的编程操作的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination