CN113784502A - 防弯翘印制电路板及改善印制电路板弯翘的方法 - Google Patents
防弯翘印制电路板及改善印制电路板弯翘的方法 Download PDFInfo
- Publication number
- CN113784502A CN113784502A CN202111038791.3A CN202111038791A CN113784502A CN 113784502 A CN113784502 A CN 113784502A CN 202111038791 A CN202111038791 A CN 202111038791A CN 113784502 A CN113784502 A CN 113784502A
- Authority
- CN
- China
- Prior art keywords
- frame
- layers
- printed circuit
- circuit board
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000005457 optimization Methods 0.000 claims abstract description 57
- 239000002344 surface layer Substances 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 127
- 229910052802 copper Inorganic materials 0.000 claims description 104
- 239000010949 copper Substances 0.000 claims description 104
- 239000010410 layer Substances 0.000 claims description 90
- 239000000463 material Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 7
- 239000011889 copper foil Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000003825 pressing Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000011152 fibreglass Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供了一种防弯翘印制电路板及改善印制电路板弯翘的方法。防弯翘印制电路板包括多个工作板,多个工作板包括多个两两对称工作板面层,工作板包括工艺边框和多个板组,每一板组包括板组边框和至少两个单元板,至少一个单元板上具有板内优化结构,板内优化结构包括多个第一正方形无功能焊盘。本发明基于印制电路板自身特性及影响弯翘的特性,通过包括多个第一正方形无功能焊盘的板内优化结构消除板内应力,不会延长交期,也不会增加成本,且不受机种空间的影响,也不受机构件布局或零件布局的影响,从根源上解决了PCB弯翘。
Description
技术领域
本发明涉及印制电路板技术领域,具体地,涉及一种防弯翘印制电路板及改善印制电路板弯翘的方法。
背景技术
印制电路板即Printed Circuit Board,简称PCB,是电子工业的重要部件之一。几乎每种电子设备,小到电子手表、计算器,大到计算机、通信电子设备、军用武器系统,只要有集成电路等电子元件,为了使各个元件之间的电气互连,都要使用PCB。如图1所示,PCB的主要组成为覆铜板,覆铜板的成份为铜箔1、玻纤布、环氧树脂和填料,玻纤布、环氧树脂和填料形成中间层2,中间层2填充在两层铜箔1之间。PCB制作时大多需要压合工艺,在压合过程中,半固化片经过软化、流动并填充图形、最终固化三个阶段将两张或多张覆铜板(也叫芯板)粘合在一起,在压合完成后,PCB温度下降,热膨胀系数(简称CTE)比较大的环氧树脂由于已经固化,被玻纤布和铜箔限制约束其收缩,则PCB内部存在拉应力,同时由于PCB内部残铜率(残铜率指板平面上有铜的面积和整板面积之比)不均匀,部分位置存在较大铜面而形成高温区,导致PCB内部残铜率高的区域产生压应力,反之残铜率低的区域产生拉应力,从而造成PCB弯翘。
由于PCB表面的一些电子元件与PCB之间的连接为刚性连接,当PCB出现形变后,会导致电子元件与PCB贴件表面发生断开的情况,从而影响使用。
现有技术中,有采用以下方案改善PCB弯翘:
方案一、PCB生产后,在供应商端增加压烤工艺,消除板内应力以改善PCB弯翘;
方案二、采用特殊治具或PIN针固定PCB,改善PCB弯翘;
方案三、通过优化PCB排版方式,如对称排版、优化连接桥和小板摆放位置等方式改善PCB弯翘。
上述改善PCB弯翘的方案中,方案一由于增加了PCB生产流程,容易导致交期延长,增加了成本,且存在内应力释放不完全现象,无法完全杜绝PCB弯翘;方案二由于增加了特殊治具或PIN针固定,增加了成本,而且存在部分机种受到空间的影响,无法设置PIN针的情况;方案三由于PCB排版受机构件布局或零件布局的影响,不可能完全均匀和对称的布置,导致PCB中存在结构应力,无法完全杜绝PCB弯翘。
发明内容
有鉴于此,本发明首先提供一种防弯翘印制电路板。
本发明提供的防弯翘印制电路板,包括多个工作板,多个工作板包括多个两两对称工作板面层,所述工作板包括工艺边框和多个板组,每一所述板组包括板组边框和至少两个单元板,至少一个所述单元板上具有板内优化结构,所述板内优化结构包括多个间隔分布的第一正方形无功能焊盘。
优选地,在上述的防弯翘印制电路板中,每个所述第一正方形无功能焊盘的边长为1.5mm-2.8mm,且相邻两个所述第一正方形无功能焊盘之间的间距为0.45mm-0.8mm。
优选地,在上述的防弯翘印制电路板中,至少一个所述工艺边框上具有边框优化结构,或者至少一个板组边框上具有边框优化结构,或者至少一个所述工艺边框上和至少一个板组边框上皆具有边框优化结构。
优选地,在上述的防弯翘印制电路板中,所述两两对称工作层分为残铜率高的层和残铜率低的层,所述工艺边框上的边框优化结构包括间隔设置在残铜率高的层上的多个铜条,每个所述铜条的长度为12mm-24mm,相邻两个所述铜条之间的间距为0.5mm-1.0mm。
优选地,在上述的防弯翘印制电路板中,所述工艺边框上的边框优化结构还包括间隔设置在残铜率低的层上的多个第二正方形无功能焊盘,每个所述第二正方形无功能焊盘的边长为1.5mm-2.8mm,相邻两个所述第二正方形无功能焊盘之间的间距为0.45mm-0.8mm。
优选地,在上述的防弯翘印制电路板中,所述板组边框分为表面贴装轨道边框和非表面贴装轨道边框,所述板组边框上的边框优化结构包括间隔设置在所述表面贴装轨道边框上的多个铜条,每个所述铜条的长度为12mm-24mm,相邻两个所述铜条之间的间距为0.5mm-1.0mm。
优选地,在上述的防弯翘印制电路板中,所述板组边框上的边框优化结构还包括在所述非表面贴装轨道边框上通过数控成型的多个将基材切开的开口,相邻两个所述开口的间距为12mm-24mm,且所述开口的宽度为0.8mm或1.0mm。
进一步地,本发明还提供一种改善印制电路板弯翘的方法,包括:
计算每层工作板面的残铜率;
判断多个对称工作板面层残铜率的差值;
针对对称工作板面层残铜率差值大于10%的两层做包括多个第一正方形无功能焊盘的板内优化结构。
优选地,在上述的改善印制电路板弯翘的方法中,针对对称工作板面层残铜率差值大于10%的两层做板内优化结构优化时,包括:对单元板上的空旷区域增加所述第一正方形无功能焊盘。
优选地,在上述的改善印制电路板弯翘的方法中,针对对称工作板面层残铜率差值大于10%的两层做板内优化结构优化时,包括:对单元板上的残铜率高的区域,把铜面打散成多个所述第一正方形无功能焊盘。
优选地,在上述的改善印制电路板弯翘的方法中,判断多个对称工作板面层残铜率的差值后,还包括:针对对称工作板面层残铜率差值大于10%的两层做边框结构优化。
优选地,在上述的改善印制电路板弯翘的方法中,针对对称工作板面层残铜率差值大于10%的两层做边框结构优化时,包括:对该两层上的工作板工艺边框进行结构优化。
优选地,在上述的改善印制电路板弯翘的方法中,对该两层上的工作板工艺边框进行结构优化时,包括:将残铜率高的层的工作板工艺边框优化为多个间隔分布的铜条。
优选地,在上述的改善印制电路板弯翘的方法中,对该两层上的工作板工艺边框进行结构优化时,还包括:将残铜率低的层的工作板工艺边框优化为多个间隔分布的第二正方形无功能焊盘。
优选地,在上述的改善印制电路板弯翘的方法中,针对对称工作板面层残铜率差值大于10%的两层做边框结构优化时,还包括:对该两层上的板组边框进行结构优化。
优选地,在上述的改善印制电路板弯翘的方法中,对该两层上的板组边框做结构优化时,包括:将该两层上的板组边框的表面贴装轨道边框优化多个间隔分布的铜条。
优选地,在上述的改善印制电路板弯翘的方法中,对该两层上的板组边框做结构优化时,还包括:在该两层上的板组边框的非表面贴装轨道边框上数控成型多个间隔分布的开口以将基材切开。
上述防弯翘印制电路板及改善印制电路板弯翘的方法,基于印制电路板自身特性及影响弯翘的特性,从PCB产生弯翘的根源出发,对对称工作板面层残铜率差值大于10%的两层做板内结构优化,通过板内结构优化消除板内应力,不会延长交期,也不会增加成本;且不受机种空间的影响,也不受机构件布局或零件布局的影响,从根源上解决了PCB弯翘。
以下结合附图,详细说明本发明的优点和特征。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施方式及其描述,用来解释本发明的原理。在附图中,
图1为常用PCB的芯板的结构示意图;
图2为根据本发明一个示例性实施例的防弯翘印制电路板的组成示意图;
图3为图2中的A-A剖视图;
图4为根据本发明一个示例性实施例的改善印制电路板弯翘的方法框图;
图5为根据本发明一个示例性实施例的防弯翘印制电路板的简化示意图;
图6为根据本发明一个示例性实施例的板内优化结构的示意图;
图7为根据本发明一个示例性实施例的残铜率高的层的结构示意图;
图8为根据本发明一个示例性实施例的残铜率低的层的结构示意图;
图9为根据本发明一个示例性实施例的工作板的结构示意图;
图10为根据本发明一个示例性实施例的板组的结构示意图;
图11为根据本发明另一个示例性实施例的工作板的结构示意图。
图中标号说明:1、铜箔;2、中间层;101、芯板;102、第一层铜箔;103、第二层铜箔;10、工艺边框;20、板组;210、板组边框;211、表面贴装轨道边框;212、非表面贴装轨道边框;220、单元板;221、空旷区域;222、残铜率高的区域;30、边框优化结构;31、铜条;32、第二正方形无功能焊盘;33、开口;34、上层的间隔;35、下层的间隔;40、板内优化结构;42、第一正方形无功能焊盘。
具体实施方式
在下文的描述中,提供了大量的细节以便能够彻底地理解本发明。然而,本领域技术人员可以了解,如下描述仅示例性地示出了本发明的优选实施例,本发明可以无需一个或多个这样的细节而得以实施。此外,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行详细描述。
结合图2及图3所示,本发明一个实施例的防弯翘印制电路板在厚度方向上包括多个工作板,多个工作板具体为第一层铜箔102、第二层铜箔103和设置在第一层铜箔102和第二层铜箔103之间的多层芯板101(芯板101的结构可以参见图1),第一层铜箔102形成一工作板面层,第二层铜箔103也形成一工作板面层,且每层芯板101的上、下表面也分别形成工作板面层,从而多层工作板包括多个两两对称工作板面层,第一层铜箔102对应为L1,第二层铜箔103对应为LN,从第一层铜箔102往下顺次为L2、L3、L4……,从第二层铜箔103往上顺次为LN-1、LN-2、LN-3……,L1与LN为对称工作板面层,L2与LN-1为对称工作板面层,L3与LN-2为对称工作板面层,L4与LN-3为对称工作板面层……。每一个工作板包括工艺边框10和多个板组20(工艺边框10和多个板组20整体组成工作板,工作板即为Working Panel),每一板组20(板组20即为Shipping Panel)包括板组边框210和至少两个单元板220(单元板220即为PCS)。
针对上述印制电路板,为了改善弯翘,如图4所示,本发明一个实施例提供了如下方法:
S10,计算每层工作板面的残铜率,依次标识为X1、X2…Xn-1、Xn,此处的每层工作板面是指如图2中的L1、L2、L3、L4……、LN-3、LN-2、LN-1、LN,对应地,针对L1、L2、L3、L4……、LN、LN-1、LN-2、LN-3……分别一一对应计算出残铜率X1、X2、X3、X4……Xn-3、Xn-2、Xn-1、Xn。需要说明的是,计算每层工作板面的残铜率,是在一定区域内,计算图形的铜面积与区域面积之百分比,对应图5,该区域的残铜率即为方块图案面积除以(X*Y)再乘以百分之百。
S20,判断多个对称工作板面层残铜率的差值,即,判断X1与Xn的差值,X2与X n-1的差值,X3与Xn-2的差值……。
S30,针对对称工作板面层残铜率差值大于10%的两层做板内优化结构,若X1与Xn的差值大于10%,对L1和LN做板内优化结构,若X2与Xn-1的差值大于10%,对L2和LN-1做板内优化结构……,以此类推。结合参阅图6,板内结构优化40包括多个间隔分布的第一正方形无功能焊盘42,第一正方形无功能焊盘42的边长根据公式ΔL=Δt*Δα*L确定,后文中对公式ΔL=Δt*Δα*L进行详细说明。
上述S30中,包括:对单元板220上的空旷区域221增加第一正方形无功能焊盘42;还包括:对单元板220上的残铜率高的区域222,把铜面打散成多个第一正方形无功能焊盘42。第一正方形无功能焊盘42的个数和第一正方形无功能焊盘42的边长设置以减小对称工作板面层残铜率差值为目的,能使得对称工作板面层残铜率差值不大于10%为最佳。
本发明另一个实施例的方法中,S20后还包括S40:针对对称工作板面层残铜率差值大于10%的两层做边框结构优化,若X1与Xn的差值大于10%,对L1和LN做边框结构优化,若X2与X n-1的差值大于10%,对L2和LN-1做边框结构优化……,以此类推。
上述S40中,包括:对该两层上的工作板工艺边框10做结构优化。对工作板工艺边框10做结构优化包括:将残铜率高的层的工作板工艺边框10优化为多个间隔分布的铜条31,如图7所示,铜条31的长度根据公式ΔL=Δt*Δα*L确定,后文中对公式ΔL=Δt*Δα*L进行详细说明。进一步地,由于正方形无功能焊盘具有如下优点:兼顾间距均匀,环氧树脂流动性好和PCB易生产,对工作板工艺边框10做结构优化还包括:将残铜率低的层的工作板工艺边框10优化为多个间隔分布的第二正方形无功能焊盘32,如图8所示,第二正方形无功能焊盘32的边长根据公式ΔL=Δt*Δα*L确定,后文中对公式ΔL=Δt*Δα*L进行详细说明。
上述S40中,进一步包括:对该两层上的板组边框210做结构优化。对板组边框210做结构优化包括:将该两层上的板组边框210的表面贴装轨道边框211(表面贴装轨道边框简称SMT轨道边框)优化多个间隔分布的铜条31;进一步地,对板组边框210做结构优化还包括:在该两层上的板组边框210的非表面贴装轨道边框212(非表面贴装轨道边框简称非SMT轨道边框)上数控成型多个间隔分布的开口33以将基材切开,如图10所示。
由于芯板101生产过程中人员操作时需要接触Working Panel边框进行收/放板或持板运转,所以同一张芯板101的上、下层上的间隔不可完全重合,若同一张芯板101的上、下层上的间距有重合,芯板101容易从间距处折断。在上述的改善印制电路板弯翘的方法中,如图9和图11所示,做结构优化时,同一工作板的上、下层上的间隔相互错开,即上层的间隔34与下层的间隔35相互错开,如此,能避免工作板(主要是芯板101)在制造过程中板损。需要说明的是,由于第一层铜箔102和第二层铜箔103只有一层工作板面层,此处的同一工作板的上、下层,实际是指芯板101的上、下层。图9中,芯板101的上层采用了多个间隔分布的正方形无功能焊盘优化方式,下层采用了多个间隔分布的铜条优化方式。图11中,芯板101的上层和下层皆采用了多个间隔分布的铜条优化方式。
再一次参阅图6,本发明一个实施例的防弯翘印制电路板,为了实现对称工作板面层残铜率差值大于10%的两层做结构优化,至少其中一个单元板220上具有板内优化结构40。就单个工作板来说,如图1所示,Working Panel包括工艺边框10和四个板组20,Shipping Panel包括板组边框210和两个PCS。经计算,若X2与Xn-1的差值大于10%,则对L2和LN-1做板内优化结构40,板内优化结构40包括多个间隔分布的第一正方形无功能焊盘42,每个第一正方形无功能焊盘42的边长为1.5mm,相邻两个第一正方形无功能焊盘42之间的间距为0.45mm。在未示出的一个实施例中,每个第一正方形无功能焊盘42的边长为2.8mm,相邻两个第一正方形无功能焊盘42之间的间距为0.8mm。在未示出的另一个实施例中,每个第一正方形无功能焊盘42的边长为2.15mm,相邻两个第一正方形无功能焊盘42之间的间距为0.65mm。
为了更进一步地缩小两两对称工作板面层之间的残铜率差值,以使得对称工作板面层残铜率差值不大于10%,从而彻底解决弯翘,工艺边框10和板组边框210上皆具有边框优化结构30,如图7所示,工艺边框10上的边框优化结构30包括间隔设置在L2上的多个铜条31,每个铜条31的长度为12mm,相邻两个铜条31之间的间距L为0.5mm;在未示出的一个实施例中,每个铜条31的长度为24mm,相邻两个铜条31之间的间距L为1mm;在未示出的另一个实施例中,每个铜条31的长度为18mm,相邻两个铜条31之间的间距L为0.75mm。
如图8所示,工艺边框10上的边框优化结构30还包括间隔设置在LN-1上的多个第二正方形无功能焊盘32,每个第二正方形无功能焊盘32的边长为1.5mm,相邻两个第二正方形无功能焊盘32之间的间距L为0.45mm。在未示出的一个实施例中,每个第二正方形无功能焊盘32的边长为2.8mm,相邻两个第二正方形无功能焊盘32之间的间距L为0.8mm。在未示出的另一个实施例中,每个第二正方形无功能焊盘32的边长为2.15mm,相邻两个第二正方形无功能焊盘32之间的间距L为0.65mm。
如图10所示,板组边框210分为表面贴装轨道边框211和非表面贴装轨道边框212,板组边框210的边框优化结构30包括间隔设置在表面贴装轨道边框211上的多个铜条31,每个铜条31的长度为12mm,相邻两个铜条31之间的间距L为0.5mm;在未示出的一个实施例中,每个铜条31的长度为24mm,相邻两个铜条31之间的间距L为1mm;在未示出的另一个实施例中,每个铜条31的长度为18mm,相邻两个铜条31之间的间距L为0.75mm。
进一步地,板组边框210的边框优化结构30还包括在非表面贴装轨道边框212上通过数控成型(即,CNC成型)的多个开口33,多个开口33间隔分布且将基材切开,相邻两个开口33的间距为12mm,开口33的宽度为0.8mm;在未示出的一个实施例中,开口33的间距为24mm,开口33的宽度为1.0mm;在未示出的另一个实施例中,开口33的间距为18mm,开口33的宽度为1.0mm。应当能理解地,开口33的宽度由成型刀具决定。
由于印制电路板压合过程中弯翘变形量理论推算公示如下:
ΔL=Δt*Δα*L
Δt:温度变化量;Δα:热膨胀系数(也称为CTE),Δα=α环氧树脂-α玻纤布-α铜箔,其中,环氧树脂的CTE值为200~400ppm/℃,铜的CTE值为17ppm/℃,玻纤布的CTE值为:6-7ppm/℃;L:PCB长度。
以长度为300mm的常规PCB来说,PCB压合最高温度若为210度,PCB生产车间室温(即,PCB的表面温度)若为22度,环氧树脂的CTE值取最大值400,玻纤布的CTE值取7,若不做结构优化,则:
ΔL=Δt*Δα*L=(210-22)℃*(400+17+7)x10-6/℃*300mm
=23.9mm
由以上理论推算可以看出,当PCB长度为300mm的全铜面时,PCB膨胀后变长23.9mm,以最严重的情况考虑,假设变形量全部转化为PCB板弯翘,那么PCB最大的弯翘程度是23.9mm。也就是说,若不做结构优化,PCB最大的弯翘变形量为23.9mm。
而采用本发明上述实施例方法优化后的PCB,基于边长为1.5m的第一正方形无功能焊盘42(或者第二正方形无功能焊盘32),
ΔL=Δt*Δα*L=(210-22)℃*(400+17+7)x10-6/℃*1.5mm
=0.12mm
基于边长为2.8mm的第一正方形无功能焊盘42,在CTE=200时,
ΔL=Δt*Δα*L=(210-22)℃*(400+17+7)x10-6/℃*2.8mm
=0.11mm
可见,采用本发明上述实施例方法优化后的PCB,对应双倍速率同步动态随机存储器(DDR)/中央处理器(CPU)/图形处理器(GPU)等大零件区域的最大的弯翘变形量能控制在0.12mm内,该最大的弯翘变形量不大于SMT锡厚(SMT锡厚一般为0.12mm),从而能保证DDR/CPU/GPU等大零件区域的焊接性。
需要说明的是,在做结构优化时,若SMT钢网厚度为0.12mm,即SMT锡厚为0.12mm,为了让DDR/CPU/GPU等大零件区域焊接性好,其对应区域变形量应小于0.12mm,基于如下计算:
L2=ΔL/Δt/Δα=0.12mm/((210-22)℃*(400+17+7)x10-6/℃)=1.5mm
同理:当CTE=200ppm时,L2=2.85mm,从而能确定出第一正方形无功能焊盘42的边长。
对于第二正方形无功能焊盘32,效果和确定方式与第一正方形无功能焊盘42相同,在此就不多做赘述。
采用本发明上述实施例方法优化后的PCB,基于长度为12mm的铜条31,最长全铜面即为12mm,
ΔL=Δt*Δα*L=(210-22)℃*(400+17+7)x10-6/℃*12mm
=0.956mm
基于长度为24mm的铜条31,最长全铜面为24mm,在CTE=200时,ΔL=Δt*Δα*L=(210-22)℃*200x10-6/℃*24mm
=0.902mm
可见,采用本发明上述实施例方法优化后的PCB,最大的弯翘变形量能控制在1mm内,该弯翘变形量不会对PCB表面的电子元件产生影响。
需要说明的是,在做结构优化时,若要控制弯翘变形量为1mm,L1=ΔL/Δt/Δα=1mm/((210-22)℃*(400+17+7)x10-6/℃)=12.55mm,同理:当CTE=200ppm时,L1=23.75mm,从而能确定出铜条31的长度。
需要说明的是,若板内优化结构40就能使两两对称工作板面层之间的残铜率差值小于等于10%,可以不做边框结构优化。若板内优化结构40结合工艺边框10上的边框优化结构30就能使两两对称工作板面层之间的残铜率差值小于等于10%,可以仅在工艺边框10上设置边框优化结构30;同样地,若板内优化结构40结合板组边框210上的边框优化结构30就能使两两对称工作板面层之间的残铜率差值小于等于10%,可以仅在板组边框210上设置边框优化结构30。
本发明的描述中,需要理解的是,方位词“往上”、“往下”所指示的方位或位置关系通常是基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,在未作相反说明的情况下,这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作,因此不能理解为对本发明保护范围的限制;方位词“内”、“外”是指相对于各部件本身的轮廓的内外。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述图中所示的一个或多个部件或特征与其他部件或特征的空间位置关系。应当理解的是,空间相对术语不但包含部件在图中所描述的方位,还包括使用或操作中的不同方位。例如,如果附图中的部件被整体倒置,则部件“在其他部件或特征上方”或“在其他部件或特征之上”的将包括部件“在其他部件或构造下方”或“在其他部件或构造之下”的情况。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。此外,这些部件或特征也可以其他不同角度来定位(例如旋转90度或其他角度),本文意在包含所有这些情况。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、部件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (17)
1.一种防弯翘印制电路板,包括多个工作板,多个工作板包括多个两两对称工作板面层,所述工作板包括工艺边框和多个板组,每一所述板组包括板组边框和至少两个单元板,其特征在于,至少一个所述单元板上具有板内优化结构,所述板内优化结构包括多个间隔分布的第一正方形无功能焊盘。
2.根据权利要求1所述的防弯翘印制电路板,其特征在于,每个所述第一正方形无功能焊盘的边长为1.5mm-2.8mm,且相邻两个所述第一正方形无功能焊盘之间的间距为0.45mm-0.8mm。
3.根据权利要求1所述的防弯翘印制电路板,其特征在于,至少一个所述工艺边框上具有边框优化结构,或者至少一个板组边框上具有边框优化结构,或者至少一个所述工艺边框上和至少一个板组边框上皆具有边框优化结构。
4.根据权利要求3所述的防弯翘印制电路板,其特征在于,所述两两对称工作层分为残铜率高的层和残铜率低的层,所述工艺边框上的边框优化结构包括间隔设置在残铜率高的层上的多个铜条,每个所述铜条的长度为12mm-24mm,相邻两个所述铜条之间的间距为0.5mm-1.0mm。
5.根据权利要求4所述的防弯翘印制电路板,其特征在于,所述工艺边框上的边框优化结构还包括间隔设置在残铜率低的层上的多个第二正方形无功能焊盘,每个所述第二正方形无功能焊盘的边长为1.5mm-2.8mm,相邻两个所述第二正方形无功能焊盘之间的间距为0.45mm-0.8mm。
6.根据权利要求3所述的防弯翘印制电路板,其特征在于,所述板组边框分为表面贴装轨道边框和非表面贴装轨道边框,所述板组边框上的边框优化结构包括间隔设置在所述表面贴装轨道边框上的多个铜条,每个所述铜条的长度为12mm-24mm,相邻两个所述铜条之间的间距为0.5mm-1.0mm。
7.根据权利要求6所述的防弯翘印制电路板,其特征在于,所述板组边框上的边框优化结构还包括在所述非表面贴装轨道边框上通过数控成型的多个将基材切开的开口,相邻两个所述开口的间距为12mm-24mm,且所述开口的宽度为0.8mm或1.0mm。
8.一种改善印制电路板弯翘的方法,其特征在于,包括:
计算每层工作板面的残铜率;
判断多个对称工作板面层残铜率的差值;
针对对称工作板面层残铜率差值大于10%的两层做包括多个第一正方形无功能焊盘的板内优化结构。
9.根据权利要求8所述的改善印制电路板弯翘的方法,其特征在于,针对对称工作板面层残铜率差值大于10%的两层做板内优化结构优化时,包括:对单元板上的空旷区域增加所述第一正方形无功能焊盘。
10.根据权利要求8所述的改善印制电路板弯翘的方法,其特征在于,针对对称工作板面层残铜率差值大于10%的两层做板内优化结构优化时,包括:对单元板上的残铜率高的区域,把铜面打散成多个所述第一正方形无功能焊盘。
11.根据权利要求8所述的改善印制电路板弯翘的方法,其特征在于,判断多个对称工作板面层残铜率的差值后,还包括:针对对称工作板面层残铜率差值大于10%的两层做边框结构优化。
12.根据权利要求11所述的改善印制电路板弯翘的方法,其特征在于,针对对称工作板面层残铜率差值大于10%的两层做边框结构优化时,包括:对该两层上的工作板工艺边框进行结构优化。
13.根据权利要求12所述的改善印制电路板弯翘的方法,其特征在于,对该两层上的工作板工艺边框进行结构优化时,包括:将残铜率高的层的工作板工艺边框优化为多个间隔分布的铜条。
14.根据权利要求13所述的改善印制电路板弯翘的方法,其特征在于,对该两层上的工作板工艺边框进行结构优化时,还包括:将残铜率低的层的工作板工艺边框优化为多个间隔分布的第二正方形无功能焊盘。
15.根据权利要求12所述的改善印制电路板弯翘的方法,其特征在于,针对对称工作板面层残铜率差值大于10%的两层做边框结构优化时,还包括:对该两层上的板组边框进行结构优化。
16.根据权利要求15所述的改善印制电路板弯翘的方法,其特征在于,对该两层上的板组边框做结构优化时,包括:将该两层上的板组边框的表面贴装轨道边框优化多个间隔分布的铜条。
17.根据权利要求16所述的改善印制电路板弯翘的方法,其特征在于,对该两层上的板组边框做结构优化时,还包括:在该两层上的板组边框的非表面贴装轨道边框上数控成型多个间隔分布的开口以将基材切开。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111038791.3A CN113784502B (zh) | 2021-09-06 | 2021-09-06 | 防弯翘印制电路板及改善印制电路板弯翘的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111038791.3A CN113784502B (zh) | 2021-09-06 | 2021-09-06 | 防弯翘印制电路板及改善印制电路板弯翘的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113784502A true CN113784502A (zh) | 2021-12-10 |
CN113784502B CN113784502B (zh) | 2024-05-28 |
Family
ID=78841092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111038791.3A Active CN113784502B (zh) | 2021-09-06 | 2021-09-06 | 防弯翘印制电路板及改善印制电路板弯翘的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113784502B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114258198A (zh) * | 2021-12-31 | 2022-03-29 | 汕头凯星印制板有限公司 | 一种减少板件翘曲的多层电路板加工方法 |
CN114478044A (zh) * | 2021-12-26 | 2022-05-13 | 南通威斯派尔半导体技术有限公司 | 一种改善覆铜陶瓷基板母板翘曲的方法 |
CN114867229A (zh) * | 2022-05-12 | 2022-08-05 | 深圳崇达多层线路板有限公司 | 一种改善pcb弓曲的设计方法 |
CN114867229B (zh) * | 2022-05-12 | 2024-05-31 | 深圳崇达多层线路板有限公司 | 一种改善pcb弓曲的设计方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326842A (ja) * | 1994-05-31 | 1995-12-12 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JPH11177191A (ja) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | プリント配線板および多層プリント配線板 |
CN101066001A (zh) * | 2004-11-18 | 2007-10-31 | 松下电器产业株式会社 | 布线基板及其制造方法以及半导体器件 |
CN101877938A (zh) * | 2009-11-26 | 2010-11-03 | 深南电路有限公司 | 薄板印制电路板加工方法及薄板印制电路板 |
JP2016143726A (ja) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN106231785A (zh) * | 2016-08-18 | 2016-12-14 | 深圳崇达多层线路板有限公司 | 印刷电路板压合结构以及多层印刷电路板 |
-
2021
- 2021-09-06 CN CN202111038791.3A patent/CN113784502B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326842A (ja) * | 1994-05-31 | 1995-12-12 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JPH11177191A (ja) * | 1997-12-12 | 1999-07-02 | Mitsubishi Electric Corp | プリント配線板および多層プリント配線板 |
CN101066001A (zh) * | 2004-11-18 | 2007-10-31 | 松下电器产业株式会社 | 布线基板及其制造方法以及半导体器件 |
CN101877938A (zh) * | 2009-11-26 | 2010-11-03 | 深南电路有限公司 | 薄板印制电路板加工方法及薄板印制电路板 |
JP2016143726A (ja) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
CN106231785A (zh) * | 2016-08-18 | 2016-12-14 | 深圳崇达多层线路板有限公司 | 印刷电路板压合结构以及多层印刷电路板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114478044A (zh) * | 2021-12-26 | 2022-05-13 | 南通威斯派尔半导体技术有限公司 | 一种改善覆铜陶瓷基板母板翘曲的方法 |
CN114258198A (zh) * | 2021-12-31 | 2022-03-29 | 汕头凯星印制板有限公司 | 一种减少板件翘曲的多层电路板加工方法 |
CN114867229A (zh) * | 2022-05-12 | 2022-08-05 | 深圳崇达多层线路板有限公司 | 一种改善pcb弓曲的设计方法 |
CN114867229B (zh) * | 2022-05-12 | 2024-05-31 | 深圳崇达多层线路板有限公司 | 一种改善pcb弓曲的设计方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113784502B (zh) | 2024-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113784502A (zh) | 防弯翘印制电路板及改善印制电路板弯翘的方法 | |
KR100783461B1 (ko) | 다층 구조의 프린트 배선 기판 및 프린트 배선 기판의 제조방법 | |
US8217271B2 (en) | Multilayered wiring board | |
KR101207700B1 (ko) | 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기 | |
CN215956715U (zh) | 防弯翘印制电路板 | |
US20150062849A1 (en) | Printed wiring board | |
CN113784522A (zh) | 改善印制电路板弯翘的方法及防弯翘印制电路板 | |
US9661762B2 (en) | Printed wiring board | |
KR101053141B1 (ko) | 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법 | |
CN215956716U (zh) | 防弯翘印制电路板 | |
KR100687557B1 (ko) | 뒤틀림이 개선된 기판 및 기판형성방법 | |
US20090052835A1 (en) | Multilayer wiring board | |
CN102088825A (zh) | 多层电路板、用于制造该多层电路板的方法以及电子设备 | |
CN103857174A (zh) | 印刷电路板及其制造方法 | |
JP7037521B2 (ja) | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 | |
JP2009054621A (ja) | 多層配線基板 | |
JP2000151035A (ja) | 配線基板とその製造方法 | |
CN114282414A (zh) | Pcb用玻纤布经/纬纱铺排方向优化设计方法及系统 | |
CN114867229B (zh) | 一种改善pcb弓曲的设计方法 | |
CN209982821U (zh) | 可拼接式安全型印刷电路板 | |
JPH08195566A (ja) | 多層型電子基板とその製造方法、及び演算処理用ボード | |
CN102933027B (zh) | 一种改善覆铜板及pcb翘曲或扭曲变形的方法 | |
US20090265028A1 (en) | Organic Substrate with Asymmetric Thickness for Warp Mitigation | |
US6633488B1 (en) | Printed circuit board unit with correction member | |
CN110379792A (zh) | 用于温度循环的电子组件焊点 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |