CN113782532A - 一种半导体器件及其制作方法、电子设备 - Google Patents

Abstract

本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体器件技术领域，以增大下部电极的表面积，从而增大电容器的存储容量，并提高半导体器件的数据存储性能。所述半导体器件包括基底和至少一个电容器。至少一个电容器形成在基底上。每个电容器均包括下部电极、上部电极、以及位于下部电极和上部电极之间的介电层。介电层覆盖下部电极。至少一个下部电极各部分的径向截面积均相等。所述半导体器件的制作方法用于制作上述技术方案所提供的半导体器件。本发明提供的半导体器件应用在电子设备中。

Description

一种半导体器件及其制作方法、电子设备

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法、电子设备。

背景技术

电容器是一种可以存储电量和电能的元件。可以通过在电容器的两个电极上施加不同的电压，使得电容器内储存不同数量的电荷。在此基础上，可以通过电容器来实现对不同数据的存储。由此可见，电容器的品质直接影响半导体器件的数据存储性能。

但是，在现有半导体器件中电容器所具有的下部电极的下部截面积较小，使得下部电极的表面积较小，从而导致电容器的存储容量较小，以及半导体器件的数据存储性能较差。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法、电子设备，用于增大下部电极的下部截面积，使得下部电极的表面积增大，从而提高电容器的存储容量，以及半导体器件的数据存储性能。

为了实现上述目的，本发明提供了一种半导体器件，该半导体器件包括：

基底；

形成在基底上的至少一个电容器，每个电容器均包括下部电极、上部电极、以及位于下部电极和上部电极之间的介电层，介电层覆盖下部电极，至少一个下部电极各部分的径向截面积均相等。

与现有技术相比，本发明提供的半导体器件中，在基底上形成有至少一个电容器，并且电容器所包括的下部电极各部分的径向截面积均相等。换句话说，沿着下部电极的高度方向，电容器所包括的下部电极为“上下等宽”结构。相比于现有技术中下部电极为“上宽下窄”结构，本发明提供的半导体器件中下部电极的下部截面积较大，增大了下部电极的表面积，从而增大了电容器的存储容量，并提高半导体器件的数据存储性能。此外，下部电极的下部截面积较大，还可以使得下部电极、以及与下部电极电连接的结构之间的接触面积增大。因接触面积与接触电阻成反比，下部电极、以及与下部电极电连接的结构之间接触面积增大，可以使得二者之间的接触电阻减小，从而提高半导体器件的工作性能。

本发明还提供了一种半导体器件的制作方法，该半导体器件的制作方法包括：

提供一基底；

在基底上形成至少一个电容器，每个电容器均包括下部电极、上部电极、以及位于下部电极和上部电极之间的介电层，至少一个下部电极各部分的径向截面积均相等。

与现有技术相比，本发明提供的半导体器件的制作方法的有益效果与上述技术方案提供的半导体器件的有益效果相同，此处不做赘述。

本发明还提供了一种电子设备，该电子设备包括上述技术方案提供的半导体器件。

与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案提供的半导体器件的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有技术中形成下部电极的制作过程示意图；

图2为本发明实施例提供的半导体器件结构示意图；

图3为本发明实施例中在基底上形成电极材料层后结构示意图；

图4为本发明实施例中在电极材料层上形成金属掩膜后结构示意图；

图5为图4所示结构沿竖直方向上的结构剖视图；

图6为本发明实施例中采用金属辅助化学液刻蚀方式刻蚀一定高度的电极材料层后结构示意图；

图7为图6所示结构沿竖直方向上的结构剖视图；

图8为图7所示结构在形成下部电极后结构示意图；

图9为本发明实施例中在基底上形成下部电极后立体结构示意图；

图10为图9所示结构的俯视图；

图11为本发明实施例中形成介电层后结构示意图；

图12为图11所示结构的俯视图；

图13为本发明实施例中形成上部电极后结构沿竖直方向上的结构剖视图；

图14为本发明实施例提供的半导体器件的制作方法流程图。

附图标记：

1为基底，11为有源区，2为电容器，21为下部电极，22为介电层，23为上部电极，3为电极材料层，4为金属掩膜，5为刻蚀溶液，6为存储节点接触结构。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

如图1所示，半导体器件中晶体管、以及与相应晶体管所具有的有源区电连接的着陆焊盘制作完成后。需要在各着陆焊盘上形成覆盖着陆焊盘的牺牲层，并在牺牲内开设过孔。后续在过孔内形成与各着陆焊盘相对应的下部电极，为后续形成电容器整体结构打下基础。

但是，随着半导体器件的微缩，半导体器件各部分的尺寸逐渐减小。相应的，在牺牲层内开设的过孔的高宽比增大。在此基础上，采用等离子体刻蚀方式，自牺牲层的顶部向下刻蚀牺牲层形成过孔时。随着过孔深度的增加，能够实际参与刻蚀的等离子体数量逐渐减少。换句话说，在过孔孔口实际参与刻蚀的等离子体数量大于向过孔孔底延伸方向上任一处实际参与刻蚀的等离子体数量。因此在过孔孔口被刻蚀掉的牺牲层的量大于向过孔孔底延伸方向上任一处被刻蚀掉的牺牲层的量，最终形成的过孔孔口处宽度大于向过孔孔底延伸方向任一处的宽度，即形成“上宽下窄”形状的过孔。

当过孔为“上宽下窄”的形状时，在过孔内形成的下部电极也呈现为“上宽下窄”的形状。而当下部电极为“上宽下窄”的形状，并且下部电极顶部宽度相同时，此下部电极具有的表面积小于“下上等宽”的下部电极具有的表面积。当下部电极具有的表面积变小时，因电容与表面积成正比，则使得基于此下部电极形成电容器的电容较小，进一步导致半导体器件的数据存储性能变差。此外，当下部电极为“上宽下窄”的形状时，下部电极的下部截面积较小，即下部电极与相应着陆焊盘的接触面积较小。当下部电极与相应着陆焊盘的接触面积较小时，因接触面积与接触电阻成反比，则下部电极与相应着陆焊盘的接触电阻较大，使得下部电极与相应着陆焊盘之间的导电性能较差，导致半导体器件的工作性能较差。

为了解决现有半导体器件中电容器所具有的下部电极的下部截面积较小，使得下部电极的表面积变小，造成电容器的存储容量较小，以及半导体器件数据存储性能较差的技术问题，本发明提供了一种半导体器件及其制作方法、电子设备。其中，半导体器件中至少一个下部电极各部分的径向截面积均相等，增大了下部电极的下部截面积、以及下部电极的表面积，使得电容器的存储容量变大，最终使得半导体器件的数据存储性能得以提升。

针对于上述技术问题，本发明实施例提供了一种半导体器件，该半导体器件可以应用于动态随机存取存储器(DRAM)或快闪存储器(FLASH)等电子器件中。如图2所示，该半导体器件包括基底1和至少一个电容器2。上述基底1可以是单一半导体材料，如单晶硅、多晶硅等。当然上述基底1也可以是已经形成部分半导体结构的叠层。例如：在DRAM制作中，可以是晶体管上方所形成的着陆焊盘表面为基底1表面。

上述至少一个电容器2形成在基底1上。每个电容器2均包括下部电极21、上部电极23、以及位于下部电极21和上部电极23之间的介电层22。介电层22覆盖下部电极21。至少一个下部电极21各部分的径向截面积均相等。应理解，上述下部电极21可以为实心柱状电极。实心柱状电极的径向截面可以为圆形、正方形、正多边形等形状。下部电极21的底端与基底1接触，介电层22覆盖在下部电极21除底端表面之外的所有表面上，以便于将下部电极21和上部电极23隔离。至于电容器2的数量此处不做限定，只要可以应用到本发明实施例所提供的半导体器件均可。当电容器2的数量为多个时，多个电容器2的排布方式可以根据实际应用场景设计，在此不做具体限定。

对于下部电极21和上部电极23来说，二者所含有的材料为导电材料，常用的导电材料为掺杂的多晶硅、金属或金属氮化物等。下部电极21所含有的材料与上部电极23所含有的材料可以相同、也可以不同。二者所含有的材料可以根据实际应用场景设计，在此不做具体限定。

而对于上述介电层22来说，介电层22所含有的材料为绝缘材料，常用的绝缘材料为硅氧化物或高K(介电常数)材料。至于介电层22的层厚可以根据实际应用场景设置。具体的，介电层22的层厚决定了下部电极21与上部电极23的间距。而下部电极21与上部电极23的间距与电容器2的电容成反比，即当下部电极21与上部电极23的间距变小时，电容器2的电容变大。而当下部电极21与上部电极23的间距变大时，电容器2的电容变小。

在实际应用过程中，如图2所示，当半导体器件中的电容器2为DRAM中的存储电容器时，基底1的表面为各着陆焊盘以及各着陆焊盘之间的隔离结构的表面。每个电容器2中的下部电极21全部覆盖相应的着陆焊盘的表面，实现各下部电极21与相应着陆焊盘电连接。介电层22覆盖各下部电极21和隔离结构的表面。上部电极23覆盖在介电层22上。下部电极21各部分截面积均相等，从而使得DRAM中的存储电容器具有良好的数据存储性能。

本发明实施例提供的半导体器件中，在基底1上形成有至少一个电容器2，并且电容器2所包括的下部电极21各部分的径向截面积均相等。换句话说，沿着下部电极21的高度方向，电容器2所包括的下部电极21为“上下等宽”结构。相比于现有技术中下部电极21为“上宽下窄”结构，本发明实施例提供的半导体器件中下部电极21的下部截面积较大，增大了下部电极21的表面积，从而增大了电容器2的存储容量，并提高半导体器件的数据存储性能。此外，下部电极21的下部截面积较大，还可以使得下部电极21、以及与下部电极21电连接的结构之间的接触面积增大。因接触面积与接触电阻成反比，下部电极21、以及与下部电极21电连接的结构之间接触面积增大，可以使得二者之间的接触电阻减小，从而提高半导体器件的工作性能。

作为一种可能的实现方式，如图3至图13所示，上述至少一个下部电极21为采用金属辅助化学液刻蚀方式形成的下部电极21。应理解，采用金属辅助化学液刻蚀方式形成下部电极21时，可以利用金属掩膜4的掩膜作用和催化作用，使得湿法刻蚀以垂直向下的方式进行刻蚀，从而生成符合上述要求(下部电极21各部分径向截面积均相等)的下部电极21。

具体来说，如图3至图9所示，在基底1上形成电极材料层3，并在电极材料层3上形成金属掩膜4(金属掩膜4覆盖的区域为电极材料层3中不需要形成下部电极21的区域)。金属掩膜4可以作为电极材料层3的掩膜，并且金属掩膜4具有催化活性，它能够与刻蚀溶液5所含有的氧化性组分发生化学反应，在金属掩膜4与电极材料层3的接触面释放出的以金属离子形式呈现的空穴。随着金属掩膜4与刻蚀溶液5的反应的进行，在金属掩膜4与电极材料层3的接触面释放出的这些空穴越来越多。当这些空穴从金属掩膜4扩散至电极材料层3的表面，接收到空穴的电极材料层3表面则会形成易被反应溶解的物质(例如氧化硅)，实现对电极材料层3的刻蚀。应理解，金属掩膜4和电极材料层3的交界面是空穴扩散的起始位置，此处空穴的浓度最高。并且刻蚀速率与空穴数量呈正比，因此，采用金属辅助化学液刻蚀方式形成下部电极21时，刻蚀的方向垂直于金属掩膜4与电极材料层3的交界面。在此基础上，调整电极材料层3表面所在平面与水平方向的夹角(确保刻蚀方向与电极材料层3高度方向相同)后，采用金属辅助化学液刻蚀方式刻蚀电极材料层3，可以确保形成的下部电极21各部分的径向截面积相等。

作为一种可能的实现方式，如图2和图11所示，上述各个电容器2所包括的介电层22连接在一起。应理解，若各个电容器2所包括的介电层22均连接在一起，则在制作半导体器件时，通过形成覆盖所有下部电极21的介电层22，就可以完成对各个下部电极21上的介电层22的制作，简化制作过程。此外，当各个电容器2所包括的介电层22均连接在一起时，后续形成在介电层22上的上部电极23也可以连接在一起，确保上部电极23(各个电容器2的上部电极23均连接在一起构成的上部电极23)不会与基底1上的一些导电结构电连接。

作为一种可能的实现方式，如图2所示，上述各个电容器2所包括的上部电极23连接在一起。应理解，若各个电容器2所包括的上部电极23均连接在一起，则在制作半导体器件时，可以在同一个操作步骤内完成所有电容器2所包括的上部电极23，简化制作过程。此外，当半导体器件应用于DRAM时，各个电容器2的上部电极23均接地。当各个电容器2所包括的上部电极23均连接在一起时，可以对此上部电极23进行接地处理，就可以完成所有电容器2所包括的上部电极23的接地处理，从而简化了DRAM结构。

作为一种可能的实现方式，如图2所示，基底1具有至少一个有源区11，每个有源区11与相应电容器2所包括的下部电极21电连接。应理解，至少一个有源区11可以为源极或漏极。

具体来说，如图2所示，当基底1具有至少一个有源区11，并且每个有源区11与相应电容器2所包括的下部电极21电连接时。可以通过控制有源区11的工作状态，改变与此有源区11电连接的电容器2内存储的电量，从而实现通过电容器2对不同数据进行存储。具体的，每个有源区11可以通过相应接触结构与相应电容器2所包括的下部电极21电连接，或者，二者也可以通过其他形式电连接。

示例性的，如图2所示，当半导体器件应用于DRAM时，基底1具有至少一个有源区11。基底1上形成有覆盖至少一个有源区11的绝缘层。绝缘层内开设有过孔。过孔的孔底与至少一个有源区11接触。在过孔内形成有至少一个存储节点接触结构6，每个存储节点接触结构6与相应的有源区11电连接。并且，在每个存储节点接触结构6与相应电容器2所包括的下部电极21之间，形成有相应的着陆焊盘。此时，每个有源区11依次通过相应存储节点接触结构6、以及相应着陆焊盘与相应电容器2电连接。

本发明实施例还提供了一种半导体器件的制作方法，如图14所示，该半导体器件的制作方法包括：

步骤S101：提供一基底1。至于基底1的结构和制作材料可以参考前文，在此不再赘述。

步骤S102：如图3至图13所示，在基底1上形成至少一个电容器2，每个电容器2均包括下部电极21、上部电极23、以及位于下部电极21和上部电极23之间的介电层22，至少一个下部电极21各部分的径向截面积均相等。至于下部电极21、上部电极23所含有的材料，介电层22所含有的材料和层厚可以参考前文，在此不再赘述。

与现有技术相比，本发明实施例提供的半导体器件的制作方法的有益效果与上述实施例提供的半导体器件的有益效果相同，此处不做赘述。

作为一种可能的实现方式，如图3至图13所示，上述在基底1上形成至少一个电容器2包括：

步骤S102.1：如图3至图10所示，采用可控的刻蚀方式在基底1上形成至少一个下部电极21。应理解，此处采用可控的刻蚀方式可以限制形成的下部电极21的形状参数。示例性的，采用可控的刻蚀方式限定下部电极21的高度方向与基底1的表面垂直，或，下部电极21的各部分截面形状、截面积大小。

步骤S102.2：如图11和图12所示，在每个下部电极21的表面形成覆盖下部电极21的介电层22。应理解，各电容器2所包括的介电层22可以仅覆盖在各自电容器2所包括的下部电容上。或者，各电容器2所包括的介电层22可以连接在一起。

示例性的，如图11至图13所示，当各电容器2所包括的介电层22可以连接在一起，并且电容器2为前文所述的DRAM所包括的存储电容器时，可以通过直接沉积方式或外延生长等方式在各下部电极21和隔离结构的表面形成介电层22。

步骤S102.3：如图13所示，在每个介电层22的表面形成上部电极23。应理解，各电容器2所包括的上部电极23可以仅覆盖在各自电容器2所包括的介电层22上。或者，各电容器2所包括的上部电极23可以连接在一起。

示例性的，如图13所示，当各电容器2所包括的上部电极23可以连接在一起时，可以通过直接沉积的方式在介电层22上形成上部电极23。

在一种可选的方式中，上述可控的刻蚀方式为金属辅助化学液刻蚀方式。应理解，金属辅助化学液刻蚀方式的具体参数可以根据实际情况确定。由于金属辅助化学液刻蚀方式均为现有成熟工艺，应用的原理可以参考前文，在此不详述。

在一种示例中，如图3至图10所示，上述采用可控的刻蚀方式在基底1上形成至少一个下部电极21包括：

步骤S102.1.1：如图3所示，在基底1上形成电极材料层3。示例性的，可以采用直接沉积方式或外延生长方式，在基底1的表面形成电极材料层3。电极材料层3的层厚决定了后续形成的下部电极21的高度，故可以参考下部电极21的高度设置电极材料层3的形成厚度。为确保后续自电极材料层3的顶部向下刻蚀过程中，电极材料层3内不需要形成下部电极21的其他区域被刻蚀的深度保持一致，在形成电极材料层3后需要对电极材料层3的顶部进行平坦化处理。至于电极材料层3所含有的材料为导电材料，常用的导电材料可以为掺杂的多晶硅、金属或金属氮化物。

需要说明的是，当采用直接沉积方式在基底1的表面形成电极材料层3，并且电极材料层3所含材料为掺杂的多晶硅时，在形成电极材料层3后，还需要对电极材料层3进行热处理工艺。具体的热处理工艺的温度、时间和气体环境可以根据实际应用场景设计。示例性的，热处理工艺的温度为500℃至1000℃，时间为10min至1000min，并在N₂的气体环境对电极材料层3进行热处理。

步骤S102.1.2：如图4至图10所示，采用金属辅助化学液刻蚀方式对电极材料层3进行刻蚀，获得至少一个下部电极21。

具体来说，如图4和图5所示，在电极材料层3的表面形成具有催化活性的金属掩膜4。该金属掩膜4覆盖的区域为电极材料层3中需要形成下部电极21之外的区域。示例性的，可以先在电极材料层3的表面形成如金、银、铂、氮化钛、铜中任意一种或几种的具有催化活性的金属材料层。利用现有任意一种金属去除工艺形成金属掩膜4。

如图6至图8所示，在具有催化活性的金属掩膜4的掩膜和催化作用下，采用湿法刻蚀方式刻蚀电极材料层3，形成至少一个下部电极21。示例性的，在电极材料层3上形成金属掩膜4之后，向金属掩膜4通入如HNO₃、H₂O₂、HF中任意一种具有氧化作用的刻蚀溶液5。应理解，刻蚀电极材料层3形成下部电极21的速率与刻蚀溶液5的浓度有关。具体的，刻蚀溶液5的浓度越高则刻蚀的速率越大、刻蚀的深度越深。因此，可以通过控制刻蚀溶液5的浓度控制对电极材料层3的刻蚀速度和刻蚀电极材料层3除下部电极21外的区域的深度。

需要说明的是，如图9和图10所示，采用金属辅助化学液刻蚀方式在基底1上形成至少一个下部电极21后，为不影响后续形成介电层22和上部电极23，需要去除位于基底1上的金属掩膜4。具体来说，在用湿法刻蚀方式在基底1上形成至少一个下部电极21后，可以将基底1上的刻蚀溶液5从基底1上完全清除。之后可以采用湿法刻蚀或干法刻蚀方式去除基底1上的金属掩膜4。示例性的，当金属掩膜4为金(Au)，银(Ag)，铂(Pt)，氮化钛(TiN)，铜(Cu)中任意一种或几种，并且基底1上未形成有下部电极21的区域不含有上述金属掩膜4所含有的材料时，可以采用王水(又称王酸，硝基盐酸)、浓硫酸、硝酸等强氧化性溶液去除金属掩膜4。应理解，强氧化性溶液的浓度可以根据实际情况选择。当利用王水将金属掩膜4完成去除之后，将溶解有金属掩模层材料的王水从基底1上完全清除，并对形成的结构进行清洗和烘干。

作为一种可能的实现方式，如图13所示，基底1具有至少一个有源区11，每个有源区11与相应电容器2所包括的下部电极21电连接。应理解，至少一个有源区11可以为源极或漏极。

具体来说，如图13所示，当基底1具有至少一个有源区11，并且每个有源区11与相应电容器2所包括的下部电极21电连接时。可以通过控制有源区11的工作状态，改变与此有源区11电连接的电容器2内存储的电量，从而实现通过电容器2对不同数据进行存储。具体的，每个有源区11可以通过相应接触结构与相应电容器2所包括的下部电极21电连接，或者，二者也可以通过其他形式电连接。

示例性的，如图13所示，当半导体器件应用于DRAM时，基底1具有至少一个有源区11。基底1上形成有覆盖至少一个有源区11的绝缘层。绝缘层内开设有过孔。过孔的孔底与至少一个有源区11接触。在过孔内形成有至少一个存储节点接触结构6，每个存储节点接触结构6与相应的有源区11电连接。并且，在每个存储节点接触结构6与相应电容器2所包括的下部电极21之间，形成有相应的着陆焊盘。此时，每个有源区11依次通过相应存储节点接触结构6、以及相应着陆焊盘与相应电容器2电连接。

本发明实施例还提供了一种电子设备，该电子设备包括上述实施例提供的半导体器件。该电子设备可以为终端设备或通信设备，但不仅限于此。进一步，终端设备包括手机，智能电话，平板电脑，计算机，人工智能设备，移动电源等。通信设备包括基站等，但不仅限于此。

本发明实施例提供的电子设备的有益效果与上述实施例提供的半导体器件的有益效果相同，此处不做赘述。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (18)

1.一种半导体器件，其特征在于，包括：

基底；

以及形成在所述基底上的至少一个电容器，每个所述电容器均包括下部电极、上部电极、以及位于所述下部电极和所述上部电极之间的介电层，所述介电层覆盖所述下部电极，至少一个所述下部电极各部分的径向截面积均相等。

2.根据权利要求1所述的半导体器件，其特征在于，至少一个所述下部电极为采用金属辅助化学液刻蚀方式形成的下部电极。

3.根据权利要求1所述的半导体器件，其特征在于，各个所述电容器所包括的所述介电层连接在一起；和/或，

各个所述电容器所包括的所述上部电极连接在一起。

4.根据权利要求1所述的半导体器件，其特征在于，所述基底具有至少一个有源区，每个所述有源区与相应所述电容器所包括的所述下部电极电连接。

5.一种半导体器件的制作方法，其特征在于，包括：

提供一基底；

在所述基底上形成至少一个电容器，每个所述电容器均包括下部电极、上部电极、以及位于所述下部电极和所述上部电极之间的介电层，至少一个所述下部电极各部分的径向截面积均相等。

6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述在所述基底上形成至少一个电容器包括：

采用可控的刻蚀方式在所述基底上形成至少一个下部电极；

在每个所述下部电极的表面形成覆盖所述下部电极的介电层；

在每个所述介电层的表面形成上部电极。

7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述可控的刻蚀方式为金属辅助化学液刻蚀方式。

8.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述采用可控的刻蚀方式在所述基底上形成至少一个下部电极包括：

在所述基底上形成电极材料层；

采用金属辅助化学液刻蚀方式对所述电极材料层进行刻蚀，获得所述至少一个下部电极。

9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述电极材料层为采用外延生长方式形成的电极材料层。

10.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述在所述基底上形成电极材料层包括：

采用直接沉积方式在所述基底上形成所述电极材料层；

对所述电极材料层进行热处理工艺。

11.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述采用金属辅助化学液刻蚀方式对所述电极材料层进行刻蚀所使用的刻蚀溶液为具有氧化作用的刻蚀溶液，所述具有氧化作用的刻蚀溶液为HNO₃、H₂O₂、HF中任意一种。

12.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述采用金属辅助化学液刻蚀方式对所述电极材料层进行刻蚀所使用的掩膜为具有催化活性的金属掩膜。

13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述具有催化活性的金属掩膜为金、银、铂、氮化钛、铜中的一种或几种。

14.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述采用可控的刻蚀方式在所述基底上形成至少一个下部电极后，所述在每个所述下部电极的表面形成覆盖所述下部电极的介电层前，所述半导体器件的制作方法还包括：

采用湿法刻蚀方式和/或干法刻蚀方式去除所述具有催化活性的金属掩膜；所述干法刻蚀方式包括等离子体干法刻蚀方式。

15.根据权利要求5所述的半导体器件的制作方法，其特征在于，各个所述电容器所包括的所述介电层连接在一起；和/或，

各个所述电容器所包括的所述上部电极连接在一起。

16.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述基底具有至少一个有源区，每个所述有源区与相应所述电容器所包括的所述下部电极电连接。

17.一种电子设备，其特征在于，所述电子设备包括如权利要求1～4任一项所述的半导体器件。

18.根据权利要求17所述的电子设备，其特征在于，所述电子设备包括终端设备或通信设备。

Images