CN113851476A - 一种半导体器件及其制作方法、电子设备 - Google Patents

一种半导体器件及其制作方法、电子设备 Download PDF

Info

Publication number
CN113851476A
CN113851476A CN202010523675.XA CN202010523675A CN113851476A CN 113851476 A CN113851476 A CN 113851476A CN 202010523675 A CN202010523675 A CN 202010523675A CN 113851476 A CN113851476 A CN 113851476A
Authority
CN
China
Prior art keywords
lower electrode
semiconductor device
forming
electrode
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010523675.XA
Other languages
English (en)
Inventor
郭炳容
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010523675.XA priority Critical patent/CN113851476A/zh
Publication of CN113851476A publication Critical patent/CN113851476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体器件及其制作方法、电子设备，涉及半导体制作技术领域，该半导体器件包括基底，形成在基底上的电容器，电容器包括下电极、上电极，以及位于下电极和上电极之间的介电层，介电层覆盖下电极。下电极为筒状电极，筒状电极自上而下的直径均相等。以利用下电极直径的一致性提高电容器的存储量，从而提高半导体器件和电子设备的存储性能。本发明还提供一种制作上述半导体器件的方法。本发明提供的半导体器件应用在电子设备中。

Description

一种半导体器件及其制作方法、电子设备
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体器件及其制作方法、电子设备。
背景技术
在制作半导体器件的电容器时，需要在基板上形成深宽比较大的孔，用以在孔内形成电容器，该电容器一般包括下电极、介电层和上电极，其中介电层位于下电极和上电极之间。
随着半导体器件逐渐缩小，形成孔的工艺难度越来越大，而且形成的孔容易出现倾斜，导致形成在孔内的电容器的存储量变小，以及半导体器件的存储性能变差。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法、电子设备，以利用下电极直径的一致性提高电容器的存储量，从而提高半导体器件和电子设备的存储性能。
为了实现上述目的，本发明提供一种半导体器件。该半导体器件包括基底，形成在基底上的电容器，电容器包括下电极、上电极，以及位于下电极和上电极之间的介电层。介电层覆盖下电极。下电极为筒状电极，筒状电极自上而下的直径均相等。
与现有技术相比，本发明提供的半导体器件所包括的电容器的下电极为筒状电极，筒状电极自上而下的直径单位均相等。与现有技术中“上宽下窄”结构的筒状电极相比，本发明提供的半导体器件中下电极的下部截面积变大，增大了下电极的表面积，从而增大了电容器的存储量，并提高半导体器件的数据存储性能。此外，下电极的下部截面积较大，还可以使得下电极、以及与下电极电连接的结构之间的接触面积增大。因接触面积与接触电阻成反比，下电极、以及与下电极电连接的结构之间接触面积增大，可以使得二者之间的接触电阻减小，从而提高半导体器件的工作性能。
本发明还提供一种半导体器件的制作方法，包括：
提供一基底；
在基底上形成下电极；下电极为筒状电极，筒状电极自上而下的直径均相等；
在下电极上形成覆盖下电极的介电层；
在介电层上形成上电极。
与现有技术相比，本发明提供的半导体器件的制作方法的有益效果与上述技术方案的半导体器件的有益效果相同，在此不做赘述。
本发明还提供一种电子设备。该电子设备包括本发明提供的半导体器件。
优选地，电子设备是终端设备或通信设备。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案的半导体器件的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1A是现有技术中俯视方向上在基底上形成下电极的过程图；
图1B是现有技术中左视方向上在基底上形成下电极的过程图；
图2是本发明实施例提供的半导体器件的结构示意图；
图3是本发明实施例提供的半导体器件的制作方法流程图；
图4是本发明实施例提供的基底的结构示意图；
图5是本发明实施例提供的在基底的上表面形成牺牲层的主视方向剖视图；
图6A是本发明实施例提供的在牺牲层的表面形成具有催化活性的图案化金属掩膜层的俯视示意图；
图6B是本发明实施例提供的在牺牲层的表面形成具有催化活性的图案化金属掩膜层的主视方向剖视图；
图7是本发明实施例提供的自牺牲层的表面向下形成的孔的过程图；
图8是本发明实施例提供的自牺牲层的表面向下形成的孔的结果图；
图9是本发明实施例提供的在孔内形成下电极的结构示意图；
图10是本发明实施例提供的去除下电极外围的牺牲层材料的结构示意图。
其中：10.牺牲层，11.孔，12.下电极；
2.基底，20.有源区，21.接触结构，22.焊盘，23.隔离结构；
30.下电极；
50.牺牲层，51.图案化金属掩膜层，52.孔；
60.导电件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域，层的形状以及它们之间的相对大小，位置关系仅是示例性的，实际中可能由于制作公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状，大小，相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题，技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
此外，术语“第一”，“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”，“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”，“相连”，“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
半导体器件的制作工艺中，可以在例如埋沟式晶体管(BCAT)晶体管制作完成后，在晶体管所具有的焊盘上采用例如沉积或外延生长的方式形成牺牲层，该牺牲层可以是单一半导体材料，如多晶硅，当然也可以是至少两种半导体材料的叠层。然后在自牺牲层的表面向下开设满足一定深宽比的孔，在孔内形成下电极后，再采用例如干法刻蚀或湿法刻蚀去除下电极外围的牺牲层材料。形成下电极后，再依次形成介电层和上电极，此时，形成了电容器。
图1A示出的是现有技术中俯视方向上在基底上形成下电极的过程图，图1B示出的是现有技术中左视方向上在基底上形成下电极的过程图。如图1A和图1B所示，现有技术中，半导体器件中晶体管、以及与相应晶体管所具有的有源区电连接的焊盘制作完成后，需要在焊盘上形成覆盖焊盘的牺牲层10。形成牺牲层10后，通常采用等离子体刻蚀工艺在自牺牲层10表面向下形成孔11。具体是在牺牲层10表面形成图案化掩膜层，此处的图案化掩膜层可以是图案化光刻胶或图案化硬掩模。图案化掩模层能够定义出孔11在牺牲层10上的具体位置。在图案化掩模层的掩膜下，利用等离子体刻蚀牺牲层10形成孔11，且在孔11形成后去除图案化掩膜层，并在孔11内采用如沉积或电镀的方式形成下电极12。
对上述形成的下电极12的结构进行分析发现，随着用于容纳下电极12的孔11深度的逐渐增加，实际参与刻蚀的等离子体数量逐渐减少。换句话说，在孔11的孔口实际参与刻蚀的等离子体数量大于向下延伸方向上任一处实际参与刻蚀的等离子体数量。因此，在孔11的孔口处被刻蚀掉的牺牲层10的材料的量大于向下延伸方向上任一处被刻蚀掉的牺牲层10材料的量，最终形成的孔11呈“上宽下窄”的结构。
当在“上宽下窄”的孔11内采用如电镀或沉积工艺依次形成电容器所具有的下电极12时也呈现出“上宽下窄”的结构。由于电容器的电容值与电极的极板面积成正比，与电极之间的极板间距呈反比，因此，当极板面积越大、极板间距越小则电容器的存储量越大。
在实际应用中，为了确保电容器的存储量，同一电容器上的极板面积和任意一处的极板距离应该保持一致。而上述“上宽小窄”的下电极12应用在电容器上时，极板面积减少的同时，还会造成上部的极板之间的距离与位于下部的极板之间的距离不一致。此时，会降低应用该电极的电容器的存储量，而且电容器的极板电荷密度分布均匀度比较差，使得电容器的数据存储稳定性受到严重的影响，进而导致该电容器所在半导体器件的性能下降。此外，当下电极12为“上宽下窄”的形状时，下电极12的下部截面积较小，即下电极12与相应着陆焊盘的接触面积较小。当下电极12与相应着陆焊盘的接触面积较小时，因接触面积与接触电阻成反比，则下电极12与相应着陆焊盘的接触电阻较大，使得下电极12与相应着陆焊盘之间的导电性能较差，导致半导体器件的工作性能较差。
针对上述技术问题，本发明实施例提供一种半导体器件，该半导体器件可以应用于动态随机存取存储器(DRAM)或快闪存储器(FLASH)等电子器件中。
图2示出本发明实施例提供的半导体器件的结构示意图。如图2所示，本发明实施例提供的半导体器件包括基底2，形成在基底2内的有源区20，与有源区20电连接的接触结构21，与接触结构21电连接的焊盘22，形成在焊盘22之间的隔离结构23，以及形成在焊盘22和隔离结构23上的电容器。
上述电容器包括下电极30、上电极，以及位于下电极和上电极之间的介电层，介电层覆盖下电极30。下电极30为筒状电极，筒状电极自上而下的直径均相等。
上述下电极30的底部与焊盘22接触。介电层32覆盖下电极30的底壁、内侧壁、外侧壁和绝缘层。上电极可以完全覆盖在介电层上，也可以在相邻两个下电极30之间的介电层的侧壁和底壁形成中空的上电极后，在中空的部分填充隔离层。
上述下电极30为筒状电极，该筒状电极自上而下的直径均相等。筒状电极的横截面形状可以圆形、椭圆形、正方形或长方形等，因此，此处直径指的是广义上的直径。例如当筒状电极的横截面形状是椭圆形时，直径可以是椭圆的长轴或短轴。当筒状电极的横截面形状是正方形时，直径可以是正方形的边长或对角线。当筒状电极的横截面形状是长方形时，直径可以是长方形的长边、短边或对角线。
筒状电极自上而下的直径均相等，也就说筒状电极顶部的直径与向底部延伸方向任意一处的直径相等。当具有该结构特点的筒状电极应用在电容器中时，可以增加下电极30的表面积。由于电容器的存储量与表面积成正比，此时，可以增加电容器的存储量。而且，电容器所具有的下电极30和上电极之间任意一种的距离能够保持一致，当该电容器存储数据时，电容器的极板电荷密度分布均匀性比较好，这将会使得电容器具有较高的数据存储稳定性，进一步确保应用该电容器的半导体器件的性能。另外，由于下电极30自上而下的直径均相等，相对于现有技术中呈“上宽下窄”结构的下电极30，能够增大下电极30与焊盘22的接触面积，此时，可以减小下电极30与焊盘22的接触电阻，进一步地提高半导体器器件的性能。
上述上电极和下电极30的材料可以相同，也可以不相同，而且上电极和/或下电极30的材料可以包括但不限于掺杂多晶硅、金属或金属氮化物。上述介电层的材料为绝缘材料，常用的绝缘材料为硅氧化物或高K(介电常数)材料。至于介电层的层厚可以根据实际应用场景设置。应理解，介电层的层厚决定了下电极30与上电极的间距。而下电极30与上电极的间距与电容器的存储量成反比，即当下电极30与上部电极的间距越小，电容器的存储量越大。因此，可以根据实际需要通过控制形成的介电层的层厚控制电容器的存储量。
电容器形成在基底2的表面，基底2的表面可以是焊盘22和隔离结构23的上表面共同形成的表面。
形成在基底2内的有源区20可以依次通过接触结构21和焊盘22与下电极30电连接。
参见图5至图9，当采用金属辅助化学刻蚀方式形成下电极30时，需要在基底2的表面形成牺牲层50，在牺牲层50的表面形成图案化金属掩膜层51，图案化金属掩膜层51的材料可以是具有催化活性的金属，例如金、银、铂、氮化钛、铜中的一种或几种。在图案化金属掩膜层51的掩膜和催化下，形成用于容纳下电极30的孔52，并在孔52内形成下电极30。
由于图案化金属掩膜层51对化学刻蚀具有催化作用，因此，在图案化金属掩膜层51的催化下，图案化金属掩膜层51与化学刻蚀所用的刻蚀溶液所含有的氧化性组分发生化学反应，在图案化金属掩膜层51与牺牲层50的接触面释放出的金属离子出现空穴，随着图案化金属掩膜层51与氧化刻蚀溶液的反应的进行，在图案化金属掩膜层51与牺牲层50的接触面释放出的这些空穴越来越多。当这些空穴从图案化金属掩膜层51扩散至牺牲层50的表面，接收到空穴的牺牲层50的表面则会形成容易被刻蚀的物质，实现对牺牲层50的刻蚀。
值得注意的是，由于图案化金属掩膜层51和牺牲层50的交界面是空穴扩散的起始位置，此处空穴的浓度最高。并且刻蚀速率与空穴数量呈正比，因此，利用图案化金属掩膜层51作为催化剂辅助化学刻蚀形成孔52时，刻蚀方向垂直于图案化金属掩膜层51与牺牲层50的交界面。此时，形成的孔52的直径自上而下均相等，使得形成在孔52内的下电极30的直径自上而下均相等，确保了应用该下电极30的电容器的存储量和数据存储的稳定性。
采用金属辅助化学刻蚀方式形成下电极30时，会在下电极30的底部遗留有图案化金属掩模层51，图案化金属掩膜层51为导电件60。此时，形成在基底2内的有源区20依次通过接触结构21、焊盘22和导电件60与下电极30电连接。
当下电极30是金属或金属氮化物时，该导电件60与位于其上方的金属或金属氮化物下电极30，以及与位于其下方的焊盘22的粘附性比较好，这能够确保应用了该下电极30的电容器的数据传输以及数据存储稳定性。
而且，利用金属辅助化学刻蚀方式形成用于容纳下电极30的孔后，导电件60自然形成在孔52的底部。在孔52内形成下电极30前，不需要将作为掩膜的导电件60从孔52的底部去除，这不仅简化了工艺，而且还不会对已经形成的孔52造成二次污染或损坏。也就是说，可以能够确保一次形成的孔52的质量，使得形成在孔52内的下电极30也具有较高的质量，确保了应用该下电极30的电容器的数据存储稳定性。
图3示出了本发明实施例提供的半导体器件的制作方法的流程图。如图3所示，该半导体的制作方法包括：
S10、提供一基底。
S11、在基底上形成下电极。下电极为筒状电极。筒状电极自上而下的直径均相等。应理解，该筒状电极可以包括但不限于金属或金属氮化物。
S12、在下电极上形成覆盖所述下电极的介电层；
S13、在所述介电层上形成上电极。
与现有技术相比，本发明实施例提供的电极的制作方法具有与本发明实施例提供的电极相同的技术效果，在此不再赘述。
为了便于理解，下面结合附图详细介绍本发明实施例提供的半导体器件的制作方法的具体过程，应理解，以下介绍仅作为解释，不作为限定。
参见图2和图4，提供一基底2。在该基底2上可以形成有源区20，与有源区20电连接的接触结构21，与接触结构21电连接的焊盘22，以及形成在相邻焊盘22之间用于隔离焊盘22的隔离结构23。此时，由焊盘22的表面和隔离结构23的表面共同形成基底2的上表面。
参见图5，在基底2的上表面形成牺牲层50。应理解，可以采用外延生长或沉积工艺在基底2的上表面形成牺牲层50。该牺牲层50的材料可以是多晶硅或者是氧化物或氮化物等绝缘材料。该牺牲层50可以是单层结构，也可以是叠层结构。
参见图7和图8，自牺牲层50的表面向下形成孔52，沿孔52的深度方向，孔52的直径均相等。应理解，自牺牲层50的表面向下形成的孔52是后续形成下电极30的空间，前文已经阐述。由于下电极30的底部与焊盘22接触。此时，自牺牲层50的表面向下形成的孔52的底部需要终止于焊盘22上。至于孔52的直径则可以根据实际应用确定，在此不做具体限定。
可以采用可控的刻蚀方式自牺牲层50的表面向下形成孔52。换句话说，此处采用可控的方式限制孔52的形状参数。例如：限定孔52的深度方向与基底2的表面垂直，又例如：限定孔52的直径自上而下均相等。
为了控制孔52的形状参数，可以采用诸如金属辅助化学刻蚀方式等可控的刻蚀方式形成孔52。具体地：
具体参见图6A和图6B，在牺牲层50的表面形成具有催化活性的图案化金属掩膜层51。即可以先在牺牲层50的表面形成如Au、Ag、Pt、TiN、Cu任意一种具有催化活性的金属材料层。利用现有任意一种图案化工艺处理金属材料层以形成图案化金属掩膜层51，该图案化金属掩膜层51可以限定对应形成孔52的区域、孔52的形状和孔52的直径等。
参见图7和图8，在图案化金属掩膜层51的掩膜和催化下，采用湿法刻蚀方式自牺牲层50的表面向下形成孔52。即在牺牲层50上形成图案化金属掩膜层51之后，向图案化金属掩膜层51通入如HNO3、H2O2、HF中任意一种刻蚀溶液，该刻蚀溶液具有氧化作用。应理解，刻蚀牺牲层50形成孔52的速率和孔52的深度与刻蚀溶液的浓度有关。也就是说，刻蚀溶液浓度越高则刻蚀的速率和刻蚀的深度越深，因此，可以通过控制刻蚀溶液的浓度控制对牺牲层50的刻蚀速度和形成的孔52的深度。
参见图9，在孔52内形成下电极30。在实际应用中，可以采用如沉积或电镀等方式在孔52内形成下电极30。下电极30形成后，如果牺牲层50是导电材料，可以采用如湿法刻蚀或干法刻蚀去除下电极30外围的牺牲层50材料(具体参见图10)，去除后再沉积绝缘材料，以实现下电极30之间的隔离。
在下电极上形成介电层。可以采用电镀或沉积工艺形成介电层。介电层具体可以形成在下电极30的底壁、内侧壁、外侧壁和相邻两个下电极之间的隔离结构的表面形成介电层。
在介电层上形成上电极。可以采用电镀或沉积工艺形成上电极。形成的上电极可以是完全覆盖介电层。还可以是，在相邻两个下电极之间的介电层上形成中空的上电极，形成之后，在中空部填充隔离层。
本发明实施例还提供一种电子设备，该电子设备包括本发明实施例提供的半导体器件。该电子设备可以是通信设备或终端设备等，但不仅限于此。进一步，终端设备包括手机，智能电话，平板电脑，计算机，人工智能设备，移动电源等。通信设备包括基站等，但不仅限于此。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种半导体器件，其特征在于，所述半导体器件包括：
基底；
形成在所述基底上的电容器，所述电容器包括下电极、上电极，以及位于所述下电极和上电极之间的介电层；所述介电层覆盖所述下电极；所述下电极为筒状电极，所述筒状电极自上而下的直径均相等。
2.根据权利要求1所述的半导体器件，其特征在于，所述下电极为采用金属辅助化学刻蚀方式形成的所述下电极。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括位于所述筒状电极底部的导电件。
4.根据权利要求3所述的半导体器件，其特征在于，所述导电件为用于形成容纳所述筒状电极的孔的金属掩膜。
5.根据权利要求3所述的半导体器件，其特征在于，所述金属掩膜为具有催化化学蚀刻的金属掩膜。
6.根据权利要求5所述的半导体器件，其特征在于，所述金属掩膜含有催化活性的金属。
7.根据权利要求4～6任一项所述的半导体器件，其特征在于，所述金属掩膜是金、银、铂、氮化钛、铜中的一种或几种。
8.一种半导体器件的制作方法，其特征在于，包括：
提供一基底；
在所述基底上形成下电极；所述下电极为筒状电极，所述筒状电极自上而下的直径均相等；
在所述下电极上形成覆盖所述下电极的介电层；
在所述介电层上形成上电极。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述在所述基底上形成下电极，包括：
在所述基底上形成牺牲层；
自所述牺牲层的表面向下形成孔，沿所述孔的深度方向，所述孔的直径均相等；
在所述孔内形成所述下电极。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述自所述牺牲层的表面向下形成孔，包括：
采用可控的刻蚀方式自所述牺牲层的表面向下形成所述孔。
11.根据权利要求10所述的半导体器器件的制作方法，其特征在于，所述可控的刻蚀方式包括金属辅助化学蚀刻方式。
12.根据权利要求10所述的半导体器件的制作方法，其特征在于，所述采用可控的刻蚀方式自所述牺牲层的表面向下形成所述孔，包括：
在所述牺牲层的表面形成具有催化活性的图案化金属掩膜层；
在所述图案化金属掩膜层的掩膜和催化下，采用湿法刻蚀方式自所述牺牲层的表面向下形成所述孔。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述采用湿法刻蚀方式自所述牺牲层的表面向下形成所述孔时，采用的刻蚀溶液包括HNO3、H2O2或HF。
14.根据权利要求9至13任一项所述的半导体器件的制作方法，所述在所述基底上形成牺牲层包括：
形成电极用焊盘后，在所述焊盘上形成所述牺牲层，所述牺牲层的材料为多晶硅；
所述在所述孔内形成所述下电极后，所述半导体器件的制作方法还包括：
去除所述下电极外围的所述牺牲层。
15.一种电子设备，其特征在于，包括如权利要求1至7任一项所述的半导体器件。
16.根据权利要求15所述的电子设备，其特征在于，所述电子设备是终端设备或通信设备。
CN202010523675.XA 2020-06-10 2020-06-10 一种半导体器件及其制作方法、电子设备 Pending CN113851476A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010523675.XA CN113851476A (zh) 2020-06-10 2020-06-10 一种半导体器件及其制作方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010523675.XA CN113851476A (zh) 2020-06-10 2020-06-10 一种半导体器件及其制作方法、电子设备

Publications (1)

Publication Number Publication Date
CN113851476A true CN113851476A (zh) 2021-12-28

Family

ID=78971984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010523675.XA Pending CN113851476A (zh) 2020-06-10 2020-06-10 一种半导体器件及其制作方法、电子设备

Country Status (1)

Country Link
CN (1) CN113851476A (zh)

Similar Documents

Publication Publication Date Title
CN107706179B (zh) 半导体存储器件
KR101948818B1 (ko) 하이브리드 구조의 커패시터를 갖는 반도체 소자 및 그 제조방법
KR102008319B1 (ko) 반도체 소자의 형성 방법
JP2009239284A (ja) メモリ装置及びメモリ装置の製造方法
JP3955344B2 (ja) 半導体装置内のコンデンサの製造方法
CN115241372A (zh) 存储器件、半导体结构及其形成方法
JP7314001B2 (ja) コンデンサ
CN113782532A (zh) 一种半导体器件及其制作方法、电子设备
US20230189505A1 (en) Semiconductor structure and method for preparing semiconductor structure
CN114068811A (zh) 电容器结构及其制作方法、存储器
CN113851476A (zh) 一种半导体器件及其制作方法、电子设备
CN113690219A (zh) 一种半导体器件及其制作方法、电子设备
CN108735711B (zh) 一种半导体器件及其制备方法、电子装置
US11393821B1 (en) Semiconductor device and manufacturing method thereof
CN113782533A (zh) 一种半导体器件及其制作方法、电子设备
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
US20220037459A1 (en) Capacitor structure and method of manufacturing same, and memory
CN115223790B (zh) 电容装置的制造方法及电容装置
CN113707659B (zh) 半导体器件中孔、半导体器件的制备方法及半导体器件
CN115116937B (zh) 半导体结构的制备方法及半导体结构
CN113851454A (zh) 一种半导体器件及其制作方法、电子设备
CN113782595A (zh) 一种半导体器件及其制作方法、电子设备
KR100333130B1 (ko) 반도체소자의캐패시터형성방법
CN113972207A (zh) 一种半导体器件及其制造方法和电子设备
KR0132837B1 (ko) 도판트의 농도가 다른 도전층으로 구성된 스토리지전극을 갖는 반도체장치의 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination