CN113764519A - 异质结双极晶体管 - Google Patents
异质结双极晶体管 Download PDFInfo
- Publication number
- CN113764519A CN113764519A CN202110929927.3A CN202110929927A CN113764519A CN 113764519 A CN113764519 A CN 113764519A CN 202110929927 A CN202110929927 A CN 202110929927A CN 113764519 A CN113764519 A CN 113764519A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- region
- doping concentration
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 238000004088 simulation Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241000860832 Yoda Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/158—Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Abstract
本发明提供一种抑制电流放大率的降低以及基极‑发射极间反向耐压的降低，并且实现高效率化的HBT。在异质结双极晶体管中，集电极层、基极层、发射极层以及半导体层依次层叠，发射极层包括在上表面层叠有半导体层的第一区域和与第一区域邻接设置且上表面露出的第二区域，对于发射极层的第一区域以及第二区域中的掺杂浓度而言，上表面附近比与基极层的界面附近高。
Description
本申请是申请号为201710089447.4、申请日为2017年02月20日、申请人为株式会社村田制作所、发明名称为“异质结双极晶体管”的发明专利申请的分案申请。
技术领域
本发明涉及异质结双极晶体管。
背景技术
在便携式电话等移动体通信机中，为了放大向基站发送的射频(RF：RadioFrequency)信号的功率，而广泛使用异质结双极晶体管(HBT：Heterojunction BipolarTransistor)。例如，在专利文献1中公开了一种集电极层、基极层、发射极层依次层叠且该发射极层的掺杂浓度均匀分布的HBT。
专利文献1：日本特开2002－76015号公报
在HBT中要求功率附加效率的提高。作为HBT的高效率化的方法之一，根据发明者们的研究的结果已明白通过提高HBT的发射极层的掺杂浓度所带来的基极-发射极间电容的增大化是有效的。然而，在专利文献1所公开的HBT(以下称为以往的HBT。)中，因以下的3个理由而限制发射极层的高浓度化。
第一、存在若不改变发射极层的厚度而提高掺杂浓度，则在发射极层的Ledge区域(后述)形成导电区域，电流放大率降低这个问题。此处，将发射极层的厚度(即，Ledge区域的厚度)设为t、将该Ledge区域的表面耗尽层的厚度设为ts、将发射极层的掺杂浓度设为Nd、将发射极层的表面电位设为Φs、将发射极层的介电常数设为ε、将电子的基本电荷设为q。表面耗尽层的厚度ts根据泊松方程而满足以下的式(1)。
式(1)
根据式(1)，表面耗尽层的厚度ts由以下的式(2)表现。
式(2)
从式(2)明白：若掺杂浓度Nd变高，则右边的分母变大，表面耗尽层的厚度ts变薄。因此，若掺杂浓度Nd超过规定的浓度上限值NdMAX(t)，则ts＜t，Ledge区域的表面耗尽层的厚度ts比Ledge区域的厚度t薄。Ledge区域完全耗尽化的掺杂浓度的浓度上限值NdMAX(t)由在式(1)中代入ts＝t后的以下的式(3)表现。
式(3)
这样，掺杂浓度受到通过式(3)导出的浓度上限值NdMAX(t)的限制。
第二、根据式(3)，如果使发射极层的厚度t变薄，则右边的分母变小，能够提高浓度上限值NdMAX(t)。然而，由于Ledge区域通过利用蚀刻除去层叠在发射极层上的层而形成，所以需要能够允许该除去时的蚀刻所造成的偏差的程度的厚度。另外，若Ledge区域比规定水平薄，则存在无法发挥抑制基极层表面的再结合所造成的电流泄漏的增大的功能的问题。因此，若将Ledge区域的最低限度的厚度设为tMIN，则掺杂浓度的浓度上限值NdMAX满足以下的式(4)。
式(4)
具体而言，例如tMIN一般为30～40nm左右。若假设厚度tMIN＝30nm、Φs＝0.44eV，则掺杂浓度的浓度上限值成为NdMAX(tMIN)＝7.1×1017cm-3。
第三、存在若提高掺杂浓度Nd，则在对基极-发射极间施加反向电压的情况下，发射极层的靠近基极层侧的电场强度变大，基极-发射极间反向耐压降低这个问题。
发明内容
本发明是鉴于所述情况而完成的，其目的在于提供一种抑制电流放大率的降低以及基极-发射极间反向耐压的降低，并且实现高效率化的HBT。
为了实现所述目的，在本发明的一方面所涉及的HBT中，集电极层、基极层、发射极层以及半导体层依次层叠，发射极层包括在上表面层叠有半导体层的第一区域和与第一区域邻接设置且上表面露出的第二区域，对于发射极层的第一区域以及第二区域中的掺杂浓度而言，上表面附近高于与基极层的界面附近。
根据本发明，能够提供一种抑制电流放大率的降低以及基极-发射极间反向耐压的降低，并且实现高效率化的HBT。
附图说明
图1是本发明的第一实施方式所涉及的HBT100的剖视图。
图2是表示本发明的第一实施方式所涉及的HBT100中的各层与掺杂浓度之间的关系的图。
图3是表示本发明的第一实施方式所涉及的HBT100中的上层的厚度tH与掺杂浓度的浓度上限值NdHMAX之间的关系的仿真结果的一个例子的图。
图4是表示本发明的第一实施方式所涉及的HBT100的基极-发射极间电压Vbe与基极-发射极间电容Cbe之间的关系的仿真结果的一个例子的图。
图5A是表示本发明的第一实施方式所涉及的HBT100的制造方法的顺序的图。
图5B是表示本发明的第一实施方式所涉及的HBT100的制造方法的顺序的图。
图5C是表示本发明的第一实施方式所涉及的HBT100的制造方法的顺序的图。
图5D是表示本发明的第一实施方式所涉及的HBT100的制造方法的顺序的图。
图6是表示本发明的第一实施方式所涉及的HBT100的下层的厚度tL与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。
图7是表示本发明的第一实施方式所涉及的HBT100的下层的厚度tL与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。
图8是表示本发明的第一实施方式所涉及的HBT100的上层的厚度tH与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。
图9是表示本发明的第一实施方式的变形例所涉及的HBT200中的各层与掺杂浓度之间的关系的图。
图10是表示本发明的第一实施方式的其它的变形例所涉及的HBT300中的各层与掺杂浓度之间的关系的图。
图11是表示本发明的第二实施方式所涉及的HBT400中的各层与掺杂浓度之间的关系的图。
图12是表示本发明的第二实施方式的变形例所涉及的HBT500中的各层与掺杂浓度之间的关系的图。
附图标记说明：1、101…半导体基板；2、102…子集电极层；3、103…集电极层；4、104…基极层；5、5A、5B、5C、5D…发射极层；6、106…接触层；7、107…分级层；8、108…接触层；9、109…集电极电极；10、110…基极电极；11、111…发射极电极；112…钝化膜；100、200、300、400、500…HBT；1000…层叠部件；L…Ledge区域；e1…第一区域；e2…第二区域；5a、105a…下层；5b、105b…上层；5m1、5m2…中间层；5A1、5A2…下部区域；5B1、5B2…上部区域；5M1、5M2…中间区域。
具体实施方式
以下，参照附图，详细地对本发明的实施方式进行说明。此外，对同一要素附加同一附图标记，省略重复的说明。
首先，参照图1以及图2，对本发明的第一实施方式所涉及的HBT进行说明。此处，图1是本发明的第一实施方式所涉及的HBT100的剖视图，图2是表示本发明的第一实施方式所涉及的HBT100中的各层与掺杂浓度之间的关系的图。
如图1所示，HBT100形成于半导体基板1之上。半导体基板1例如由GaAs构成，具有与Y轴平行的宽度方向、与X轴平行的纵深方向以及与Z轴平行的厚度方向(参照图1)。半导体基板1的材料并不局限于GaAs，也可以是Si、InP、SiC、GaN等。
在半导体基板1上，子集电极层2、集电极层3、基极层4、发射极层5、接触层6、分级层7以及接触层8的各层依次沿Z轴正方向层叠。此外，以下所示的材料、掺杂浓度以及膜厚等是例示，并不局限于此。
子集电极层2形成在半导体基板1上。子集电极层2的材料并不特别限定，但例如列举具有结晶结构的材料。子集电极层2与集电极层3一起作为集电极发挥作用。
集电极层3形成在子集电极层2上。集电极层3的材料并不特别限定，但例如列举具有结晶结构的材料。在本实施方式中，子集电极层2以及集电极层3例如含有GaAs作为主要成分。
此外，含有GaAs的集电极层3整体既可以是n型半导体也可以是p型半导体。在集电极层3为n型半导体的情况下，HBT100成为npn晶体管。另外，在集电极层3为p型半导体的情况下，HBT100成为pnp晶体管。但是，由于GaAs的霍尔迁移率比电子迁移率低(电子迁移率约为0.85m2/Vs，霍尔迁移率约为0.04m2/Vs。)，所以从与pnp晶体管相比频率特性良好这个观点来看，优选是n型半导体。以下，在本实施方式中，子集电极层2以及集电极层3为n型半导体。此外，为了使子集电极层2以及集电极层3成为n型而掺杂Si、S、Se、Te、Sn等掺杂剂，为了成为p型而掺杂C、Mg、Be、Zn等掺杂剂。在本实施方式中，例如子集电极层2的Si掺杂浓度为3×1018cm-3、膜厚为600nm，集电极层3的Si掺杂浓度为1×1016cm-3、膜厚为950nm。
基极层4形成在集电极层3上。基极层4的材料并不特别限定，但例如可以是GaAs、AlGaAs、InGaAs、GaAsSb、GaAsPBi、GaInNAs、GaAsBi、GaAsN、GaAsBiN等材料，也可以是组合这些而成的多层基极结构或者组成倾斜基极结构等。在本实施方式中，基极层4例如作为与子集电极层2以及集电极层3同样的材料而含有GaAs作为主要成分。
另外，作为基极层4的主要成分的GaAs既可以是n型半导体也可以是p型半导体。在本实施方式中，由于集电极层3是n型半导体，所以基极层4的GaAs为p型半导体。基极层4的C掺杂浓度为4×1019cm-3、膜厚为100nm。
发射极层5形成在基极层4上。发射极层5的材料如果是半导体则不特别限定。但是，在本实施方式中，由于发射极层5与基极层4形成异质结，所以优选由以与基极层4的主要成分晶格匹配的材料为主要成分的半导体构成。发射极层5例如是含有InGaP作为主要成分的n型半导体，若为InxGa1-xP，则In组成比x＝0.5、Si掺杂浓度为2×1017～3×1018cm-3、膜厚为36nm。此外，发射极层5的详细后述。
在发射极层5上的一部分，接触层6(半导体层)、分级层7以及接触层8(以下，也将这些层统一称为多个半导体层。)依次形成。接触层6例如是含有GaAs作为主要成分的n型半导体，Si掺杂浓度为3×1018cm-3、膜厚为90nm。分级层7例如是含有InGaAs作为主要成分的n型半导体，In组成比x＝0～0.5、Si浓度为1×1019cm-3、膜厚为50nm。接触层8例如是含有InGaAs作为主要成分的n型半导体，In组成比x＝0.5、Si浓度为1×1019cm-3、膜厚为50nm。这些多个半导体层形成在发射极层5的上表面(Z轴正方向侧的主面)上的一部分。即，在本实施方式中，多个半导体层的各自的主面(与XY轴平面平行的面)的面积比发射极层5的主面(与XY轴平面平行的面)的面积小。此外，HBT可以不具备接触层6、分级层7以及接触层8中的任意一个，也可以具备与这些多个半导体层不同的半导体层。
在子集电极层2上夹着集电极层3在子集电极层2的宽度方向(Y轴方向)的两侧分别形成集电极电极9(一对)。此外，集电极电极9也可以在子集电极层2上形成于集电极层3的任意一侧。集电极电极9的材料并不特别限定，但例如是AuGe/Ni/Au等。在本实施方式中，集电极电极9是AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)。此外，“/”表示层叠结构。例如，“AuGe/Ni”表示在AuGe上层叠有Ni的结构。在以下的说明中也同样。
基极电极10形成在基极层4上。基极电极10的材料并不特别限定，但例如是Ti/Pt/Au等。在本实施方式中，基极电极10是Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)。
发射极电极11形成在接触层8上。发射极电极11的材料并不特别限定，但例如是Mo/Ti/Pt/Au、WSi、AuGe/Ni/Au等。在本实施方式中，发射极电极11是WSi(Si组成比0.3、膜厚300nm)。
接下来，参照图2，详细地对发射极层5进行说明。此外，在图2所示的曲线图中，纵轴表示各层中的掺杂浓度(cm-3)，横轴表示以HBT100的接触层6的上表面(Z轴正方向侧的主面)为基准的情况下的Z轴负方向的深度(nm)。
在本实施方式中，发射极层5由两层构成。具体而言，发射极层5(膜厚t＝36nm)包括从基极层4侧起依次层叠的下层5a(膜厚tL＝16nm)以及上层5b(膜厚tH＝20nm)。下层5a以及上层5b的掺杂浓度不同，上层5b的掺杂浓度NdH高于下层5a的掺杂浓度NdL(参照图2)。例如，可以将下层5a的掺杂浓度NdL(即，发射极层5与基极层4的界面附近的掺杂浓度)设为3.2×1017cm-3，将上层5b的掺杂浓度NdH(即，发射极层5的上表面附近的掺杂浓度)设为8.8×1017cm-3。此外，下层5a以及上层5b的掺杂浓度以及膜厚并不局限于此。
另外，发射极层5具备在上表面(Z轴正方向侧的主面)上依次层叠接触层6、分级层7以及接触层8的第一区域e1和为与第一区域e1邻接的区域且不层叠多个半导体层而发射极层5的上表面露出的第二区域e2。发射极层5的第二区域e2是包括根据发射极层5的掺杂浓度以及表面电位而被耗尽的表面耗尽层的区域(以下，称为Ledge区域)。Ledge区域具有通过保护基极层4的上表面并使其稳定化，从而抑制因表面再结合所造成的漏电电流的增大，并避免由该增大所引起的电流放大率的降低的功能。在本实施方式中，形成在该Ledge区域中的耗尽层到达至发射极层5与基极层4的界面，即维持Ledge区域的完全耗尽化。接下来，对该完全耗尽化进行说明。
将下层的掺杂浓度设为NdL、将厚度设为tL、将上层的掺杂浓度设为NdH、将厚度设为tH、将Ledge区域中的表面耗尽层的厚度设为ts。表面耗尽层的厚度ts通过泊松方程而满足以下的式(5)。
式(5)
此处，在式(5)中ts＝t成立的情况下，Ledge区域完全耗尽化。因此，满足完全耗尽化的上层的掺杂浓度NdH满足以下的式(6)。
式(6)
并且，如果上层的掺杂浓度NdH满足以下的式(7)，则维持Ledge区域中的完全耗尽化。
式(7)
在式(7)的等号成立时(即，式(6)成立时)，上层的掺杂浓度NdH为浓度上限值NdHMAX(t)。此处，若比较上述的式(3)以及式(6)，则通过使上层的厚度tH以及下层的掺杂浓度NdL的值充分小，从而满足式(6)的上层的掺杂浓度的浓度上限值NdHMAX(t)高于式(3)所示的发射极层的掺杂浓度的浓度上限值NdMAX(t)。即，与以往的HBT相比较，能够维持Ledge区域的完全耗尽化，并且使掺杂浓度的浓度上限值NdHMAX(t)更高。
图3是表示本发明的第一实施方式所涉及的HBT100中的上层的厚度tH与掺杂浓度的浓度上限值NdHMAX之间的关系的仿真结果的一个例子的图。图3所示的曲线图是在将发射极层整体的厚度设为t＝36nm、将下层的掺杂浓度设为NdL＝3.2×1017cm-3、将上层的厚度设为tH＝15nm、20nm、25nm、30nm、36nm的情况下，根据上述的式(6)计算出上层的掺杂浓度的浓度上限值NdHMAX(t)的结果。纵轴表示上层的掺杂浓度的浓度上限值NdHMAX(×1017cm-3)，横轴表示上层的厚度tH(nm)。
如图3所示，明白与以往的HBT中的掺杂浓度的浓度上限值(即，tH＝36nm的情况下的NdHMAX(t))相比，发射极层为上层以及下层的两层结构的本实施方式的掺杂浓度的浓度上限值NdHMAX(t)较高。另外，明白上层的厚度tH越薄，上层的掺杂浓度的浓度上限值NdHMAX(t)越上升。
如以上，在本实施方式中，通过在发射极层5中设置掺杂浓度比上层5b低的下层5a，Ledge区域中的表面耗尽层向掺杂浓度低的方向(即，基极层4侧)扩展，维持Ledge区域的完全耗尽化。因此，能够避免Ledge区域中的导电区域的产生，并且使发射极层的掺杂浓度高于以往的HBT的发射极层的掺杂浓度的浓度上限值。由此，HBT的基极-发射极间电容增大，能够实现HBT的高效率化。
另外，能够不使以往的HBT的发射极层的厚度t变薄来提高发射极层的掺杂浓度。因此，能够使发射极层的厚度为以往的HBT中的最小厚度tMIN以上，收敛于因蚀刻而产生的发射极层的厚度的偏差所允许的值的范围内。另外，由于维持Ledge区域的功能，所以能够避免电流放大率的降低。此外，在本实施方式中，在发射极层的厚度为因加工上的限制而造成的最小厚度(例如tMIN＝30nm)的情况下，使掺杂浓度为以往的HBT中的掺杂浓度的浓度上限值(例如NdMAX(tMIN)＝7.1×1017cm-3左右)以上，也能够维持Ledge区域的完全耗尽化(参照式(6))。具体而言，例如优选上层的掺杂浓度为7.5×1017cm-3以上。
并且，由于能够使下层的掺杂浓度低于以往的HBT中的掺杂浓度，所以在向基极-发射极间施加了反向电压的情况下，发射极层中的基极层侧的电场强度缓和。因此，能够抑制基极-发射极间反向耐压的降低。
图4是表示本发明的第一实施方式所涉及的HBT100的基极-发射极间电压Vbe与基极-发射极间电容Cbe之间的关系的仿真结果的一个例子的图。图4所示的曲线图是HBT100(上层的掺杂浓度NdH＝8.8×1017cm-3、下层的掺杂浓度NdL＝3.2×1017cm-3、上层的厚度tH＝20nm、下层的厚度tL＝16nm)以及以往的HBT(掺杂浓度Nd＝4.0×1017cm-3、发射极层的厚度t＝36nm)中的、基极-发射极间电容Cbe的仿真结果。纵轴表示HBT的基极-发射极间电容(F)，横轴表示HBT的基极-发射极间电压(V)。
如图4所示，明白通过将发射极层分为下层以及上层，并使上层的掺杂浓度NdH高于以往的HBT中的发射极层的掺杂浓度，从而HBT100的基极-发射极间电容Cbe相对于任意的基极-发射极间电压Vbe均比以往的HBT增加。另外，如图3所示，在上层的厚度tH为20nm时，上层的掺杂浓度的浓度上限值NdHMAX为8.8×1017cm-3。因此，在本实施方式中，Ledge区域完全耗尽化。
从以上的仿真结果明白：在本实施方式中，维持Ledge区域的完全耗尽化，并且HBT的基极-发射极间电容增大。此外，因基极-发射极间电容Cbe的增大，HBT的功率附加效率与以往的HBT相比提高(例如提高1.5％左右)。
接下来，参照图5A～图5D，对本发明的第一实施方式所涉及的HBT100的制造方法进行说明。此处，图5A～图5D是表示本发明的第一实施方式所涉及的HBT100的制造方法的顺序的图。图5A～图5D所示的图示出与图1中的HBT100的剖视图同样的方向。此外，在以下的说明中，各要素的材料的详细与上述的HBT100的说明相同，所以省略。
首先，如图5A所示，在半导体基板101上，将子集电极层102、集电极层103、基极层104、发射极层105的下层105a、发射极层105的上层105b、接触层106、分级层107、接触层108依次层叠，获得层叠部件1000。该层叠例如利用MOCVD(Metal Organic Chemical VaporDeposition：金属有机化合物化学气相沉淀)法等外延生长法等。一般，n型半导体层通过掺杂Si而形成，p型半导体层通过掺杂C而形成。此外，接触层108也可以掺杂Se、Te等。
接下来，如图5B所示，在接触层108的上表面形成发射极电极111。另外，将规定的光致抗蚀剂掩模(未图示)作为蚀刻掩模来除去接触层108、分级层107以及接触层106的一部分。该除去例如能够通过使上层105b留下的选择性的蚀刻处理来实施。该除去后，形成接触层108、分级层107、接触层106的台面区域。
接下来，除去光致抗蚀剂掩模，使发射极层105的上层105b的表面露出。因该上层105b的露出而产生表面电位Φs，由此在后面的工序中形成Ledge区域L。此外，表面电位Φs的值由发射极层105的材料决定，但除此之外，根据蚀刻处理的方法(例如湿式蚀刻法、干式蚀刻法等)、覆盖Ledge区域L的表面的钝化膜112(参照图5D)的种类、形成方法，也稍微受到影响。
接下来，形成用于对发射极层105以及基极层4等进行图案化的光致抗蚀剂掩模(未图示)。接下来，如图5C所示，将该光致抗蚀剂掩模作为蚀刻掩模，对发射极层105、基极层104以及集电极层103实施蚀刻处理。由此，形成发射极层105、基极层104以及集电极层103的台面区域。之后，除去光致抗蚀剂掩模。
接下来，在将与形成基极电极110的区域对应的发射极层105除去，使基极层104露出后，以与基极层104相接的方式形成基极电极110，通过合金处理进行欧姆连接。
接下来，如图5D所示，以与子集电极层102相接的方式形成集电极电极109，通过合金处理进行欧姆连接。最后，在HBT表面形成钝化膜112。由此，形成异质结型的双极晶体管的主要部分。钝化膜例如能够为SiN膜。若形成钝化膜112，则Ledge区域L的表面电位Φs的值大致决定为固定值，几乎不会受到以下的工序所造成的影响。
接下来，参照图6～图8，详细地对本实施方式中的上层和下层的掺杂浓度以及厚度的具体的构成进行说明。
图6是表示本发明的第一实施方式所涉及的HBT100的发射极层的下层的厚度tL与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。图6所示的曲线图示出将HBT100的发射极层的上层的掺杂浓度设为NdH＝8.8×1017cm-3、14×1017cm-3、30×1017cm-3时的发射极电阻贡献量ΔRe，纵轴表示HBT100的发射极电阻贡献量ΔRe(Ω)，横轴表示下层的厚度tL(nm)。此处，发射极电阻贡献量ΔRe是指在发射极电极11与基极层4之间所层叠的层中的电阻值的合计中的、由发射极层5引起的电阻值。
如图6所示，存在若下层的厚度tL比规定的厚度薄则发射极电阻贡献量ΔRe急剧地增大，HBT的性能恶化这个问题。这是因为：为了在下层的厚度tL较薄的情况下也维持Ledge区域的完全耗尽化，需要降低下层的掺杂浓度NdL(参照式(6))，另一方面，若使掺杂浓度NdL降低为规定水平以上，则电阻值增大。因此，为了避免HBT的性能恶化，优选下层的厚度tL为规定的厚度以上。具体而言，在上层的掺杂浓度NdH充分高的情况下，优选下层的厚度tL为发射极层整体的厚度t的至少六分之一以上。
图7是表示本发明的第一实施方式所涉及的HBT100的下层的厚度tL与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。图7所示的曲线图示出将HBT100的发射极层整体的厚度t设为t＝30nm、40nm、50nm、60nm、70nm的情况下的、HBT100的下层的厚度tL与发射极电阻贡献量ΔRe之间的关系。此外，HBT100的上层的掺杂浓度为NdH＝8.8×1017cm-3，纵轴表示HBT100的发射极电阻贡献量ΔRe(Ω)，横轴表示下层的厚度tL(nm)。
如图7所示，明白：若使发射极层的厚度t固定，若使下层的厚度tL比规定的厚度厚，则发射极电阻贡献量ΔRe大致收敛于固定值。另外，发射极层的厚度t越厚，该固定值越高，越接近发射极电阻贡献量ΔRe＝0.1Ω。并且，若发射极层的厚度t变厚，则发射极电阻贡献量ΔRe的增加率上升。例如明白若超过t＝60nm则增加率显著地变大(参照图7)。此处，每发射极尺寸100μm2的发射极电阻一般为0.5～1.5Ω左右，发射极电阻贡献量ΔRe的增加率的上升给HBT的性能恶化带来影响。因此，优选HBT的发射极层的厚度t是20nm以上60nm以下，更优选是20nm以上40nm以下。由此，避免HBT的性能恶化，由发射极层的掺杂浓度的上升所引起的HBT的高效率化的效果提高。
图8是表示本发明的第一实施方式所涉及的HBT100的上层的厚度tH与发射极电阻贡献量ΔRe之间的关系的仿真结果的一个例子的图。图8所示的曲线图示出将HBT100的发射极层整体的厚度t设为t＝30nm、40nm、50nm、60nm、70nm的情况下的、HBT100的上层的厚度tH与发射极电阻贡献量ΔRe之间的关系。此外，HBT100的上层的掺杂浓度为NdH＝8.8×1017cm-3，纵轴表示HBT的发射极电阻贡献量ΔRe(Ω)，横轴表示上层的厚度tH(nm)。
如图8所示，在HBT100中，不管发射极层的厚度t如何，若上层的厚度tH为规定的厚度以上(例如t＝30nm的情况下，tH＝27nm以上)，则发射极电阻贡献量ΔRe急剧地增加，HBT的性能恶化。因此，优选上层的厚度tH为规定水平以下。例如在发射极层的厚度t为30nm以上70nm以下的情况下，优选上层的厚度tH为5nm以上26/(t/30)nm(与图8的粗线对应)以下。
另外，发射极电阻贡献量ΔRe急剧地增加时的上层的厚度tHcrit与在下层的掺杂浓度NdL为零的情况下(即，NdL＝0)Ledge区域完全耗尽化时的上层的厚度tH对应。因此，厚度tHcrit满足对上述的式(5)代入NdL＝0所得的下述的式(8)。
式(8)
即，若tH＞tHcrit，则即使具备下层也不存在Ledge区域完全耗尽化的正的掺杂浓度NdL(＞0)。因此，优选上层的厚度tH满足下述的式(9)。
式(9)
tH≤tHcrit…(9)图9是表示本发明的第一实施方式所涉及的变形例的HBT200中的各层与掺杂浓度之间的关系的图。在图9所示的曲线图中，纵轴表示各层中的掺杂浓度(cm-3)，横轴表示以图1中的接触层6的上表面(Z轴正方向侧的主面)为基准的Z轴负方向的深度(nm)。
HBT200与图1所示的HBT100相比，在发射极层5A中，在下层5a与上层5b之间还具备中间层5m1。
如图9所示，中间层5m1的掺杂浓度高于下层5a的掺杂浓度且低于上层5b的掺杂浓度。具体而言，例如下层5a(膜厚16nm)、中间层5m1(膜厚4nm)、上层5b(膜厚16nm)的掺杂浓度依次为3.2×1017cm-3、5×1017cm-3、8.8×1017cm-3。即，发射极层5A形成为：与基极层4的界面附近是比较低浓度，上表面附近是比较高浓度，掺杂浓度从基极层4侧朝向接触层6(半导体层)侧缓缓地上升。中间层5m1的掺杂浓度例如能够为2×1017～9×1017cm-3左右的范围。
此处，将发射极层中的深度方向(Z轴方向)的位置设为x(其中，x的原点为发射极层5的上表面(接触层6的下表面)。)，将发射极层的掺杂浓度分布设为N(x)。在发射极层的掺杂浓度分布不均匀的情况下，一般，Ledge区域中的表面耗尽层的厚度ts满足以下的式(10)。
式(10)
在式(10)中ts＝t成立的情况下，Ledge区域完全耗尽化，所以此时的发射极层的掺杂浓度分布N(x)满足以下的式(11)。
式(11)
因此，如果掺杂浓度分布N(x)满足以下的式(12)，则维持Ledge区域中的完全耗尽化。
式(12)
HBT200中的发射极层5A能够形成满足式(12)那样的掺杂浓度分布N(x)。因此，即使与HBT100同样地形成为接触层6侧的发射极层比以往的HBT中的发射极层高浓度(例如8.8×1017cm-3左右)，通过在基极层4侧具备低浓度的下层5a，也维持Ledge区域的完全耗尽化。即，即使在发射极层由三层构成的情况下，也能够比以往的HBT提高发射极层的掺杂浓度的浓度上限值。因此，能够增大HBT的基极-发射极间电容，能够实现HBT的高效率化。
另外，通过使发射极层从二层成为三层，浓度分布的设计的自由度提升。例如如果调整中间层5m1的掺杂浓度，使上层的掺杂浓度比HBT100中的上层的掺杂浓度高，则能够进一步增大基极-发射极间电容Cbe。具体而言，与HBT100相比，功率附加效率进一步提高0.3～0.5％左右。
此外，发射极层所具备的层的数量并不局限于二层或者三层，也可以是四层以上。在发射极层由四层以上的多层构成的情况下，优选与HBT100、200同样地形成为发射极层的掺杂浓度分布N(x)从基极层4侧朝向接触层6侧缓缓地上升。
图10是表示本发明的第一实施方式的其它变形例所涉及的HBT300中的各层与掺杂浓度之间的关系的图。在图10所示的曲线图中，纵轴表示各层中的掺杂浓度(cm-3)，横轴表示以图1中的接触层6的上表面(Z轴正方向侧的主面)为基准的Z轴负方向的深度(nm)。
HBT300是发射极层所具备的中间层被分为多层的例子。具体而言，由比较低浓度的下层5a(下部区域)、比较高浓度的上层5b(上部区域)以及由形成在下层5a与上层5b之间的多层(例如五层)形成的中间层5m2(中间区域)构成发射极层5B。发射极层5B的掺杂浓度分布N(x)与HBT200同样地形成为从基极层4侧朝向接触层6侧缓缓地上升。
另外，包括中间层5m2的中间区域形成为与接触层6侧的区域(上部区域)以及基极层4侧的区域(下部区域)相比，掺杂浓度的变化率较大(参照图10)。由此，掺杂浓度分布N(x)成为与HBT100的发射极层5(即，两层结构的发射极层)的情况下的分布类似的形状。因此，能够维持Ledge区域的完全耗尽化，并且能够实现基极-发射极间反向耐压的提高。
图11是表示本发明的第二实施方式所涉及的HBT400中的各层与掺杂浓度之间的关系的图。在图11所示的曲线图中，纵轴表示各层中的掺杂浓度(cm-3)，横轴表示以图1中的接触层6的上表面(Z轴正方向侧的主面)为基准的Z轴负方向的深度(nm)。
HBT400与图1所示的HBT100相比，具备掺杂浓度连续地变化的发射极层5C(浓度倾斜层)来代替发射极层具备下层5a以及上层5b。
如图11所示，发射极层5C形成为掺杂浓度从基极层4侧朝向接触层6侧连续(例如大致线形)地上升。具体而言，发射极层5C包括基极层4侧的下部区域5A1、接触层6侧的上部区域5B1以及下部区域5A1与上部区域5B1之间的中间区域5M1。另外，下部区域5A1(即，发射极层5C中的与基极层4的界面附近)形成为比较低浓度(例如2×1017～5×1017cm-3)，上部区域5B1(即，发射极层5C中的上表面附近)形成为比较高浓度(例如6×1017～30×1017cm-3)。
在本实施方式中，能够与HBT200、300同样地形成为掺杂浓度分布N(x)满足式(12)。由此，能够维持Ledge区域的完全耗尽化，并且能够增大基极-发射极间电容Cbe。
另外，通过将发射极层从多层变更为具有连续的浓度变化率的浓度倾斜层，掺杂浓度分布N(x)的设计的自由度提升。例如，如果调整中间区域5M1的掺杂浓度，使上部区域5B1的掺杂浓度比HBT100中的上层的掺杂浓度高，则能够进一步增大基极-发射极间电容Cbe。具体而言，与HBT100相比，功率附加效率进一步提高0.5～1％左右。
图12是表示本发明的第二实施方式的变形例所涉及的HBT500中的各层与掺杂浓度之间的关系的图。在图12所示的曲线图中，纵轴表示各层中的掺杂浓度(cm-3)，横轴表示以图1中的接触层6的上表面(Z轴正方向侧的主面)为基准的Z轴负方向的深度(nm)。
HBT500与图11所示的HBT400相比，具备发射极层5D来代替发射极层5C。发射极层5D包括基极层4侧的下部区域5A2、接触层6侧的上部区域5B2以及下部区域5A2与上部区域5B2之间的中间区域5M2。发射极层5D形成为与图11所示的HBT400相比，中间区域5M2中的掺杂浓度的变化率大于下部区域5A2以及上部区域5B2中的掺杂浓度的变化率。由此，掺杂浓度分布N(x)成为与HBT100的发射极层5(即，两层结构的发射极层)的情况下的分布类似的形状。因此，能够维持Ledge区域的完全耗尽化，并且能够实现基极-发射极间反向耐压的提高。
这样，发射极层中的掺杂浓度的变化率并不局限于线形，也可以有凹凸，大体维持倾斜趋势即可。
以上，对本发明的例示的实施方式进行了说明。在HBT100、200、300、400、500中，集电极层、基极层、发射极层以及半导体层依次层叠，对于发射极层的掺杂浓度而言，发射极层的上表面附近高于与基极层的界面附近。由此，即使发射极层的掺杂浓度比以往的HBT的发射极层的浓度上限值NdMAX(t)高，也维持Ledge区域的完全耗尽化。因此，能够避免电流放大率的降低，并且能够使HBT的基极-发射极间电容增大，实现HBT的高效率化。另外，由于能够将与基极层的界面附近的掺杂浓度保持比以往的HBT的发射极层的掺杂浓度低，所以能够提供一种抑制基极-发射极间反向耐压的降低并且实现高效率化的HBT。
另外，发射极层的厚度可以是20nm以上60nm以下，或者也可以是20nm以上40nm以下。此外，发射极层的厚度并不局限于此。
另外，在HBT100、200、300中，发射极层由包括下层5a、具有比该下层5a的掺杂浓度高的掺杂浓度的上层5b的多层构成。此外，发射极层的结构并不局限于此。
另外，在HBT100、200、300中，上层5b的厚度可以为5nm以上26/(t/30)nm以下。由此，抑制电阻值的增大，避免HBT的性能恶化。
另外，在HBT100、200、300中，上层5b的掺杂浓度并不特别限定，但例如可以是7.5×1017cm-3以上。
另外，在HBT200、300中，发射极层在下层5a与上层5b之间包括具有高于下层5a的掺杂浓度且低于上层5b的掺杂浓度的掺杂浓度的中间层5m1、5m2。由此，掺杂浓度分布的设计的自由度提升。因此，能够与HBT100相比进一步使上层5b的掺杂浓度上升，能够使基极-发射极间电容Cbe进一步增大。
另外，在HBT400、500中，发射极层包括掺杂浓度从基极层侧朝向半导体层侧连续地变化的浓度倾斜层。由此，掺杂浓度分布的设计的自由度提升。因此，能够与HBT100相比使发射极层的上部区域的掺杂浓度进一步上升，能够使基极-发射极间电容Cbe进一步增大。
另外，在HBT200、300、400、500中，若将发射极层的厚度设为t(nm)、将浓度倾斜层中的距发射极层与半导体层的界面的距离设为x(nm)、将浓度倾斜层的掺杂浓度分布设为N(x)、将发射极层的表面电位设为Φs、将介电常数设为ε、将电子的基本电荷设为q，则式(12)成立。由此，即使比以往的HBT提高发射极层的掺杂浓度，也维持Ledge区域的完全耗尽化。
另外，在HBT300、500中，发射极层从基极层侧朝向半导体层侧依次包括下部区域、中间区域以及上部区域，中间区域中的掺杂浓度的变化率大于下部区域以及上部区域中的掺杂浓度的变化率。由此，发射极层的掺杂浓度分布成为与两层结构的情况下的分布类似的形状。因此，能够维持Ledge区域的完全耗尽化，并且能够实现基极-发射极间反向耐压的提高。
另外，对于HBT100而言，若将发射极层5的厚度设为t(nm)、将上层5b的厚度设为tH(nm)、将下层5a的掺杂浓度设为NdL(cm-3)、将上层5b的掺杂浓度设为NdH(cm-3)、将发射极层5的表面电位设为Φs、将介电常数设为ε、将电子的基本电荷设为q，则式(7)成立。由此，即使比以往的HBT提高发射极层的掺杂浓度，也维持Ledge区域的完全耗尽化。
另外，在HBT100、200、300、400、500中，发射极层的第二区域e2被完全耗尽。由此，能够避免Ledge区域中的导电区域的产生，抑制电流放大率的降低，并且能够实现HBT的高效率化。
此外，在本说明书中，对发射极层具备掺杂浓度不同的多个层、或者掺杂浓度连续地变化的浓度倾斜层中的任一种的实施方式进行了说明，但发射极层的结构并不局限于此。例如发射极层也可以形成为多个层以及浓度倾斜层混合存在。
另外，发射极层5以及基极层4的材料的组合并不局限于上述的InGaP以及GaAs，例如也可以是AlGaAs以及GaAs、InP以及InGaAs、InGaP以及GaAsSb、InGaP以及InGaAsN、Si以及SiGe、AlGaN以及GaN等其它的异质结的组合。
以上说明的各实施方式用于容易地理解本发明，并不解释为限定本发明。本发明能够在不脱离其主旨的情况下进行变更或改良，并且，本发明还包括其等价物。即，只要具备本发明的特征，本领域技术人员对该实施方式施加适当设计变更而得到的方案也包含于本发明的范围内。例如各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的内容，可以进行适当变更。另外，各实施方式具备的各要素可以在技术上可能的程度内进行组合，将它们组合得到的内容只要包含本发明的特征就包含在本发明的范围内。
Claims (14)
1.一种异质结双极晶体管，其特征在于，
集电极层、基极层、发射极层以及半导体层依次层叠，
所述发射极层的第一区域和第二区域由相互相同的半导体材料构成，
在所述发射极层的所述第一区域的上表面层叠有所述半导体层，在所述发射极层的第二区域的上表面未层叠有所述半导体层，
对于所述发射极层的所述第一区域以及第二区域中的掺杂浓度而言，所述上表面附近高于与所述基极层的界面附近。
2.根据权利要求1所述的异质结双极晶体管，其特征在于，
与所述基极层的所述界面附近和所述上表面附近由相互相同的半导体材料构成。
3.根据权利要求1或2所述的异质结双极晶体管，其特征在于，
在所述发射极层的第一区域和第二区域，具有相互相同的掺杂剂和在从所述发射极层的表面朝向所述基极层的表面的深度方向上相互相同的掺杂浓度分布。
4.根据权利要求1～3中的任意一项所述的异质结双极晶体管，其特征在于，
所述发射极层的所述第二区域被完全耗尽。
5.根据权利要求1～4中的任意一项所述的异质结双极晶体管，其特征在于，
所述异质结双极晶体管的基极-发射极间电容增大。
6.根据权利要求1～4中的任意一项所述的异质结双极晶体管，其特征在于，
所述发射极层的厚度为20nm以上60nm以下。
7.根据权利要求1～4中的任意一项所述的异质结双极晶体管，其特征在于，
所述发射极层的厚度为20nm以上40nm以下。
8.根据权利要求1～4中的任意一项所述的异质结双极晶体管，其特征在于，
所述发射极层的所述第一区域以及第二区域由包括下层和被层叠在比所述下层靠近所述半导体层侧的上层的多个层构成，
所述上层的掺杂浓度高于所述下层的掺杂浓度。
9.根据权利要求8所述的异质结双极晶体管，其特征在于，
所述上层的厚度为5nm以上26/(t/30)nm以下，其中，t为所述发射极层的厚度，t的单位是nm。
10.根据权利要求8所述的异质结双极晶体管，其特征在于，
所述上层的掺杂浓度为7.5×1017cm-3以上。
11.根据权利要求8所述的异质结双极晶体管，其特征在于，
所述发射极层的所述第一区域以及第二区域在所述下层与所述上层之间包括中间层，
所述中间层的掺杂浓度高于所述下层的掺杂浓度且低于所述上层的掺杂浓度。
12.根据权利要求1～4中的任意一项所述的异质结双极晶体管，其特征在于，
所述发射极层的所述第一区域以及第二区域包括掺杂浓度从所述基极层侧朝向所述半导体层侧连续地变化的浓度倾斜层。
13.根据权利要求11所述的异质结双极晶体管，其特征在于，
所述发射极层从所述基极层侧朝向所述半导体层侧依次包括下部区域、中间区域以及上部区域，
所述中间区域中的掺杂浓度的变化率大于所述下部区域以及所述上部区域中的掺杂浓度的变化率。
14.根据权利要求8～10中的任意一项所述的异质结双极晶体管，其特征在于，
若将所述发射极层的厚度设为t、将所述上层的厚度设为tH、将所述下层的掺杂浓度设为NdL、将所述上层的掺杂浓度设为NdH、将所述发射极层的表面电位设为Φs、将所述发射极层的介电常数设为ε、将电子的基本电荷设为q，则式2
成立，其中，所述t、tH的单位是nm，所述NdL、NdH的单位是cm-3。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016136965A JP2018010896A (ja) | 2016-07-11 | 2016-07-11 | ヘテロ接合バイポーラトランジスタ |
| JP2016-136965 | 2016-07-11 | ||
| CN201710089447.4A CN107611175B (zh) | 2016-07-11 | 2017-02-20 | 异质结双极晶体管 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710089447.4A Division CN107611175B (zh) | 2016-07-11 | 2017-02-20 | 异质结双极晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113764519A true CN113764519A (zh) | 2021-12-07 |
Family
ID=60676729
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710089447.4A Active CN107611175B (zh) | 2016-07-11 | 2017-02-20 | 异质结双极晶体管 |
| CN202110929927.3A Pending CN113764519A (zh) | 2016-07-11 | 2017-02-20 | 异质结双极晶体管 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710089447.4A Active CN107611175B (zh) | 2016-07-11 | 2017-02-20 | 异质结双极晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10374071B2 (zh) |
| JP (1) | JP2018010896A (zh) |
| CN (2) | CN107611175B (zh) |
| DE (1) | DE102017115546B4 (zh) |
| TW (1) | TWI659533B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975652A (zh) * | 2022-07-25 | 2022-08-30 | 浙江晶科能源有限公司 | 一种光伏电池及光伏电池的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018101652A (ja) | 2016-12-19 | 2018-06-28 | 株式会社村田製作所 | バイポーラトランジスタ及びその製造方法 |
| CN108400163B (zh) * | 2018-04-19 | 2020-12-22 | 苏州闻颂智能科技有限公司 | 一种自对准异质结双极型晶体管及其制造方法 |
| US20220208998A1 (en) * | 2019-05-29 | 2022-06-30 | Nippon Telegraph And Telephone Corporation | Heterojunction Bipolar Transistor and Manufacturing Method of the Same |
| CN114730739B (zh) * | 2019-12-05 | 2023-06-06 | 苏州晶湛半导体有限公司 | 半导体结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076015A (ja) * | 2000-09-04 | 2002-03-15 | Sharp Corp | ヘテロ接合型バイポーラトランジスタ |
| US20020105011A1 (en) * | 2000-12-27 | 2002-08-08 | Seiji Yaegashi | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor |
| US20110184708A1 (en) * | 2008-10-06 | 2011-07-28 | Mitiko Miura-Mattausch | Simulation method and simulation apparatus |
| US20130099287A1 (en) * | 2011-10-20 | 2013-04-25 | Rf Micro Devices, Inc. | Gallium arsenide heterojunction semiconductor structure |
| US20140110761A1 (en) * | 2012-10-19 | 2014-04-24 | Yuefei Yang | Monolithic HBT with Wide-Tuning Range Varactor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276015A (ja) * | 1988-09-13 | 1990-03-15 | Fuji Electric Co Ltd | 簡易形無効電力補償装置 |
| JP3252805B2 (ja) | 1998-08-20 | 2002-02-04 | 日本電気株式会社 | バイポーラトランジスタ |
| JP2000124226A (ja) * | 1998-10-07 | 2000-04-28 | Raytheon Co | ヘテロ接合バイポーラトランジスタ及びかかるトランジスタを形成する方法 |
| JP4431260B2 (ja) | 2000-08-31 | 2010-03-10 | 東京瓦斯株式会社 | 低温槽内観察装置用照明装置 |
| JP2004521485A (ja) | 2000-11-27 | 2004-07-15 | コピン コーポレーション | 格子整合されたベース層を有するバイポーラトランジスタ |
| JP2004172582A (ja) * | 2002-10-30 | 2004-06-17 | Sharp Corp | ヘテロ接合バイポーラトランジスタ |
| JP2009094148A (ja) | 2007-10-04 | 2009-04-30 | Panasonic Corp | ヘテロ接合バイポーラトランジスタ |
| JP5405054B2 (ja) * | 2008-06-18 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
| JP2015041723A (ja) * | 2013-08-23 | 2015-03-02 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
-
2016
- 2016-07-11 JP JP2016136965A patent/JP2018010896A/ja active Pending
-
2017
- 2017-01-12 TW TW106100915A patent/TWI659533B/zh active
- 2017-02-20 CN CN201710089447.4A patent/CN107611175B/zh active Active
- 2017-02-20 CN CN202110929927.3A patent/CN113764519A/zh active Pending
- 2017-05-18 US US15/598,456 patent/US10374071B2/en active Active
- 2017-07-11 DE DE102017115546.5A patent/DE102017115546B4/de active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076015A (ja) * | 2000-09-04 | 2002-03-15 | Sharp Corp | ヘテロ接合型バイポーラトランジスタ |
| US20020105011A1 (en) * | 2000-12-27 | 2002-08-08 | Seiji Yaegashi | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor |
| US20110184708A1 (en) * | 2008-10-06 | 2011-07-28 | Mitiko Miura-Mattausch | Simulation method and simulation apparatus |
| US20130099287A1 (en) * | 2011-10-20 | 2013-04-25 | Rf Micro Devices, Inc. | Gallium arsenide heterojunction semiconductor structure |
| US20140110761A1 (en) * | 2012-10-19 | 2014-04-24 | Yuefei Yang | Monolithic HBT with Wide-Tuning Range Varactor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114975652A (zh) * | 2022-07-25 | 2022-08-30 | 浙江晶科能源有限公司 | 一种光伏电池及光伏电池的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180012979A1 (en) | 2018-01-11 |
| TW201813088A (zh) | 2018-04-01 |
| TWI659533B (zh) | 2019-05-11 |
| DE102017115546A1 (de) | 2018-01-11 |
| JP2018010896A (ja) | 2018-01-18 |
| US10374071B2 (en) | 2019-08-06 |
| DE102017115546B4 (de) | 2021-02-18 |
| CN107611175B (zh) | 2021-12-28 |
| CN107611175A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611175B (zh) | 异质结双极晶体管 | |
| US6482711B1 (en) | InPSb/InAs BJT device and method of making | |
| EP1801884A2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| TWI647838B (zh) | 異質接合雙極性電晶體 | |
| US10147809B2 (en) | Semiconductor device | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US9331187B2 (en) | Bipolar transistor | |
| CN107004600B (zh) | 异质结双极晶体管 | |
| EP1662557B1 (en) | Heterojunction bipolar transistor | |
| US20180175181A1 (en) | Bipolar transistor and method for producing the same | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US20080203426A1 (en) | Heterojunction semiconductor device and method of manufacturing | |
| JPH0855979A (ja) | ヘテロ接合電界効果トランジスタ | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| EP2416353A1 (en) | Semiconductor device | |
| TW201603142A (zh) | 異質接合雙極性電晶體用磊晶晶圓及異質接合雙極性電晶體 | |
| JP6200375B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002076015A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007067023A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001044213A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |