CN113704159A - 一种ct探测器ad阵列同步采集方法 - Google Patents
一种ct探测器ad阵列同步采集方法 Download PDFInfo
- Publication number
- CN113704159A CN113704159A CN202111114143.1A CN202111114143A CN113704159A CN 113704159 A CN113704159 A CN 113704159A CN 202111114143 A CN202111114143 A CN 202111114143A CN 113704159 A CN113704159 A CN 113704159A
- Authority
- CN
- China
- Prior art keywords
- clock
- sck
- array
- sampling
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 15
- 238000005070 sampling Methods 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 101000631899 Homo sapiens Ribosome maturation protein SBDS Proteins 0.000 description 2
- 102100028750 Ribosome maturation protein SBDS Human genes 0.000 description 2
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
本发明公开了一种CT探测器AD阵列同步采集方法，包括SCK主时钟，所述SCK主时钟向外输出信号驱动AD阵列，所述SCK主时钟通过片内的PLL产生同频但不同相位的若干时钟，各通道用各自锁定的时钟对输入信号进行采集，将采集的数据进行时钟域穿越，统一到SCK主时钟域下进行后续处理。本发明能够自动找到每根输入数据线的采样窗口，降低基本制造和布局布线的限制，从而使得一片FPGA能驱动更多AD，不仅能降低成本，同时可以减少FPGA之间两两交互的信息，提高系统的稳定性。
Description
技术领域
本发明涉及断层扫描医疗器械技术领域，更具体涉及一种CT探测器AD阵列同步采集方法。
背景技术
在适用于CT探测器的AD芯片中，有一类AD芯片的数据读出接口是SPI接口。一个SPI接口通常有4根信号线。在一个探测器中需要几百片同样的AD 组成整列。这些AD都需要FPGA对其进行控制和采集数据，如何用尽量少的 FPGA 控制更多的AD，不仅能降低成本，同时可以减少FPGA之间两两交互的信息，提高系统的稳定性。现有技术中有两种FPGA与AD阵列间硬件连接以处理该问题的方式，一种如图1中所示，每个AD芯片的管脚与FPGA的管脚一一对应，这样的好处是每个芯片的 SCK 和SDO 都是对应的，FPGA进行数据采集方便。例如FPGA产生的SCK1在上升沿处驱动AD#1 打出数据，FPGA用SCK1的下降沿进行采集即可，但此方案占用的FPGA管脚数较多，限制了一片FPGA驱动更多AD的能力。
另一种如图2的连接方式与图1相比，消耗的FPGA的管脚数大大降低，但由于FPGA.SCK 至AD#1.SCK 和至AD#n.SCK 的路径长短不一致（CS_N，SDI 信号同理），AD#1.SDO至FPGA. SDO1 和AD#n.SDO至 FPGA. SDOn 的路径长短不一致，这导致了所有的 FPGA 输入管脚SDO1，SDO2…SDOn对于同一个FPGA输出管脚SCK的延迟是不一致的，此时用同一个SCK对所有的输入数据进行采样可能会找不到合适的采样窗口，如图3所示。为了解决此问题现有的方法是，在电路板布线时要求上述所有连线等长，但这在实际操作中受限于电路板的空间布局布线上存在较大难度，从而限制了一片FPGA驱动更多AD的能力。
发明内容
针对现有技术的不足，本发明提供了一种CT探测器AD阵列同步采集方法，能够自动找到每根输入数据线的采样窗口，降低基本制造和布局布线的限制，从而使得一片FPGA能驱动更多AD，不仅能降低成本，同时可以减少FPGA之间两两交互的信息，提高系统的稳定性。
为实现上述目的，本发明提供了如下技术方案：一种CT探测器AD阵列同步采集方法，包括SCK主时钟，所述SCK主时钟向外输出信号驱动AD阵列，所述SCK主时钟通过片内的PLL 产生同频但不同相位的若干时钟，具体工作流程包括如下步骤，
（1）同步状态机启动，控制训练命令生成器利用 CS_N，SDI 向AD 阵列发送一条能够返回固定值的命令；
（2）此时各数据通道开始用SCK主时钟的 0°相位时钟开始采集数据，在规定时间内，收到返回信号的通道将采样时钟锁定在SCK主时钟的0°相位时钟；
（3）重复步骤（1）动作；
（4）此时在步骤（2）中未锁定采样时钟各数据通道开始用SCK主时钟的下一个相位时钟开始采集数据，在规定时间内，收到返回信号的通道将采样时钟锁定在SCK主时钟的对应的相位时钟；
（5）重复步骤（3）和（4）的动作，每次用不同相位的时钟对未多定采样时钟的通道进行采样，直至所用的数据通道的采样时钟全部锁定；
（6）待采样时钟全部锁定后，通知同步状态机，将停止训练命令生成器转而启动工作命令生成器，发送相应的AD 控制命令，控制器开始模数转换工作向外发出数据；
（7）各通道用各自锁定的时钟对输入信号进行采集，将采集的数据进行时钟域穿越，统一到SCK 主时钟域下进行后续处理。
进一步，所述SCK主时钟设置有八个以22.5°等间隔的相位时钟。
进一步，所述步骤（2）和步骤（4）中规定的时间设置为10us。
进一步，所述步骤（1）中能够返回固定值的命令包括读取版本号或者读取厂商信息，读取厂商信息的命令，此时每个芯片返回的都应是 0x 4D696E666F756E64（“Minfound”ASCII 码）。
综上所述，本发明发明数据采集方法能够自动找到每根输入数据线的采样窗口，降低基本制造和布局布线的限制，从而使得一片FPGA能驱动更多AD，不仅能降低成本，同时可以减少FPGA之间两两交互的信息，提高系统的稳定性。
附图说明
图1、图2和图3为背景技术中FPGA与AD阵列间硬件连接处理方式；
图4为本发明实施例处理方式示意图；
图5为本发明实施例中部分输入管脚锁定对应的相位角时钟示意图。
具体实施方式
参照图1至图5对本发明一种CT探测器AD阵列同步采集方法的具体实施方式作进一步的说明。
一种CT探测器AD阵列同步采集方法，包括SCK主时钟，所述SCK主时钟向外输出信号驱动AD阵列，所述SCK主时钟通过片内的PLL 产生同频但不同相位的若干时钟，本实施例中产生了以 22.5°等间隔的8个相位的时钟，在不同的具体产品中可根据实际情况通过片内PLL的级联产生密度更高的不同相位的时钟，同步状态机具体工作流程如下：
（1）同步状态机启动，控制训练命令生成器利用CS_N，SDI向AD阵列发送一条能够返回固定值的命令，例如读取版本号，读取厂商信息等，本例中采取的是读取厂商信息的命令，此时每个芯片返回的都应是 0x 4D696E666F756E64（“Minfound” ASCII 码）；
（2）此时各数据通道（SDO1至SDOn）开始用SCK主时钟的 0°相位时钟开始采集数据，在规定时间内，收到返回信号0x 4D696E666F756E64的通道将采样时钟锁定在SCK主时钟的0°相位时钟；
（3）重复步骤（1）动作；
（4）此时在步骤（2）中未锁定采样时钟各数据通道开始用SCK主时钟的下一个相位时钟（SCK的22.5°）开始采集数据，在规定时间内（本实施例采用 10us），收到返回信号0x4D696E666F756E64的通道将采样时钟锁定在SCK主时钟的对应的（SCK的 22.5°）相位时钟；
（5）重复步骤（3）和（4）的动作，每次用不同相位的时钟对未多定采样时钟的通道进行采样，直至所用的数据通道的采样时钟全部锁定；
（6）待采样时钟全部锁定后，通知同步状态机，将停止训练命令生成器转而启动工作命令生成器，发送相应的AD 控制命令，控制器开始模数转换工作向外发出数据；
（7）各通道用各自锁定的时钟对输入信号进行采集，将采集的数据进行时钟域穿越，统一到SCK 主时钟域下进行后续处理。
如图5中SDO1，SDO2，SDO3中采样时钟锁定在 0°SCK，SDOn 锁定在 45°SCK。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种CT探测器AD阵列同步采集方法，其特征在于：包括SCK主时钟，所述SCK主时钟向外输出信号驱动AD阵列，所述SCK主时钟通过片内的PLL 产生同频但不同相位的若干时钟，具体工作流程包括如下步骤，
（1）同步状态机启动，控制训练命令生成器利用 CS_N，SDI 向AD 阵列发送一条能够返回固定值的命令；
（2）此时各数据通道开始用SCK主时钟的 0°相位时钟开始采集数据，在规定时间内，收到返回信号的通道将采样时钟锁定在SCK主时钟的0°相位时钟；
（3）重复步骤（1）动作；
（4）此时在步骤（2）中未锁定采样时钟各数据通道开始用SCK主时钟的下一个相位时钟开始采集数据，在规定时间内，收到返回信号的通道将采样时钟锁定在SCK主时钟的对应的相位时钟；
（5）重复步骤（3）和（4）的动作，每次用不同相位的时钟对未多定采样时钟的通道进行采样，直至所用的数据通道的采样时钟全部锁定；
（6）待采样时钟全部锁定后，通知同步状态机，将停止训练命令生成器转而启动工作命令生成器，发送相应的AD 控制命令，控制器开始模数转换工作向外发出数据；
（7）各通道用各自锁定的时钟对输入信号进行采集，将采集的数据进行时钟域穿越，统一到SCK 主时钟域下进行后续处理。
2.根据权利要求1所述的CT探测器AD阵列同步采集方法，其特征在于：所述SCK主时钟设置有八个以22.5°等间隔的相位时钟。
3.根据权利要求1所述的CT探测器AD阵列同步采集方法，其特征在于：所述步骤（2）和步骤（4）中规定的时间设置为10us。
4.根据权利要求1所述的CT探测器AD阵列同步采集方法，其特征在于：所述步骤（1）中能够返回固定值的命令包括读取版本号或者读取厂商信息。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111114143.1A CN113704159B (zh) | 2021-09-23 | 2021-09-23 | 一种ct探测器ad阵列同步采集方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111114143.1A CN113704159B (zh) | 2021-09-23 | 2021-09-23 | 一种ct探测器ad阵列同步采集方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113704159A true CN113704159A (zh) | 2021-11-26 |
| CN113704159B CN113704159B (zh) | 2023-12-08 |
Family
ID=78661728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111114143.1A Active CN113704159B (zh) | 2021-09-23 | 2021-09-23 | 一种ct探测器ad阵列同步采集方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113704159B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102401907A (zh) * | 2011-10-08 | 2012-04-04 | 天津大学 | 多个基于σ-δadc的地震采集节点的同步采集装置 |
| CN106406174A (zh) * | 2016-09-29 | 2017-02-15 | 中国电子科技集团公司第二十九研究所 | 一种多模块多通道采集同步系统及工作方法 |
| CN109088635A (zh) * | 2018-07-24 | 2018-12-25 | 北京航天控制仪器研究所 | 一种多通道时钟同步采集系统 |
| CN110488718A (zh) * | 2019-09-03 | 2019-11-22 | 哈尔滨工业大学 | 超多通道全同步数据采集系统 |
| CN111736517A (zh) * | 2020-08-07 | 2020-10-02 | 成都谱信通科技有限公司 | 一种基于多通道adc和fpga的同步采集处理卡系统 |
| CN113054996A (zh) * | 2021-03-18 | 2021-06-29 | 明峰医疗系统股份有限公司 | 用于ct控制板内部低延迟连续穿越时钟域的电路和方法 |
-
2021
- 2021-09-23 CN CN202111114143.1A patent/CN113704159B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102401907A (zh) * | 2011-10-08 | 2012-04-04 | 天津大学 | 多个基于σ-δadc的地震采集节点的同步采集装置 |
| CN106406174A (zh) * | 2016-09-29 | 2017-02-15 | 中国电子科技集团公司第二十九研究所 | 一种多模块多通道采集同步系统及工作方法 |
| CN109088635A (zh) * | 2018-07-24 | 2018-12-25 | 北京航天控制仪器研究所 | 一种多通道时钟同步采集系统 |
| CN110488718A (zh) * | 2019-09-03 | 2019-11-22 | 哈尔滨工业大学 | 超多通道全同步数据采集系统 |
| CN111736517A (zh) * | 2020-08-07 | 2020-10-02 | 成都谱信通科技有限公司 | 一种基于多通道adc和fpga的同步采集处理卡系统 |
| CN113054996A (zh) * | 2021-03-18 | 2021-06-29 | 明峰医疗系统股份有限公司 | 用于ct控制板内部低延迟连续穿越时钟域的电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113704159B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8760325B2 (en) | Scheme for balancing skew between lanes of high-speed serial digital interface | |
| US8058916B2 (en) | Lockstep synchronization and maintenance | |
| CN103364602B (zh) | 一种可产生多路同步时钟的示波器 | |
| CN210168032U (zh) | 用于对准高数据速率时钟和数据恢复解串器的采样实例的系统 | |
| US6639441B2 (en) | Clock signal correction circuit and semiconductor device implementing the same | |
| US11888480B2 (en) | Method and apparatus for synchronizing two systems | |
| US20040036516A1 (en) | Clock and data recovery circuit and method | |
| CN115242224A (zh) | 一种多时钟无毛刺切换电路及切换方法 | |
| CN104778295A (zh) | 测试包含多个相位旋转器的集成电路设计 | |
| US7409613B2 (en) | Simultaneous AC logic self-test of multiple clock domains | |
| CN113704159A (zh) | 一种ct探测器ad阵列同步采集方法 | |
| US20160306383A1 (en) | Multi-card synchronization system of fundamental and divided clock frequencies | |
| CN103728893A (zh) | 一种探地雷达高精度时序控制电路 | |
| CN104038216B (zh) | 一种高速信号中提取比特同步时钟的电路 | |
| US20110113311A1 (en) | Apparatus and method for synchronization within systems having modules processing a clock signal at different rates | |
| JP2744094B2 (ja) | ディジタルシステム | |
| US6441656B1 (en) | Clock divider for analysis of all clock edges | |
| CN104408001A (zh) | 高精度多路数据同步采集装置 | |
| WO2000033097A1 (en) | Methods and apparatus for synchronizing asynchronous test structures and eliminating clock skew consideration | |
| JP6047349B2 (ja) | 論理回路及び該論理回路を用いた制御装置 | |
| CN218896152U (zh) | 一种雷电探测仪 | |
| WO1993013597A1 (en) | Digital frequency detection circuit | |
| CN116800261A (zh) | 高速时钟信号的相位检测电路、装置、方法和电子设备 | |
| US11002695B2 (en) | Magnetic resonance spectrometer and control apparatus for magnetic resonance spectrometer based on FPGA | |
| JP3243900B2 (ja) | 同期化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |