CN113644032A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN113644032A
CN113644032A CN202110918051.2A CN202110918051A CN113644032A CN 113644032 A CN113644032 A CN 113644032A CN 202110918051 A CN202110918051 A CN 202110918051A CN 113644032 A CN113644032 A CN 113644032A
Authority
CN
China
Prior art keywords
isolation structure
word line
groove
trench
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110918051.2A
Other languages
English (en)
Other versions
CN113644032B (zh
Inventor
卢经文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110918051.2A priority Critical patent/CN113644032B/zh
Priority to PCT/CN2021/116921 priority patent/WO2023015641A1/zh
Publication of CN113644032A publication Critical patent/CN113644032A/zh
Priority to US17/652,338 priority patent/US20230047893A1/en
Application granted granted Critical
Publication of CN113644032B publication Critical patent/CN113644032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供基底，基底包括有源区及将有源区隔开的浅沟槽隔离结构，基底形成有字线沟槽，字线沟槽暴露部分有源区和浅沟槽隔离结构；在字线沟槽内形成第一中间结构，第一中间结构覆盖字线沟槽的侧壁和底壁，第一中间结构形成有第一沟槽，第一中间结构包括牺牲结构，牺牲结构包括水平部；去除牺牲结构的水平部，并封闭第一沟槽，形成空气腔。在本公开中，在半导体结构中形成空气腔，降低半导体结构中导线间的寄生电容，提高半导体结构的电性能。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存储器(Dynamic random access memory，简称DRAM)具有体积小、集成度高、功耗低的优点，其读取速度和写入速度比只读存储器(ROM，Read Only Memory)更快。
动态随机存储器由多个重复的存储单元组成，每个存储单元通常包括电容结构和晶体管，晶体管的栅极与字线相连，晶体管的漏极与位线相连，晶体管的源极与电容结构相连。随着动态随机存储器的集成度不断提高，动态随机存储器的字线与字线之间的间距，以及字线与位线之间的间距越来越小，从而造成字线与字线之间以及字线与位线之间容易产生较大的寄生电容，导致导线间互相干扰，影响动态随机存储器的电性能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供一种半导体结构的制作方法，所述制作方法包括：
提供基底，所述基底包括有源区及将所述有源区隔开的浅沟槽隔离结构，所述基底形成有字线沟槽，所述字线沟槽暴露部分所述有源区和浅沟槽隔离结构；
在所述字线沟槽内形成第一中间结构，所述第一中间结构覆盖所述字线沟槽的侧壁和底壁，所述第一中间结构形成有第一沟槽，所述第一中间结构包括牺牲结构，所述牺牲结构包括水平部；
去除所述牺牲结构的水平部，并封闭所述第一沟槽，形成空气腔。
根据本公开的一些实施例，在所述字线沟槽内形成第一中间结构，包括：
形成第二中间结构，所述牺牲结构形成第二沟槽；
在所述第二沟槽内沉积第二隔离结构，形成所述第一中间结构，所述第二隔离结构覆盖所述第二沟槽的底壁和侧壁，所述第二隔离结构形成所述第一沟槽。
根据本公开的一些实施例，所述形成所述第二中间结构，包括：
形成栅介质层，所述栅介质层覆盖所述字线沟槽的底壁和侧壁；
形成导电层，所述导电层覆盖所述栅介质层的底壁且所述导电层的上表面低于所述基底的上表面；
形成第一隔离结构，所述第一隔离结构覆盖所述导电层的顶面；
沉积牺牲结构，形成所述第二中间结构，所述牺牲结构覆盖所述第一隔离结构的底壁和侧壁。
根据本公开的一些实施例，在去除所述牺牲结构的水平部之前，还包括：
去除部分所述第二隔离结构，形成第三沟槽，所述第三沟槽暴露出所述牺牲结构的部分所述水平部。
根据本公开的一些实施例，所述去除所述牺牲结构的水平部，包括：
向所述第三沟槽中注入刻蚀溶液，去除所述牺牲结构的水平部以形成空气层，所述空气层和所述第三沟槽连通形成第四沟槽。
根据本公开的一些实施例，所述封闭所述第一沟槽，包括：
形成第三隔离结构，所述第三隔离结构填充部分所述第四沟槽。
根据本公开的一些实施例，所述形成第三隔离结构，所述第三隔离结构填充部分所述第四沟槽，包括：
通过低压化学气相沉积法沉积所述第三隔离结构，所述第三隔离结构封闭所述第三沟槽，形成空气腔。
根据本公开的一些实施例，所述形成导电层，包括：
形成初始导电层，所述初始导电层填充所述字线沟槽，且覆盖所述栅介质层；
回刻所述初始导电层以形成所述导电层。
根据本公开的一些实施例，所述提供基底，包括：
提供衬底；
刻蚀所述衬底以在所述衬底中形成浅沟槽，所述浅沟槽将所述衬底隔离成阵列排布的多个有源区；
填充所述浅沟槽以形成浅沟槽隔离结构；
形成第一掩膜层；
根据第一掩膜层部分去除所述有源区和浅沟槽隔离结构，形成所述字线沟槽。
本公开的第二方面提供一种半导体结构，所述半导体结构包括：
基底，所述基底包括有源区以及将所述有源区隔开的浅沟槽隔离结构；
字线沟槽，所述字线沟槽形成于所述基底中，且与所述有源区和所述浅沟槽隔离结构相交；
字线结构，所述字线结构形成于所述字线沟槽中，所述字线结构包括导电层、顶部隔离结构和空气腔，所述空气腔设置于所述导电层和顶部隔离结构之间。
根据本公开的一些实施例，所述字线结构包括栅介质层和第一隔离结构，所述栅介质层覆盖所述字线沟槽的底壁和侧壁，所述第一隔离结构覆盖所述导电层的顶面和所述栅介质层的部分侧壁，所述空气层设置于所述顶部隔离结构和所述第一隔离结构之间。
根据本公开的一些实施例，所述字线结构包括阻挡层，所述阻挡层设置于所述导电层和所述栅介质层之间。
根据本公开的一些实施例，所述顶部隔离结构包括第二隔离结构和第三隔离结构，所述第三隔离结构的底面等于或高于所述第二隔离结构的底面。
根据本公开的一些实施例，所述字线结构还包括牺牲结构，所述牺牲结构覆盖所述第一隔离结构的侧壁，所述第二隔离结构覆盖所述牺牲结构的侧壁。
根据本公开的一些实施例，所述第三隔离结构的宽度与所述字线沟槽的宽度之比范围为0.1～0.3。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，在半导体结构的导电层上方形成空气腔，降低半导体结构导线间的寄生电容，减少寄生电容对半导体结构导线间的干扰，提高半导体结构的电性能和稳定性。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图3是根据一示例性实施例示出的一种半导体结构的制作方法中形成第二中间结构的流程图。
图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图5是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图6是根据一示例性实施例示出的一种半导体结构的制作方法中提供的基底的结构示意图。
图7是图6提供的基底沿x方向的截面示意图。
图8是图6提供的基底的字线沟槽沿y方向的截面示意图。
图9是根据一示例性实施例示出的一种半导体结构的制作方法中形成栅介质层的示意图。
图10是图9沿x方向的截面示意图。
图11是图9中字线沟槽沿y方向的截面示意图。
图12是根据一示例性实施例示出的一种半导体结构的制作方法中形成阻挡层的示意图。
图13是图12沿x方向的截面示意图。
图14是图12中字线沟槽沿y方向的截面示意图。
图15是根据一示例性实施例示出的一种半导体结构的制作方法中形成初始导电层的示意图。
图16是图15沿x方向的截面示意图。
图17是图15中字线沟槽沿y方向的截面示意图。
图18是根据一示例性实施例示出的一种半导体结构的制作方法中形成导电层的示意图。
图19是图18沿x方向的截面示意图。
图20是图20中字线沟槽沿y方向的截面示意图。
图21是根据一示例性实施例示出的一种半导体结构的制作方法中形成第一隔离结构的示意图。
图22是图21沿x方向的截面示意图。
图23是图21中字线沟槽沿y方向的截面示意图。
图24是根据一示例性实施例示出的一种半导体结构的制作方法中形成牺牲结构的示意图。
图25是图24沿x方向的截面示意图。
图26是图24中第二沟槽沿y方向的截面示意图。
图27是根据一示例性实施例示出的一种半导体结构的制作方法中形成第二隔离结构的示意图。
图28是图27沿x方向的截面示意图。
图29是图27中第一沟槽沿y方向的截面示意图。
图30是根据一示例性实施例示出的一种半导体结构的制作方法中形成第三沟槽的示意图。
图31是图30沿x方向的截面示意图。
图32是图30中第三沟槽沿y方向的截面示意图。
图33是根据一示例性实施例示出的一种半导体结构的制作方法中形成第四沟槽的示意图。
图34是图33沿x方向的截面示意图。
图35是图33中第四沟槽沿y方向的截面示意图。
图36是根据一示例性实施例示出的一种半导体结构的制作方法中形成字线结构的示意图。
图37是图36沿x方向的截面示意图。
图38是图36中字线结构沿y方向的截面示意图。
图39是根据一示例性实施例示出的一种半导体结构的制作方法中形成字线结构的示意图。
图40是图39沿x方向的截面示意图。
图41是图39中字线结构沿y方向的截面示意图。
图42是根据一示例性实施例示出的一种半导体结构的制作方法中形成字线结构的示意图。
图43是图42沿x方向的截面示意图
图44是根据一示例性实施例示出的一种半导体结构的制作方法中在衬底顶面形成光刻胶掩膜层的示意图。
图45是根据一示例性实施例示出的一种半导体结构的制作方法中光刻胶掩膜层在衬底上的投影示意图。
图46是根据一示例性实施例示出的一种半导体结构的制作方法中形成浅沟槽的示意图。
图47是根据一示例性实施例示出的一种半导体结构的制作方法中形成浅沟槽隔离结构的示意图。
图48是根据一示例性实施例示出的一种半导体结构的制作方法中第一掩膜层在衬底上形成的投影示意图。
附图标记：
01、第一沟槽；02、第二沟槽；03、第三沟槽；04、第四沟槽；
100、基底；101、衬底；102、浅沟槽；103、光刻胶掩膜层；1031、掩膜单元；104、第一掩膜层；110、有源区；120、浅沟槽隔离结构；130、字线沟槽；
200、字线结构；200A、第一中间结构；200B、第二中间结构；210、栅介质层；220、阻挡层；230、导电层；231、初始导电层；240、第一隔离结构；250、牺牲结构；251、牺牲结构的水平部；252、牺牲结构的竖直部；260、第二隔离结构；270、第三隔离结构；280、顶部隔离结构；
300、空气腔；310、空气层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图，图6-图38为半导体结构的制作方法的各个阶段的示意图，下面结合图6-图38对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
在本公开的实施例中，X方向为有源区110的延伸方向，Y方向为字线沟槽130的延伸方向。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S110：提供基底，基底包括有源区及将有源区隔开的浅沟槽隔离结构，基底形成有字线沟槽，字线沟槽暴露部分有源区和浅沟槽隔离结构。
其中，提供基底100包括以下步骤：
S111、提供衬底。
如图44所示，衬底101可以由半导体材料制成，其中，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
S112、刻蚀衬底以在衬底中形成浅沟槽，浅沟槽将衬底隔离成阵列排布的多个有源区。
如图45所示，参照图44，形成光刻胶掩膜层103，光刻胶掩膜层103覆盖部分衬底101顶面，如图45所示，光刻胶掩膜层103在衬底101上的投影包括多个独立设置的掩膜单元1031。通过干法或湿法刻蚀去除光刻胶掩膜层103暴露出的部分衬底101，如图46所示，形成浅沟槽102。去除光刻胶掩膜层103，被光刻胶掩膜层103覆盖的衬底101形成多个独立设置的有源区110，多个有源区110被浅沟槽102隔开。
S113、填充浅沟槽以形成浅沟槽隔离结构。
如图47所示，参照图46，本实施例中采用沉积工艺，例如化学气相沉积、或原子层沉积(Atomic layer deposition，ALD)工艺，沉积低k介电材料填充浅沟槽102形成浅沟槽隔离结构120，浅沟槽隔离结构120将多个有源区110隔开。在本实施例中，向浅沟槽102中沉积氧化硅形成浅沟槽隔离结构120以隔离有源区110。
S114、形成第一掩膜层。
如图47所示，在有源区110和浅沟槽隔离结构120顶面形成第一掩膜层104，如图48所示，第一掩膜层104在衬底101上的投影暴露出部分有源区110以及部分浅沟槽隔离结构120。
S115、根据第一掩膜层部分去除有源区和浅沟槽隔离结构，形成字线沟槽。
如图6所示，去除第一掩膜层104暴露出的部分有源区110和部分浅沟槽隔离结构120，形成字线沟槽130。其中，根据第一掩膜层104去除有源区110和浅沟槽隔离结构120的深度小于浅沟槽102的深度。
如图6、图7、图8所示，基底100包括有源区110以及浅沟槽隔离结构120，其中，多个有源区110呈阵列式间隔排布，浅沟槽隔离结构120分隔相邻的有源区110。浅沟槽隔离结构120将有源区110隔开，相邻的有源区110相互独立，避免相邻的有源区110之间产生干扰。
步骤S120：在字线沟槽内形成第一中间结构，第一中间结构覆盖字线沟槽的侧壁和底壁，第一中间结构形成有第一沟槽，第一中间结构包括牺牲结构，牺牲结构包括水平部。
在本实施例中，如图28所示，第一中间结构200A是形成字线结构200的过程中形成的中间过程结构。参照图29、图30，第一中间结构200A为叠层结构，第一中间200A结构包括牺牲结构250，牺牲结构250包括水平部251。第一中间结构200A在字线沟槽130中形成第一沟槽01，牺牲结构250的水平部251作为第一沟槽01的底壁。
步骤S130：去除牺牲结构的水平部，并封闭第一沟槽，形成空气腔。
如图33所示，可以通过刻蚀工艺去除牺牲结构250的水平部251，或者，还可以通过等离子体反应释放去除牺牲结构250的水平部251。如图36所示，可以通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺或物理气相沉积(Physical Vapor Deposition，PVD)沉积封闭第一沟槽01，以使原牺牲结构250的水平部251所在位置形成空气腔300。
本实施例所提供的半导体结构的制作方法，在导电层的上方形成空气腔，空气腔的存在降低了半导体结构的导线之间的寄生电容，减小了寄生电容造成的导线间干扰强度，提高半导体结构的电性能。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图2所示，图2示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图2所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S210：提供基底，基底包括有源区及将有源区隔开的浅沟槽隔离结构，基底形成有字线沟槽，字线沟槽暴露部分有源区和浅沟槽隔离结构。
本实施例的步骤S210和上述实施例步骤S110的实现方式相同，在此，不再赘述。
步骤S220：形成第二中间结构，第二中间结构包括牺牲结构，牺牲结构形成第二沟槽。
如图24所示，第二中间结构200B是形成字线结构200的过程中形成的中间过程结构，如图25、图26所示，第二中间结构200B为叠层结构，第二中间结构200B包括牺牲结构250。其中，牺牲结构250包括水平部251和竖直部252。第二中间结构200B位于字线沟槽130中，在字线沟槽130中围成第二沟槽02，牺牲结构250的水平部251作为第二沟槽02的底面，牺牲结构250的竖直部252作为第二沟槽02的槽壁。
步骤S230：在第二沟槽内沉积第二隔离结构，形成第一中间结构，第二隔离结构覆盖第二沟槽的底壁和侧壁，第二隔离结构形成第一沟槽。
如图27所示，参照图24，在本实施例中，第二隔离结构260和第二中间结构200B形成第一中间结构200A，第一中间结构200A是形成字线结构200的过程中形成的中间过程结构。如图28、29所示，参照图25、26，可以采用原子层沉积(Atomic layer deposition，ALD)工艺沉积形成第二隔离结构260。第二隔离结构260覆盖第二沟槽02的内壁，在第二沟槽02中形成第一沟槽01，第一沟槽01的宽度比牺牲结构250的水平部251的宽度窄。第二隔离结构260的材料与牺牲结构250的材料不同，在本实施例中，第二隔离结构260的材料可以为氮化硅(Silicon nitride)或氮氧化硅(Silicon oxynitride)。在本实施例中，第二隔离结构260的材料为氮化硅，第二隔离结构260的厚度为2nm-4nm。
步骤S240：去除牺牲结构的水平部，并封闭第一沟槽，形成空气腔。
如图33所示，结合图34、图35，可以刻蚀去除牺牲结构250的水平部251，以使第一沟槽01封闭后，如图36或如图39所示，在原牺牲结构250的水平部251所在位置形成空气腔300。
本实施例形成的半导体结构进行后续制程形成位线结构、电容接触结构或其它导线结构，空气腔位于字线结构的导电层和后续制程形成的导线结构之间，能够减小字线结构与后续制程形成的导线结构之间的寄生电容，避免寄生电容造成导线间互相干扰，提高了半导体结构的电性能和稳定性。
示例性的，对本实施例步骤S220的实现过程进行说明，如图3所示，形成第二中间结构包括以下步骤：
步骤S221：形成栅介质层，栅介质层覆盖字线沟槽的底壁和侧壁。
如图9、图10、图11所示，参照图6、图7、图8，可以采用原子层沉积(Atomic layerdeposition，ALD)工艺沉积形成栅介质层210，栅介质层210的材料可以为氧化硅(Siliconmonoxide)、氧化铪(Hafnium oxide)、氧化镧(Lanthanum(III)oxide)等。
步骤S222：形成导电层，导电层覆盖栅介质层的底壁且导电层的上表面低于基底的上表面。
在本实施例中，形成导电层230的过程包括：如图15、图16、图17所示，采用原子层沉积(Atomic layer deposition，ALD)工艺沉积导电材料填充字线沟槽130且覆盖栅介质层210形成初始导电层231。然后，如图18、图19、图20所示，通过干法或湿法刻蚀工艺刻蚀初始导电层231，去除覆盖栅介质层210的初始导电层231并将初始导电层231回刻至低于基底100顶面，被保留的初始导电层231形成导电层230，导电层230上方被保留有用于形成空气腔300的空间。导电层230位于字线沟槽130的底部、覆盖栅介质层210的底壁，导电层230暴露出栅介质层210的部分侧壁。
其中，导电层230的材料可以为导电金属、导电金属氮化物、导电合金中的一种或二种以上，例如，导电层230的材料可以为钛(Titanium)、钽(tantalum)、钨(Tungsten)。在本实施例中，导电层230的材料为金属钨。
步骤S223：形成第一隔离结构，第一隔离结构覆盖导电层的顶面。
如图21、图22、图23所示，参照图18、图19、图20，可以采用原子层沉积(Atomiclayer deposition，ALD)工艺沉积形成第一隔离结构240。
第一隔离结构240的材料可以为氮化硅(Silicon nitride)或氮氧化硅(Siliconoxynitride)。在本实施例中，第一隔离结构240的材料为氮化硅，第一隔离结构240的厚度为2nm-4nm。
步骤S224：沉积牺牲结构，形成第二中间结构，牺牲结构覆盖第一隔离结构的底壁和侧壁。
如图24，参照图21，可以采用原子层沉积(Atomic layer deposition，ALD)工艺沉积牺牲材料，牺牲材料覆盖第一隔离结构240的底壁和侧壁形成牺牲结构250。如图25、图26所示，覆盖在第一隔离结构240的底壁上的牺牲结构250为牺牲结构250的水平部25，覆盖在第一隔离结构240的侧壁上的牺牲结构250为牺牲结构250的竖直部252。为了去除牺牲结构250的水平部251而不破坏第一隔离结构240的底壁，保留第一隔离结构240的底壁以保护导电层230，在本实施例中，牺牲结构250的材料与第一隔离结构240的材料不同，以使在刻蚀去除牺牲结构250的水平部251时，可通过选择刻蚀牺牲结构250的材料和对第一隔离结构240的材料刻蚀选择比，去除牺牲结构250的水平部251而不破坏第一隔离结构240。在本实施例中，牺牲结构250的材料可以为氧化硅(Silicon monoxide)。
牺牲结构250的厚度影响半导体结构中形成的空气腔300的体积，为了能够形成空气腔300、保证空气腔300的体积，在本实施例中，牺牲结构250的厚度为4nm-6nm。
在本实施例中，在形成栅介质层210之后，在形成导电层230之前，如图12所示，还包括采用原子层沉积(Atomic layer deposition，ALD)工艺形成阻挡层220的步骤。如图13、图14所示，形成的阻挡层220覆盖栅介质层210。在本实施例中，阻挡层220的材料比如可以为氮化钛。
如上文中记载的步骤S222完成后，如图18、图19所示，参照图15、图16，导电层230位于字线沟槽130的底部、覆盖栅介质层210的底壁，导电层230暴露出栅介质层210的部分侧壁。被保留的初始导电层231形成导电层230，阻挡层220位于导电层230和栅介质层210之间，以防止导电层230的材料向基底100中渗透影响半导体结构的良率。
本实施例形成的第二中间结构包括导电层以及位于导电层上方的牺牲结构，且牺牲结构的水平部和导电层被第一隔离结构隔开，通过去除牺牲结构的水平部在字线结构的导电层的上方形成具有低介电常数的空气腔，空气腔能够改变位于导电层上方的隔离结构的电性能，减小半导体结构中导线间的寄生电容。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图4所示，图4示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图4所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S310：提供基底，基底包括有源区及将有源区隔开的浅沟槽隔离结构，基底形成有字线沟槽，字线沟槽暴露部分有源区和浅沟槽隔离结构。
本实施例的步骤S310和上述实施例步骤S110的实现方式相同，在此，不再赘述。
步骤S320：形成第二中间结构，第二中间结构包括牺牲结构，牺牲结构形成第二沟槽。
如图24所示，第二中间结构200B是形成字线结构200的过程中形成的中间过程结构。如图25、图26所示。第二中间结构200B为叠层结构，第二中间结构200B包括覆盖字线沟槽130的栅介质层210、覆盖栅介质层210底壁且顶面低于基底100顶面的导电层230、设置在导电层230和栅介质层210之间的阻挡层220、覆盖导电层230顶面和被导电层230暴露出的栅介质层210的第一隔离结构240以及覆盖第一隔离结构240的牺牲结构250。
其中，如图25所示，牺牲结构250包括水平部251和竖直部252，牺牲结构250在字线沟槽130中围成第二沟槽02。牺牲结构250的水平部251作为第二沟槽02的底面，牺牲结构250的竖直部252作为第二沟槽02的槽壁。
步骤S330：在第二沟槽内沉积第二隔离结构，形成第一中间结构，第二隔离结构覆盖第二沟槽的底壁和侧壁，第二隔离结构形成第一沟槽。
如图27所示，参照图24，在第二中间结构200B中形成第二隔离结构260，如图29所示，参照图26，第二隔离结构260覆盖牺牲结构250，第二隔离结构260和第二中间结构200B形成第一中间结构200A。如图28所示，参照图25，第二隔离结构形成的第一沟槽01比牺牲结构250形成的第二沟槽02窄。
步骤S340：去除部分第二隔离结构，形成第三沟槽，第三沟槽暴露出牺牲结构的部分水平部。
如图30、图31、图32所示，参照图27、图28、图29，可以通过干法或湿法刻蚀工艺刻蚀去除部分第二隔离结构260的底壁，暴露出牺牲结构250的部分水平部251，以使形成第三沟槽03，第三沟槽03的宽度比牺牲结构250的水平部251的宽度窄。
步骤S350：去除牺牲结构的水平部，并封闭第一沟槽，形成空气腔。
如图33所示，参照图30，结合图34、图35，去除牺牲结构250的水平部251，牺牲结构250的水平部251原本所在的位置与第三沟槽03形成连通的沟槽。
如图36或图39所示，参照图33，通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺或物理气相沉积(Physical Vapor Deposition，PVD)沉积填充材料以封闭沟槽，沉积过程受到沟槽内壁形貌的影响，使得第一沟槽01原本所在位置的底部先被填充材料封闭，而沟槽中未被填充的区域形成空气腔300。
本实施例中，通过形成牺牲结构和第二隔离结构，再去除牺牲结构的水平部和部分第二隔离结构，使牺牲结构的水平部原本所在的位置与第三沟槽形成连通的沟槽，以使填充沟槽的沉积过程受到沟槽内壁形貌的影响，在导电层上方形成沉积空白形成空气腔，空气腔具有低介电常数，空气腔的存在能够降低字线结构与半导体结构的其它导线间的寄生电容，提高半导体结构的电性能和稳定性。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图5所示，图5示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
如图5所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S410：提供基底，基底包括有源区及将有源区隔开的浅沟槽隔离结构，基底形成有字线沟槽，字线沟槽暴露部分有源区和浅沟槽隔离结构。
步骤S420：形成第二中间结构，第二中间结构包括牺牲结构，牺牲结构形成第二沟槽。
步骤S430：在第二沟槽内沉积第二隔离结构，形成第一中间结构，第二隔离结构覆盖第二沟槽的底壁和侧壁，第二隔离结构形成第一沟槽。
本实施例的步骤S410-S430和上述实施例步骤S310-S330的实现方式相同，在此，不再赘述。
步骤S440：去除部分第二隔离结构，形成第三沟槽，第三沟槽暴露出牺牲结构的部分水平部。
如图30、图31、图32所示，参照图27、图28、图29，去除覆盖牺牲结构250的水平部251的第二隔离结构260，形成第三沟槽03。向第一沟槽01中通入刻蚀气体，以基底100顶面为水平方向，以第一沟槽01延伸方向为竖直方向，刻蚀气体在竖直方向的刻蚀速度大于在水平方向的刻蚀速度，刻蚀气体刻蚀去除第二隔离结构260的底壁暴露出牺牲结构250的部分水平部251，以使第一沟槽01的深度增加形成第三沟槽03。刻蚀气体可以为六氟化硫(SF6)、四氟化碳(CF4)、氯气(Cl2)、三氟甲烷(CHF3)、氧气(O2)、溴气(Ar)中的一种或两种以上的或混合气体。
步骤S450：向第三沟槽中注入刻蚀溶液，去除牺牲结构的水平部以形成空气层，空气层和第三沟槽连通形成第四沟槽。
如图33、图34、图35所示，参照图30、图31、图32，去除牺牲结构250的水平部251以形成空气层310。在本实施例中采用湿法刻蚀工艺去除牺牲结构250的水平部251。向第三沟槽03中注入刻蚀溶液，刻蚀溶液对牺牲材料和第二隔离材料具有高刻蚀选择比，且刻蚀溶液对牺牲材料和第一隔离材料具有高刻蚀选择比。本实施例中，以氢氟酸溶液作为刻蚀溶液，将氢氟酸溶液注入到第三沟槽03中，氢氟酸溶液去除牺牲结构250的水平部251以使原牺牲结构250的水平部251所在位置形成空气层310，空气层310和第三沟槽03连通形成第四沟槽04。如图33、图34所示，在竖直方向上，空气层310的宽度大于第三沟槽03的宽度，第四沟槽04的截面为“凸”形。
步骤S460：形成第三隔离结构，第三隔离结构填充部分第四沟槽，形成空气腔。
如图36、图37、图38所示，参照图33、图34、图35，可以通过低压化学气相沉积(LowPressure Chemical Vapor Deposition，LPCVD)工艺沉积第三隔离层材料形成第三隔离结构270。第三隔离结构270填充部分第四沟槽04，在第四沟槽04底部形成封闭的空气腔300。沉积第三隔离层材料填充第四沟槽04的过程受到第四沟槽04内壁形貌的影响，第三隔离层材料率先封闭第三沟槽03底部，以在第四沟槽04底部形成封闭的空气腔300，空气腔300至少包括去除牺牲结构250的水平部251形成的空气层310(参照图36)，空气腔300可能还包括部分第三沟槽03(参照图39或图41)。第三隔离结构270和第一中间结构200A形成字线结构200，字线结构200中形成有封闭设置于导电层230上方的空气腔300。
本实施例中，采用刻蚀试剂刻蚀去除牺牲结构的水平部，在字线沟槽中形成截面呈“凸”型的第四沟槽，以使填充第四沟槽时，填充过程受到第四沟槽内壁形貌影响，在第四沟槽底部形成空气腔，进而最终形成的半导体结构，在字线结构的导电层上方形成有空气腔，低介电常数的空气降低了导电层上方隔离结构的电性能，进而降低了半导体结构的字线结构和其它导线结构之间的寄生电容。
本公开示例性的实施例中提供一种半导体结构，如图36、或图39或图41所示，半导体结构包括：基底100、形成于基底100中的字线沟槽130以及形成于字线沟槽130中的字线结构200。基底100包括有源区110以及将有源区110隔开的浅沟槽隔离结构120，字线沟槽130与有源区110和浅沟槽隔离结构120相交。字线结构200包括导电层230、顶部隔离结构280和空气腔300，空气腔300设置于导电层230和顶部隔离结构280之间。
本实施例的半导体结构，在字线结构200的导电层230和上方的顶部隔离结构280之间设置有空气腔300，空气腔300的存在改变了顶部隔离结构280的电特性，进而降低了字线结构200与半导体结构的其它导线之间的寄生电容，减少了半导体结构的导电结构间的电容干扰，提高了半导体结构的电性能和稳定性。
如图36、或图39或图41所示，字线结构200还包括栅介质层210和第一隔离结构240，栅介质层210覆盖字线沟槽130的底壁和侧壁，第一隔离结构240覆盖导电层230的顶面和被导电层230暴露出的栅介质层210的侧壁，空气腔300设置于顶部隔离结构280和第一隔离结构240之间。
如图36、或图39或图41所示，顶部隔离结构280包括第二隔离结构260和第三隔离结构270，第三隔离结构270的底面和第一隔离结构240之间形成空气腔300。
在本实施例中，参照图36、图37、图38，第三隔离结构270的底面和第二隔离结构260的底面等高，形成的空气腔300的高度与第二隔离结构260的底面等高。在本公开其它实施例中，如图39或如图41所示，第三隔离结构270的底面高于第二隔离结构260的底面。例如，参照图39、图40、图41，第三隔离结构270的底面高于第二隔离结构260的底面，形成的空气腔300的截面为“凸”形结构。再例如，参照图41、图42，第三隔离结构270的底面高于第二隔离结构260的底面，形成的空气腔300的截面不规则结构。
其中，在本实施例中，第三隔离结构270的宽度与字线沟槽130的宽度之比范围为0.1～0.3。
根据一个示例性实施例，本实施例的位线结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图36、或图39或图41所示，字线结构200包括牺牲结构250，牺牲结构250覆盖第一隔离结构240的侧壁，牺牲结构250设置第一隔离结构240的侧壁和第二隔离结构260之间，第二隔离结构260覆盖牺牲结构250。
根据一个示例性实施例，本实施例的位线结构的大部分内容和上述实施例相同，本实施例与上述实施例之间的区别之处在于，如图36、或图39或图41所示，字线结构200还包括阻挡层220，阻挡层220设置于导电层230和栅介质层210之间，以防止导电层230的材料渗透到基底100中污染基底100影响半导体结构的性能。
本实施例的半导体结构，字线结构200的导电层230和顶部隔离结构280之间设置有空气腔300，空气腔300的存在影响顶部隔离结构280的电性能，进而降低了半导体结构的字线结构200和其它导线结构之间的寄生电容，提高半导体结构的电性能和稳定性。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供基底，所述基底包括有源区及将所述有源区隔开的浅沟槽隔离结构，所述基底形成有字线沟槽，所述字线沟槽暴露部分所述有源区和浅沟槽隔离结构；
在所述字线沟槽内形成第一中间结构，所述第一中间结构覆盖所述字线沟槽的侧壁和底壁，所述第一中间结构形成有第一沟槽，所述第一中间结构包括牺牲结构，所述牺牲结构包括水平部；
去除所述牺牲结构的水平部，并封闭所述第一沟槽，形成空气腔。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述字线沟槽内形成第一中间结构，包括：
形成第二中间结构，所述牺牲结构形成第二沟槽；
在所述第二沟槽内沉积第二隔离结构，形成所述第一中间结构，所述第二隔离结构覆盖所述第二沟槽的底壁和侧壁，所述第二隔离结构形成所述第一沟槽。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述形成所述第二中间结构，包括：
形成栅介质层，所述栅介质层覆盖所述字线沟槽的底壁和侧壁；
形成导电层，所述导电层覆盖所述栅介质层的底壁且所述导电层的上表面低于所述基底的上表面；
形成第一隔离结构，所述第一隔离结构覆盖所述导电层的顶面；
沉积牺牲结构，形成所述第二中间结构，所述牺牲结构覆盖所述第一隔离结构的底壁和侧壁。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，在去除所述牺牲结构的水平部之前，还包括：
去除部分所述第二隔离结构，形成第三沟槽，所述第三沟槽暴露出所述牺牲结构的部分所述水平部。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述去除所述牺牲结构的水平部，包括：
向所述第三沟槽中注入刻蚀溶液，去除所述牺牲结构的水平部以形成空气层，所述空气层和所述第三沟槽连通形成第四沟槽。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述封闭所述第一沟槽，包括：
形成第三隔离结构，所述第三隔离结构填充部分所述第四沟槽。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述形成第三隔离结构，所述第三隔离结构填充部分所述第四沟槽，包括：
通过低压化学气相沉积法沉积所述第三隔离结构，所述第三隔离结构封闭所述第三沟槽，形成空气腔。
8.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述形成导电层，包括：
形成初始导电层，所述初始导电层填充所述字线沟槽，且覆盖所述栅介质层；
回刻所述初始导电层以形成所述导电层。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述提供基底，包括：
提供衬底；
刻蚀所述衬底以在所述衬底中形成浅沟槽，所述浅沟槽将所述衬底隔离成阵列排布的多个有源区；
填充所述浅沟槽以形成浅沟槽隔离结构；
形成第一掩膜层；
根据第一掩膜层部分去除所述有源区和浅沟槽隔离结构，形成所述字线沟槽。
10.一种半导体结构，其特征在于，所述半导体结构包括：
基底，所述基底包括有源区以及将所述有源区隔开的浅沟槽隔离结构；
字线沟槽，所述字线沟槽形成于所述基底中，且与所述有源区和所述浅沟槽隔离结构相交；
字线结构，所述字线结构形成于所述字线沟槽中，所述字线结构包括导电层、顶部隔离结构和空气腔，所述空气腔设置于所述导电层和顶部隔离结构之间。
11.根据权利要求10所述的半导体结构，其特征在于，所述字线结构包括栅介质层和第一隔离结构，所述栅介质层覆盖所述字线沟槽的底壁和侧壁，所述第一隔离结构覆盖所述导电层的顶面和所述栅介质层的部分侧壁，所述空气层设置于所述顶部隔离结构和所述第一隔离结构之间。
12.根据权利要求11所述的半导体结构，其特征在于，所述字线结构包括阻挡层，所述阻挡层设置于所述导电层和所述栅介质层之间。
13.根据权利要求11所述的半导体结构，其特征在于，所述顶部隔离结构包括第二隔离结构和第三隔离结构，所述第三隔离结构的底面等于或高于所述第二隔离结构的底面。
14.根据权利要求13所述的半导体结构，其特征在于，所述字线结构还包括牺牲结构，所述牺牲结构覆盖所述第一隔离结构的侧壁，所述第二隔离结构覆盖所述牺牲结构的侧壁。
15.根据权利要求13所述的半导体结构，其特征在于，所述第三隔离结构的宽度与所述字线沟槽的宽度之比范围为0.1～0.3。
CN202110918051.2A 2021-08-11 2021-08-11 半导体结构的制作方法及半导体结构 Active CN113644032B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110918051.2A CN113644032B (zh) 2021-08-11 2021-08-11 半导体结构的制作方法及半导体结构
PCT/CN2021/116921 WO2023015641A1 (zh) 2021-08-11 2021-09-07 半导体结构的制作方法及半导体结构
US17/652,338 US20230047893A1 (en) 2021-08-11 2022-02-24 Method of manufacturing semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110918051.2A CN113644032B (zh) 2021-08-11 2021-08-11 半导体结构的制作方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113644032A true CN113644032A (zh) 2021-11-12
CN113644032B CN113644032B (zh) 2023-10-10

Family

ID=78420768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110918051.2A Active CN113644032B (zh) 2021-08-11 2021-08-11 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN113644032B (zh)
WO (1) WO2023015641A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226149A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 半导体结构、测试结构、制备方法及测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116234312B (zh) * 2023-05-05 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法、存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272231A1 (en) * 2004-06-08 2005-12-08 Eun-Jung Yun Gate-all-around type of semiconductor device and method of fabricating the same
US20110303967A1 (en) * 2010-06-11 2011-12-15 Eli Harari Non-Volatile Memory With Air Gaps
US20120178235A1 (en) * 2011-01-12 2012-07-12 Jayavel Pachamuthu Air Isolation In High Density Non-Volatile Memory
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN108063140A (zh) * 2017-11-27 2018-05-22 睿力集成电路有限公司 晶体管结构、存储单元阵列及其制备方法
CN108807401A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
TWI717173B (zh) * 2019-12-26 2021-01-21 華邦電子股份有限公司 記憶體裝置及其製造方法
TWI717970B (zh) * 2020-01-14 2021-02-01 華邦電子股份有限公司 半導體結構以及其形成方法
CN112885833A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 半导体器件及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077166A (ko) * 2018-12-20 2020-06-30 삼성전자주식회사 메모리 소자
CN111430348B (zh) * 2020-04-14 2022-05-03 福建省晋华集成电路有限公司 存储器及其形成方法
US11056175B1 (en) * 2020-07-28 2021-07-06 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050272231A1 (en) * 2004-06-08 2005-12-08 Eun-Jung Yun Gate-all-around type of semiconductor device and method of fabricating the same
US20110303967A1 (en) * 2010-06-11 2011-12-15 Eli Harari Non-Volatile Memory With Air Gaps
US20120178235A1 (en) * 2011-01-12 2012-07-12 Jayavel Pachamuthu Air Isolation In High Density Non-Volatile Memory
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN108807401A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN108063140A (zh) * 2017-11-27 2018-05-22 睿力集成电路有限公司 晶体管结构、存储单元阵列及其制备方法
CN112885833A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 半导体器件及其制作方法
US20220173110A1 (en) * 2019-11-29 2022-06-02 Changxin Memory Technologies, Inc. A semiconductor device and method of making the same
TWI717173B (zh) * 2019-12-26 2021-01-21 華邦電子股份有限公司 記憶體裝置及其製造方法
TWI717970B (zh) * 2020-01-14 2021-02-01 華邦電子股份有限公司 半導體結構以及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226149A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 半导体结构、测试结构、制备方法及测试方法

Also Published As

Publication number Publication date
WO2023015641A1 (zh) 2023-02-16
CN113644032B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
TWI469323B (zh) 垂直通道電晶體陣列及其製造方法
CN112992792B (zh) 半导体结构的制造方法及半导体结构
CN114582809B (zh) 电容器的制作方法、电容器以及存储器
CN113644032B (zh) 半导体结构的制作方法及半导体结构
US7494890B2 (en) Trench capacitor and method for manufacturing the same
CN114420642A (zh) 半导体结构的形成方法以及半导体结构
CN114582808A (zh) 半导体结构的制作方法及半导体结构
CN114068545A (zh) 半导体结构及其制作方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
CN113594097B (zh) 埋入式位线结构及其制作方法、半导体结构
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
US11800700B2 (en) Memory and its manufacturing method
CN111415935A (zh) 静态随机存取存储器及其制作方法
US7018893B1 (en) Method for fabricating bottom electrodes of stacked capacitor memory cells
CN114361171A (zh) 半导体结构的制作方法及半导体结构
US20230047893A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
CN115706053A (zh) 半导体结构的制作方法及半导体结构
CN116133399A (zh) 半导体结构的制作方法及半导体结构
CN114256156A (zh) 存储器的制造方法和存储器
CN113838850A (zh) 动态随机存取存储器及其制造方法
US20230032351A1 (en) Buried bit line structure, manufacturing method thereof, and semiconductor structure
US11825644B2 (en) Semiconductor memory device
KR20010111864A (ko) 다이나믹 랜덤 억세스 메모리 장치의 캐패시터 및 그제조방법
CN113594098B (zh) 半导体器件及其制备方法
CN114256153B (zh) 半导体结构形成方法以及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant