CN113628645A - 存储阵列电路、存储阵列版图以及验证方法 - Google Patents

存储阵列电路、存储阵列版图以及验证方法 Download PDF

Info

Publication number
CN113628645A
CN113628645A CN202110937301.7A CN202110937301A CN113628645A CN 113628645 A CN113628645 A CN 113628645A CN 202110937301 A CN202110937301 A CN 202110937301A CN 113628645 A CN113628645 A CN 113628645A
Authority
CN
China
Prior art keywords
layer
bit line
word line
memory array
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110937301.7A
Other languages
English (en)
Other versions
CN113628645B (zh
Inventor
汪配焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110937301.7A priority Critical patent/CN113628645B/zh
Publication of CN113628645A publication Critical patent/CN113628645A/zh
Priority to US17/659,337 priority patent/US20230050097A1/en
Application granted granted Critical
Publication of CN113628645B publication Critical patent/CN113628645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种存储阵列电路、存储阵列版图以及验证方法，存储阵列电路包括：M条字线；M个字线断线节点，每一所述字线断线节点用于将对应的一所述字线分隔为第一字线引脚和第二字线引脚；N条位线；N个位线断线节点，每一所述位线断线节点用于将对应的一所述位线分隔为第一位线引脚和第二位线引脚；其中，所述M和所述N均为正偶数。本申请实施例能够对字线层和位线层的版图布局进行验证。

Description

存储阵列电路、存储阵列版图以及验证方法
技术领域
本申请实施例涉及半导体技术领域，特别涉及一种存储阵列电路、存储阵列版图以及验证方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
存储器中具有多条字线以及多条位线，字线和位线的版图(layout)布局是否符合要求，决定着存储器性能的好坏。然而，目前验证字线和位线的版图布局是否符合要求的方法，不能有效对字线和位线执行版图对原理图(layout versus schematic，LVS)一致性验证，以验证字线和位线版图布局符合要求。
发明内容
本申请实施例解决的技术问题为提供一种存储阵列电路、存储阵列版图以及验证方法，以至少解决对字线层和位线层的版图布局的检验。
本申请实施例一方面提供一种存储阵列电路，包括：M条字线；M个字线断线节点，每一所述字线断线节点用于将对应的一所述字线分隔为第一字线引脚和第二字线引脚；N条位线；N个位线断线节点，每一所述位线断线节点用于将对应的一所述位线分隔为第一位线引脚和第二位线引脚；其中，所述M和所述N均为正偶数。
本申请实施例另一方面还提供一种存储阵列版图，包括：M条间隔排布的字线层；N条间隔排布的位线层；M条字线断线识别层，每一所述字线断线识别层用于将对应的一所述字线层分隔为沿所述字线层延伸方向上相互独立的两条子字线层；N条位线断线识别层，每一个位线断线识别层用于将对应的一所述位线层分隔为沿所述位线层延伸方向上相互独立的两条子位线层；其中，所述M和所述N均为正偶数。
本申请实施例再一方面还提供一种版图原理图一致性的验证方法，包括：提供如前述实施例所述的存储阵列电路；建立与存储阵列电路对应的如前述实施例所述的存储阵列版图；对所述存储阵列电路与所述存储阵列版图进行一致性验证。
本申请实施例提供的技术方案具有以下优点：
本申请实施例提供的存储阵列版图的技术方案中，包括用于分隔字线层的字线断线识别层，用于分隔位线层的位线断线识别层；由于字线断线识别层的设置，使得字线断线识别层两侧的字线层可以被分别被识别并标号，以便于判断出字线层的版图布局是否正确；由于位线断线识别层的设置，使得位线断线识别层两侧的位线层可以被分别识别并标号，以便于判断位线层的版图布局是否正确。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为本申请一实施例提供的存储阵列版图的结构示意图；
图2为本申请一实施例提供的存储阵列电路的结构示意图；
图3为本申请一实施例提供的验证方法的流程示意图。
具体实施方式
存储阵列包括多条间隔排布的字线以及多条间隔排布的位线，且每一字线会与相应的字线驱动电路电连接，每一位线会与相应的感测放大电路电连接。若字线或者位线的版图布局出现错误，则会影响存储阵列中的电连接关系出现错误。因此，对存储阵列版图中的字线层和位线层进行版图布局验证，有利于提高存储阵列的良率。
本申请实施提供一种存储阵列版图，利用该存储阵列版图可对位线层和字线层的版图布局进行验证。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本申请一实施例提供的存储阵列版图的结构示意图。
参考图1，存储阵列版图包括：M条间隔排布的字线层101；N条间隔排布的位线层102；M条字线断线识别层111，每一字线断线识别层111用于将对应的一字线层101分割为沿字线层101延伸方向上相互独立的两条子字线层121；N条位线断线识别层112，每一位线断线识别层112用于将对应的一位线层102分隔为沿位线层102延伸方向上相互独立的两条子位线层122；其中，M和N均为正偶数。
以下将结合附图对本申请实施例提供的存储阵列版图进行更为详细的说明。
字线层101用于定义存储器件中的字线，位线层102用于定义存储器件中的位线。每一字线层101均沿第一方向X延伸，每一位线层102均沿第二方向Y延伸。在一些实施例中，第一方向X可以与第二方向Y相垂直。M可以为大于或等于2的正偶数，N可以为大于或等于2的正偶数。
存储阵列版图还可以包括：位于字线层101一侧的多个第一字线驱动电路(未图示)，位于字线层101相对另一侧的多个第二字线驱动电路(未图示)，第一字线驱动电路与第二字线驱动电路沿平行于第一方向X分布。
具体地，部分字线层101与第一字线驱动电路相连，其余字线层101与第二字线驱动电路相连。例如，将M条字线层101按照排布顺序从第0条至第M条进行标号，标号为奇数的字线层101与第一字线驱动电路电连接，标号为偶数的字线层101与第二字线驱动电路电连接。将字线层101靠近第一字线驱动电路的一端定义为左端，将字线层101靠近第二字线驱动电路的一端定义为右端；若字线层101的实际延伸方向偏离第一方向X，这将导致同一字线层101同时与第一字线驱动电路和第二字线驱动电路电连接。
对于同一字线层101而言，位于字线断线识别层111一侧的子字线层121和另一侧的子字线层121可以分别进行标号。位于字线断线识别层111一侧的子字线层121具有第一标号，位于字线断线识别层111另一侧的子字线层121具有第二标号，且同一字线层101的第一标号和第二标号相对应。通过字线断线识别层111，可以对同一字线层101的两端分别进行标号，即能够分别对同一字线层101的左端对应的子字线层121和右端对应的子字线层121分别进行标号，若出现左端的标号顺序与右端的标号顺序不同的情况，即可及时的发现字线层101布局失误的问题，且还能定位到实际出错的字线层101的位置。
图1中以6条字线层101作为示例，字线层101的左端对应的子字线层121按顺序标号的第一标号可以依次为WL_L<0>、WL_L<1>、WL_L<2>、WL_L<3>、WL_L<4>、WL_L<5>，字线层101的右端对应的子字线层121按顺序标号的第二标号可以依次为WL_R<0>、WL_R<1>、WL_R<2>、WL_R<3>、WL_R<4>、WL_R<5>。
存储阵列版图还可以包括：位于位线层102一侧的多个第一感测放大电路(未图示)，位于位线层102相对另一侧的多个第二感测放大电路(未图示)，第一感测放大电路与第二感测放大电路沿平行于第二方向Y分布。
具体地，部分位线层102与第一感测放大电路相连，其余位线层102与第二感测放大电路相连。例如，将N条位线层102按照排布顺序从第0条至第N条进行标号，标号为奇数的位线层102与第一感测放大电路电连接，标号为偶数的位线层120与第二感测放大电路电连接。将位线层102靠近第一感测放大电路的一端定义为上端，将位线层102靠近第二感测放大电路的一端定义为下端；若位线层102的实际延伸方向偏离第二方向Y，这将导致同一位线层102同时与第一感测放大电路和第二感测放大电路电连接。
对于同一位线层102而言，位于位线断线识别层112一侧的子位线层122和另一侧的子位线层122可以分别进行标号。位于位线断线识别层112一侧的子位线层122具有第三标号，位于位线断线识别层112另一侧的子位线层122具有第四标号，且同一位线层102的第三标号和第四标号相对应。通过位线断线识别层112，可以对同一位线层102的两端分别进行标号，即能够分别对同一位线层102的上端对应的子位线层122和下端对应的子位线层122进行标号，若出现上端的标号顺序与下端的标号顺序不同的情况，即可及时的发现位线层102布局失误的问题，且还能够定位到实际出错的位线层102的位置。
图1中以6条位线层102作为示例，位线层102的上端对应的子位线层122的按照顺序标号的第三标号依次为BL_T<0>、BL_T<1>、BL_T<2>、BL_T<3>、BL_T<4>、BL_T<5>，位线层102的下端对应的子位线层122的按照顺序标号的第四标号依次为BL_B<0>、BL_B<1>、BL_B<2>、BL_B<3>、BL_B<4>、BL_B<5>。
在一些实施例中，M条字线断线识别层111的排列方向可以垂直于字线层101的延伸方向。如此，相邻字线断线识别层111之间具有较小的间距，有利于减小所有字线断线识别层111所占据的空间位置；此外，由于相邻字线断线识别层111之间的间距小，由于降低LVS一致性验证中识别出所有字线断线识别层111所需的时间，提升LVS一致性验证效率。在另一些实施例中，M条字线断线识别层111也可以错位间隔排布，即所有字线断线识别层111可以无需沿同一方向排布。
在一些实施例中，字线断线识别层111的形状可以为矩形，且在垂直于字线层101的延伸方向上，字线断线识别层111的宽度可以大于字线层101的宽度。在另一些实施例中，字线断线识别层111的形状可以为圆形、梯形或者不规则形状。
N条位线断线识别层112的排列方向可以垂直于位线层102的延伸方向。如戏，相邻位线断线识别层112之间具有较小的间距，有利于减小所有位线断线识别层112所占据的空间位置；此外，由于相邻位线断线识别层112之间的间距小，有利于降低LVS一致性验证中识别出所有位线断线识别层112所需的时间，提升LVS一致性验证效率。在另一些实施例中，N条位线断线识别层112也可以错位间隔排布，即所有位线断线识别层112可以无需沿同一方向排布。
在一些实施例中，位线断线识别层112的形状可以为矩形，且在垂直于位线层102的延伸方向上，位线断线识别层112的宽度可以大于位线层102的宽度。在另一些实施例中，位线断线识别层112的形状也可以为圆形、梯形或者不规则形状。
存储阵列版图还可以包括：有源层阵列103，有源层阵列103包括多个间隔分布的有源层113；字线断线识别层111位于有源层阵列103的外围，位线断线识别层112位于有源层阵列103的外围。有源层113用于定义存储器件的有源区，每一有源层113沿第三方向延伸，且第三方向与第一方向X以及第二方向Y均不相同。
在一些实施例中，M条字线断线识别层111可以位于有源层阵列103的同一侧，N条位线断线识别层112可以位于有源层阵列103的同一侧。相较于有源层阵列的相对两侧均具有字线断线识别层的方案而言，所有字线断线识别层111位于有源层阵列103的同一侧，有利于缩短字线层101的长度，减小存储阵列版图布局所需的空间位置。相较于有源层阵列的相对两侧均具有位线断线识别层的方案而言，所有位线断线识别层112位于有源层阵列103的同一侧，有利于缩短位线层102的长度，减小存储阵列版图布局所需的空间位置。
可以理解的是，在另一些实施例中，也可以在有源层阵列103相对两侧均布局有字线断线识别层111，在有源层阵列103相对两侧均布局有位线断线识别层112。
上述实施例中，存储阵列版图的每一字线层101对应设置有字线断线识别层111，每一位线层102对应设置有位线断线识别层112，利用该存储阵列版图能够对多条字线层101的版图布局进行版图原理图一致性验证，且利用该存储阵列版图能够对多条位线层102的版图布局进行版图原理图一致性验证。
相应的，本申请实施例还提供一种存储阵列电路，与前述实施例的存储阵列版图相对应。以下将结合附图对本申请实施例提供的存储阵列电路进行说明。
图2为本申请实施例提供的存储阵列电路的结构示意图。
参考图2，存储阵列电路包括：M条字线201；M个字线断线节点211，每一字线断线节点211用于将对应的字线201分隔为第一字线引脚11和第二字线引脚12；N条位线202；N个位线断线节点212，每一位线断线节点212用于将对应的位线202分隔为第一位线引脚21和第二位线引脚22；其中，M和N均为正偶数。
该存储阵列电路可用于对前述实施例提供的存储阵列版图进行LVS一致性验证。
具体地，每一第一字线引脚11以及每一第二字线引脚21均具有识别标识。
对于字线201而言，以M为6为例，位于字线断线节点211同一侧的第一字线引脚11按照顺序依次标识为wl_l<0>、wl_l<1>、wl_l<2>、wl_l<3>、wl_l<4>、wl_l<5>，位于字线断线节点211另一侧的第二字线引脚12按照顺序依次标识为wl_r<0>、wl_r<1>、wl_r<2>、wl_r<3>、wl_r<4>、wl_r<5>。可以理解的是，第一字线引脚11和第二字线引脚12的标识方式不限于此，保证同一字线201的第一字线引脚11的标识和第二字线引脚12的标识一一对应即可，即根据第一字线引脚11的标识和第二字线引脚12的标识能够反映出第一字线引脚11和第二字线引脚12属于同一字线201。
对于位线201而言，以M为6为例，位于位线断线节点212同一侧的第一位线引脚21按照顺序依次标识为bl_t<0>、bl_t<1>、bl_t<2>、bl_t<3>、bl_t<4>、bl_t</5>，位于位线断线节点212另一侧的第二位线引脚22按照顺序依次标识为bl_b<0>、bl_b<1>、bl_b<2>、bl_b<3>、bl_b<4>、bl_b</5>。可以理解的是，第一位线引脚21和第二位线引脚22的标识方式不限于此，保证同一位线202的第一位线引脚21和第二位线引脚22的标识一一对应即可，即根据第一位线引脚21的标示和第二位线引脚22的标识能够反映出第一位线引脚21和第二位线引脚22属于同一位线202。
上述实施例提供的存储阵列电路，能够应用于对字线层和位线层的版图布局的一致性验证。
相应的，本申请实施例还提供一种版图原理图一致性的验证方法，可利用上述实施例提供的存储阵列电路和存储阵列版图进行。以下将结合附图对本申请实施例提供的验证方法进行详细说明。
图3为本申请一实施例提供的验证方法的流程示意图。
结合参考图2和图3，步骤S1、提供存储阵列电路。
该存储阵列电路的具体描述可参考前述实施例，在此不再赘述。
结合参考图1和图3，步骤S2、建立与存储阵列电路对应的存储阵列版图。
该存储阵列版图的具体描述可参考前述实施例，在此不再赘述。
参考图3，步骤S3、对存储阵列电路与存储阵列版图进行一致性验证。
具体地，结合参考图1及图2，对存储阵列电路与存储阵列版图进行一致性验证的步骤可以包括：识别每一字线断线识别层111，并对识别出的字线断线识别层111对应的字线层101与存储阵列电路进行一致性验证；识别每一位线断线识别层112，并对识别出的位线断线识别层112对应的位线层102与存储阵列电路进行一致性验证。
字线断线识别层111将同一字线层101分割成两个子字线层121，若字线层101的版图布局符合要求，则同一字线层101的一子字线层121与同一字线201的第一字线引脚11对应，同一字线层101的另一子字线层121与同一字线201的第二字线引脚12对应。若在进行一致性验证时，检测发现同一字线层101的两个子字线层121分别与不同的字线201的第一字线引脚11/第二字线引脚12对应，则表明该字线层101的版图布局有问题。
位线断线识别层112将同一位线层102分割成两个子位线层122，若位线层102的版图布局符合要求，则同一位线层102的一子位线层122与同一位线202的第三位线引脚21对应，同一位线层102的另一子位线层122与同一位线202的第四位线引脚22对应。若在进行一致性验证时，检测发现同一位线层102的两个子位线层122分别与不同的位线202的第三位线引脚21/第四位线引脚22对应，则表明该位线层102的版图布局有问题。
在一些实施例中，如图1和图2所示，位于字线断线识别层111一侧的子字线层121具有第一标号，位于字线断线识别层111另一侧的子字线层121具有第二标号，且同一字线层101的第一标号和第二标号相对应；对识别出的字线断线识别层111对应的字线层101与存储阵列电路进行一致性验证，包括：按照字线层101的排布顺序，按顺序获取位于字线断线识别层111一侧的多个子字线层121的第一标号，按顺序获取位于字线断线识别层111另一侧的多个子字线层121的第二标号；比较所有第一标号的排序与多个第一字线引脚11的排序是否一致；比较所有第二标号的排序与多个第二字线引脚12的排序是否一致。
举例来说，以字线层101的数量为6作为示例，若第一标号的顺序为WL_L<0>、WL_L<1>、WL_L<2>、WL_L<3>、WL_L<5>、WL_L<4>，多个第一字线引脚11的排序为wl_l<0>、wl_l<1>、wl_l<2>、wl_l<3>、wl_l<4>、wl_l<5>，则第一标号的排序与第一字线引脚11的排序有出入，通过一致性验证可发现有出入的第一标号对应的字线层101的版图布局有问题；若第二标号的顺序为WL_R<0>、WL_R<1>、WL_R<3>、WL_R<2>、WL_R<4>、WL_R<5>，多个第二字线引脚12的排序为wl_r<0>、wl_r<1>、wl_r<2>、wl_r<3>、wl_r<4>、wl_r<5>，则第二标号的排序与第二字线引脚12的排序有出入，通过一致性验证可发现有出入的第二标号对应的字线层101的版图布局有问题。若一致性验证的结果为，第一标号的排序为WL_L<0>、WL_L<1>、WL_L<2>、WL_L<3>、WL_L<4>、WL_L<5>，第二标号的排序为WL_R<0>、WL_R<1>、WL_R<2>、WL_R<3>、WL_R<4>、WL_R<5>，第一字线引脚11的排序为wl_l<0>、wl_l<1>、wl_l<2>、wl_l<3>、wl_l<4>、wl_l<5>，第二字线引脚12的排序为wl_r<0>、wl_r<1>、wl_r<2>、wl_r<3>、wl_r<4>、wl_r<5>，则说明每条字线层101的版图布局均正确。
位于位线断线识别层112一侧的子位线层122具有第三标号，位于位线断线识别层112另一侧的子位线层122具有第四标号，且同一位线层102的第三标号和第四标号相对应；对识别出的位线断线层112对应的位线层102与存储阵列电路进行一致性验证，包括：按照位线层102的排布顺序，按顺序获取位于位线断线识别层112一侧的多个子位线层122的第三标号，按顺序获取位于位线断线识别层112另一侧的多个子位线层122的第四标号；比较所有第三标号的排序与多个第一位线引脚21的排序是否一致；比较所有第四标号的排序与多个第二位线引脚22的排序是否一致。
举例来说，以位线层102的数量为6作为示例，若第三标号的顺序为BL_T<0>、BL_T<2>、BL_T<1>、BL_T<3>、BL_T<4>、BL_T<5>，多个第一位线引脚21的排序为bl_t<0>、bl_t<1>、bl_t<2>、bl_t<3>、bl_t<4>、bl_t</5>，则第三标号的排序与第一位线引脚21的排序有出入，通过一致性验证可发现有出入的第三标号对应的位线层102的版图布局有问题；若第四标号的排序为BL_B<0>、BL_B<1>、BL_B<3>、BL_B<2>、BL_B<4>、BL_B<5>，多个第二位线引脚的排序为bl_b<0>、bl_b<1>、bl_b<2>、bl_b<3>、bl_b<4>、bl_b</5>，则第四标号的排序与第二位线引脚22的排序有出入，通过一致性验证可发现有出入的第四标号对应的位线层102的版图布局有问题。若一致性验证的结果为，第三标号的排序为BL_T<0>、BL_T<1>、BL_T<2>、BL_T<3>、BL_T<4>、BL_T<5>，第四标号的排序为BL_B<0>、BL_B<1>、BL_B<2>、BL_B<3>、BL_B<4>、BL_B<5>，第一位线引脚21的排序为bl_t<0>、bl_t<1>、bl_t<2>、bl_t<3>、bl_t<4>、bl_t</5>，第二位线引脚22的排序为bl_b<0>、bl_b<1>、bl_b<2>、bl_b<3>、bl_b<4>、bl_b</5>，则说明每条位线层102的版图布局均正确。
本申请实施例提供的一致性验证的技术方案中，使得字线层101和位线层102的版图布局验证易于实现，以便于核查字线层101以及位线层102的版图布局是否正确，及时发现布局出错的字线层101或者位线层102的位置。在DRAM芯片中，字线的条数和位线的条数之和可以达到十几亿条，高效的对字线和位线的版图进行LVS检查变的非常有意义。
本领域的普通技术人员可以理解，上述各实施方式是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。任何本领域技术人员，在不脱离本申请的精神和范围内，均可作各自更动与修改，因此本申请的保护范围应当以权利要求限定的范围为准。

Claims (12)

1.一种存储阵列电路，其特征在于，包括：
M条字线；
M个字线断线节点，每一所述字线断线节点用于将对应的一所述字线分隔为第一字线引脚和第二字线引脚；
N条位线；
N个位线断线节点，每一所述位线断线节点用于将对应的一所述位线分隔为第一位线引脚和第二位线引脚；
其中，所述M和所述N均为正偶数。
2.一种存储阵列版图，其特征在于，包括：
M条间隔排布的字线层；
N条间隔排布的位线层；
M条字线断线识别层，每一所述字线断线识别层用于将对应的一所述字线层分隔为沿所述字线层延伸方向上相互独立的两条子字线层；
N条位线断线识别层，每一个位线断线识别层用于将对应的一所述位线层分隔为沿所述位线层延伸方向上相互独立的两条子位线层；
其中，所述M和所述N均为正偶数。
3.如权利要求2所述的存储阵列版图，其特征在于，所述M条字线断线识别层的排列方向垂直于所述字线层的延伸方向。
4.如权利要求2或3所述的存储阵列版图，其特征在于，所述字线断线识别层的形状为矩形，且在垂直于所述字线层的延伸方向上，所述字线断线识别层的宽度大于所述字线层的宽度。
5.如权利要求2所述的存储阵列版图，其特征在于，所述N条位线断线识别层的排列方向垂直于所述字线层的延伸方向。
6.如权利要求2或5所述的存储阵列版图，其特征在于，所述位线断线识别层的形状为矩形，且在垂直于所述位线层的延伸方向上，所述位线断线识别层的宽度大于所述位线层的宽度。
7.如权利要求2所述的存储阵列版图，其特征在于，还包括：有源层阵列，所述有源层阵列包括多个间隔分布的有源层；所述字线断线识别层位于所述有源层阵列的外围，所述位线断线识别层位于所述有源层阵列的外围。
8.如权利要求7所述的存储阵列版图，其特征在于，所述M条字线断线识别层位于所述有源层阵列的同一侧；所述N条位线断线识别层位于所述有源层阵列的同一侧。
9.一种版图原理图一致性的验证方法，其特征在于，包括：
提供如权利要求1所述的存储阵列电路；
建立与所述存储阵列电路对应的如权利要求2-8任一项所述的存储阵列版图；
对所述存储阵列电路与所述存储阵列版图进行一致性验证。
10.如权利要求9所述的验证方法，其特征在于，对所述存储阵列电路与所述存储阵列版图进行一致性验证的步骤包括：
识别每一所述字线断线识别层，并对识别出的所述字线断线识别层对应的所述字线层与所述存储阵列电路进行一致性验证；
识别每一所述位线断线识别层，并对识别出的所述位线断线识别层对应的所述位线层与所述存储阵列电路进行一致性验证。
11.如权利要求10所述的验证方法，其特征在于，位于所述字线断线识别层一侧的所述子字线层具有第一标号，位于所述字线断线识别层另一侧的所述子字线层具有第二标号，且同一所述字线层的所述第一标号和所述第二标号相对应；对识别出的所述字线断线识别层对应的所述字线层与所述存储阵列电路进行一致性验证，包括：
按照所述字线层的排布顺序，按顺序获取位于所述字线断线识别层一侧的多个所述子字线层的所述第一标号，按顺序获取位于所述字线断线识别层另一侧的多个所述子字线层的所述第二标号；
比较所有所述第一标号的排序与多个所述第一字线引脚的排序是否一致；
比较所有所述第二标号的排序与多个所述第二字线引脚的排序是否一致。
12.如权利要求10所述的验证方法，其特征在于，位于所述位线断线识别层一侧的所述子位线层具有第三标号，位于所述位线断线识别层另一侧的所述子位线层具有第四标号，且同一所述位线层的所述第三标号，且同一所述位线层的所述第三标号和所述第四标号相对应；对识别出的所述位线断线层对应的所述位线层与所述存储阵列电路进行一致性验证，包括：
按照所述位线层的排布顺序，按顺序获取位于所述位线断线识别层一侧的多个所述子位线层的所述第三标号，按顺序获取位于所述位线断线识别层另一侧的多个所述子位线层的所述第四标号；
比较所有所述第三标号的排序与多个所述第一位线引脚的排序是否一致；
比较所有所述第四标号的排序与多个所述第二位线引脚的排序是否一致。
CN202110937301.7A 2021-08-16 2021-08-16 存储阵列电路、存储阵列版图以及验证方法 Active CN113628645B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110937301.7A CN113628645B (zh) 2021-08-16 2021-08-16 存储阵列电路、存储阵列版图以及验证方法
US17/659,337 US20230050097A1 (en) 2021-08-16 2022-04-15 Memory array circuit, memory array layout and verification method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110937301.7A CN113628645B (zh) 2021-08-16 2021-08-16 存储阵列电路、存储阵列版图以及验证方法

Publications (2)

Publication Number Publication Date
CN113628645A true CN113628645A (zh) 2021-11-09
CN113628645B CN113628645B (zh) 2023-09-08

Family

ID=78385793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110937301.7A Active CN113628645B (zh) 2021-08-16 2021-08-16 存储阵列电路、存储阵列版图以及验证方法

Country Status (2)

Country Link
US (1) US20230050097A1 (zh)
CN (1) CN113628645B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095429A1 (en) * 2001-11-20 2003-05-22 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US20050047254A1 (en) * 2003-08-27 2005-03-03 Ramnath Venkatraman Design and use of a spacer cell to support reconfigurable memories
CN104269408A (zh) * 2014-09-30 2015-01-07 武汉新芯集成电路制造有限公司 Nor闪存结构
CN112071344A (zh) * 2020-09-02 2020-12-11 安徽大学 一种用于提高内存内计算线性度和一致性的电路
CN112119493A (zh) * 2020-08-18 2020-12-22 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案
CN112543977A (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 用于3d pcm的用于提高线完整性和防止线崩塌的新颖分段式字线和位线方案
CN112765926A (zh) * 2021-01-25 2021-05-07 中国科学院微电子研究所 一种sram的版图布局方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030095429A1 (en) * 2001-11-20 2003-05-22 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
US20050047254A1 (en) * 2003-08-27 2005-03-03 Ramnath Venkatraman Design and use of a spacer cell to support reconfigurable memories
CN104269408A (zh) * 2014-09-30 2015-01-07 武汉新芯集成电路制造有限公司 Nor闪存结构
CN112119493A (zh) * 2020-08-18 2020-12-22 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案
CN112071344A (zh) * 2020-09-02 2020-12-11 安徽大学 一种用于提高内存内计算线性度和一致性的电路
CN112543977A (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 用于3d pcm的用于提高线完整性和防止线崩塌的新颖分段式字线和位线方案
CN112765926A (zh) * 2021-01-25 2021-05-07 中国科学院微电子研究所 一种sram的版图布局方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226084A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 信号线检查方法及设备

Also Published As

Publication number Publication date
CN113628645B (zh) 2023-09-08
US20230050097A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US8942023B2 (en) Semiconductor device
JP5657521B2 (ja) 未プログラムｏｔｐメモリアレイ用のテスト回路
US8952716B2 (en) Method of detecting defects in a semiconductor device and semiconductor device using the same
US20120081942A1 (en) Test cells for an unprogrammed otp memory array
US20210288058A1 (en) Semiconductor memory device
US9299438B2 (en) Semiconductor memory device
US10373972B2 (en) Vertical memory devices and methods of manufacturing vertical memory devices
US8958258B2 (en) Semiconductor device and test method thereof
CN110970062A (zh) 半导体存储器装置
US20240145022A1 (en) Memory with error checking and correcting unit
CN113628645A (zh) 存储阵列电路、存储阵列版图以及验证方法
CN113782084A (zh) 用于解决串到串短接的存储器控制器
US11183256B2 (en) Semiconductor memory device and memory state detecting method
CN101540199B (zh) 操作存储器元件的系统及方法
US20130258776A1 (en) Non-volatile semiconductor memory device and method of reading data therefrom
JPS59153183A (ja) 集積回路
JP4209598B2 (ja) 不揮発性半導体記憶装置
KR100591763B1 (ko) 어드레스 식별표시를 갖는 반도체 기억소자
CN116153386B (zh) 半导体失效分析方法、存储介质与电子设备
US20230206994A1 (en) Memory bank and memory
US11735265B2 (en) Nonvolatile semiconductor memory device and operating method thereof
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN110931060B (zh) 半导体存储装置
US10522238B1 (en) Memory correcting method
US20240061606A1 (en) Read retry method for enhancing read performance and stability of 3d nand memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant