CN112543977A - 用于3d pcm的用于提高线完整性和防止线崩塌的新颖分段式字线和位线方案 - Google Patents

Abstract

一种包括多个存储单元和耦合到所述多个存储单元的多个位线的三维存储架构。所述多个存储单元被布置在一个或多个单元阵列中。所述多个位线中的每个位线包括多个段。所述存储结构进一步包括一个或多个连接器，所述一个或多个连接器电连接所述多个位线中的每个相应位线的所述多个段，以使得所述多个段延伸穿过所述多个单元阵列中的相应单元阵列的长度。额外地或者替换地，所述存储架构可以进一步包括各自包括多个段的字线。

Description

用于3D PCM的用于提高线完整性和防止线崩塌的新颖分段式 字线和位线方案

技术领域

概括地说，本公开内容涉及三维电子存储器，具体地说，涉及具有提高的结构完整性和机械稳定性的三维交叉点存储器。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺将平坦存储单元缩放到更小的大小。然而，随着存储单元的特征大小逼近下限，平坦工艺和制造技术变得富有挑战和代价高昂。因此，平坦存储单元的存储器密度逼近上限。三维(3D)存储架构可以解决平坦存储单元中的密度极限。

相变存储器(PCM)是一种利用例如是硫族化合物(诸如，GST(锗锑碲))这样的相变材料在具有不同电阻的状态之间的可逆、热辅助的切换的非易失性固态存储器技术。可以将基本存储单位(“单元”)编程为一些不同的状态或者级别，这些不同的状态或者级别展现不同的电阻特性。可以使用可编程单元状态来代表不同的数据值，以允许存储信息。

随着存储单元大小按比例缩小以及存储器密度按比例升高，特征的长宽比趋于增大，并且独立尺寸趋于减小。制造这样的独立、高长宽比的结构可能富有挑战性，并且还可能产生缺乏结构完整性或者在机械上易碎的结构。因此，仍然存在对于即使在小尺寸的情况下也具有结构和机械上强壮的特征的存储单元的需求。

发明内容

当前所公开的三维存储器和方法解决现有技术的问题，并且提供多得多的好处。根据一个方面，公开和示出了用于改进线完整性和防止线崩塌的新颖分段式位线和/或字线方案。在所提出的新颖分段式位线和/或字线方案中，窄线被分割成两个相等的段，并且通过触点连接到金属条以形成电连接的单个位线和/或字线。相应地，可以将线长度有效地减少到一半，并且因此改进其完整性和降低线摆动、弯曲或者崩塌的可能性。

在另一个方面中，将多个存储单元布置在一个或多个单元阵列中。将多个位线耦合到所述多个存储单元，所述多个位线中的每个位线包括多个段。一个或多个连接器将电连接所述多个位线中的每个相应位线的所述多个段，以使得所述多个段延伸穿过所述多个单元阵列中的相应单元阵列的长度。

在又另一个方面中，将多个存储单元布置在一个或多个单元阵列中。将多个字线耦合到所述多个存储单元，所述多个字线中的每个字线包括多个段。一个或多个连接器将电连接所述多个字线中的每个相应字线的所述多个段，以使得所述多个段延伸穿过所述多个单元阵列中的相应单元阵列的宽度。

在仍然另一个方面中，一种形成三维存储器的方法包括：提供被布置在一个或多个单元阵列中的多个存储单元；提供耦合到所述多个存储单元的多个位线，所述多个位线中的每个位线包括多个位线段；以及，提供一个或多个位线连接器，所述一个或多个位线连接器电连接每个相应位线的所述多个位线段，以使得所述多个位线段延伸穿过所述多个单元阵列中的相应单元阵列的长度。

附图说明

在参考以下对示例性实施例的描述和附图考虑时，将进一步认识到本公开内容的前述方面、特征和优点，其中，相似的附图标记表示相似的元素。在描述图中说明的本公开内容的示例性实施例时，可以为了清楚起见而使用具体的术语。然而，本公开内容的方面不旨在限于所使用的具体的术语。

图1是三维交叉点存储器的一个部分的等距视图。

图2是现有技术的三维交叉点存储器的部分的平面图。

图3A和3B是现有技术的三维交叉点存储器的一个部分的平面图。

图4A和4B是现有技术的三维交叉点存储器的一个部分的平面图。

图5A和5B是现有技术的三维交叉点存储器的一个部分的横截面图。

图6是根据一个实施例的三维交叉点存储器的一个部分的平面图。

图7是根据图6的实施例的三维交叉点存储器的部分的横截面图。

图8是根据另一个实施例的三维交叉点存储器的一个部分的平面图。

图9是根据图8的实施例的三维交叉点存储器的部分的横截面图。

具体实施方式

尽管讨论了具体的配置和布置，但应当理解，这仅是出于说明的目的的。相关领域的技术人员应当认识到，可以使用其它的配置和布置而不脱离本公开内容的精神和范围。对于相关领域的技术人员应当显而易见，也可以在多种其它的应用中使用本公开内容。

应当指出，本说明书中对“一实施例”、“一个实施例”、“一个示例实施例”、“一些实施例”等的引用仅指示所描述的实施例可以包括一个具体的特征、结构或者特性。此外，这样的短语不必指同一个实施例。进一步地，在结合一个实施例描述一个具体的特征、结构或者特性时，相关领域的技术人员将知道结合其它的实施例产生这样的特征、结构或者特性，不论是否作出了明确的描述。

概括地说，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，如本文中使用的术语“一个或多个”可以被用于描述任何单数意义上的特征、结构或者特性，或者可以被用于描述复数意义上的特征、结构或者特性的组合。类似地，至少部分地取决于上下文，诸如是“一”、“一个”或者“那个”这样的术语再次可以被理解为传达单数使用或者传达复数使用。

应当显而易见，应当以最宽泛的方式来解释本公开内容中的“在……上面”、“在……上方”和“在……之上”的意义，以使得“在……上面”不仅表示“直接在某物上面”，而还包括“在某物上面”而其间有中间的特征或者层的意义，以及，“在……上方”或者“在……之上”不仅表示“在某物上方”或者“在某物之上”的意义，而可以还包括其“在某物上方”或者“在某物之上”而其间没有任何中间的特征或者层(即，直接在某物上面)的意义。

进一步地，为了易于描述，可以在本文中使用空间相对术语(诸如“在……下面”、“在……之下”、“较低”、“在……上方”、“较高”等)以便描述如附图中说明的一个元素或者特征与另一个(些)元素或者特征的关系。除了附图中描绘的朝向之外，空间相对术语旨在还包括处在使用或者操作中的器件的不同的朝向。装置可以被另外地定向(被旋转90度或者被定向在其它的朝向处)，并且同样可以相应地解释本文中使用的空间相对描述语。

如本文中使用的术语“衬底”可以指任何希望在其上形成或者处理材料层的工件。非限制性的示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上有硅、氧化物上有碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或者合金以及其它的固体材料。可以对衬底自身进行图案化。被添加到衬底顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底可以包括多种半导体材料，这些半导体材料包括但不限于硅、锗、砷化镓、磷化铟等。可替换地，衬底可以是由非导电材料(诸如，玻璃、塑料或者蓝宝石晶圆)制成的。

如本文中使用的，术语“层”指包括具有厚度的区域的材料部分。层可以在整个底层或者上覆结构之上延伸，或者可以具有小于底层或者上覆结构的广度的广度。进一步地，层可以是具有小于连续结构的厚度的厚度的同构或者异构连续结构的区域。例如，层可以位于连续结构的顶面与底面之间或者之处的任意一对水平的平面之间。层可以水平地、垂直地和/或沿锥形表面延伸。衬底可以是一个层，可以包括位于其中的一个或多个层，和/或可以具有位于其上面、位于其之上和/或位于其之下的一个或多个层。一个层可以包括多个层。例如，一个互连层可以包括一个或多个导体和触点层(在其中形成触点、互连线和/或垂直互连访问)和一个或多个电介质层。

如本文中使用的术语“水平的”将被理解为被定义为平行于衬底的平面或者表面的平面，而不考虑衬底的朝向。术语“垂直的”将指垂直于如之前定义的水平方向的方向。就水平平面定义了诸如是“在……上方”、“在……之下”、“底部”、“顶部”、“侧面”(例如，侧壁)、“较高”、“较低”、上层、“在……之上”和“在……下面”这样的术语。术语“在……上面”表示元素之间存在直接接触。术语“在……上方”将允许出现中介元素。

如本文中使用的，材料(例如，绝缘材料或者电极材料)如果其展现大于或者等于30％如由诸如是x射线衍射(XRD)这样的技术测量的结晶度，则被看作“晶体”。非晶型材料被看作非晶体。

如本文中使用的，术语“第一”、“第二”和其他的序数将被理解为仅提供区分，而不强加任何具体的空间或者时间次序。

如本文中使用的，术语(元素的)“氧化物”将被理解为包括除了该元素和氧之外的额外的成分，额外的成分包括但不限于掺杂剂或者合金。如本文中使用的，术语(元素的)“氮化物”将被理解为包括除了该元素和氮之外的额外的成分，额外的成分包括但不限于掺杂剂或者合金。

本技术被应用于三维存储器领域。在图1中示出了三维(3D)存储器的一个一般化的示例。具体地说，图1是三维交叉点存储器的一个部分的等距视图。存储器包括第一层存储单元5和第二层存储单元10。第一层存储单元5与第二层存储单元10之间存在一些在水平(X)方向上延伸的字线15。在深度(Z)方向上在第一层存储单元5之上存在一些沿垂直(Y)方向延伸的第一位线20，并且在第二层存储单元10之下存在一些沿Y方向延伸的第二位线25。

进一步如图1中示出的，可以沿Z方向重复位线、存储单元、字线、存储单元的顺序结构以产生堆叠式配置。在图1的示例中，堆叠结构的第一层可以包括第一层存储单元5、位线20和字线15，而堆叠结构的第二层可以包括第二层存储单元10、位线25和字线15。因此，尽管第一层存储单元5和第二层存储单元10各自具有其相应位线20和25的集合，但第一层存储单元5和第二层存储单元10可以共享同一个字线15的集合。尽管图1的示例示出了4层堆叠结构配置，但在其它示例中，堆叠式配置可以包括任意数量的存储单元层和其它的元素。无论如何，结构中的单个存储单元可以通过有选择地激活与该单元相对应的字线和位线来访问。

为了有选择地激活字线和位线，存储器包括字线解码器和位线解码器(未示出)。字线解码器通过字线触点(未示出)耦合到字线，并且被用于对字线地址进行解码，以使得具体的字线在其被寻址时被激活。类似地，位线解码器通过位线触点(未示出)耦合到位线，并且被用于对位线地址进行解码，以使得具体的位线在其被寻址时被激活。因此，存储器的堆叠结构配置可以进一步包括用于有选择地激活堆叠结构中的位线和字线的位线触点和解码器以及字线触点和解码器。例如，可以将堆叠结构配置布置为元素的阵列，其中，每个阵列包括存储单元的集合以及位线、字线、位线和字线触点以及位线和字线解码器的相对应的集合。参考图2进一步示出和讨论了字线解码器和触点以及位线解码器和触点的放置。

图2是具有现有技术配置的三维交叉点存储器的部分的平面图。该图描绘了如沿Z(深度)方向查看时的部分。在该示例中，堆叠式配置是2层堆叠结构。堆叠式配置包括存储单元的多个阵列或者块，这多个阵列或者块包括两个顶部单元阵列60和61以及两个底部单元阵列65和66。尽管各个存储单元未在图2中示出，但通过图1对其作出了说明，例如，在顶部阵列中，存储单元可以被布置为图1中示出的第一层存储单元5，以及，在底部阵列中，存储单元可以被布置为图1中示出的第二层存储单元10。

该部分包括与顶部单元和底部单元相对应的字线和位线、字线和位线触点以及字线和位线解码器。如所示的，一些字线(例如，字线30)在X(水平)方向上延伸，并且与顶部单元和底部单元两者相对应。该部分进一步包括沿Y(垂直)方向延伸并且与存储单元的顶部单元阵列60相对应的一些顶部单元位线(例如，位线35)以及沿垂直方向延伸并且与存储单元的底部单元阵列65相对应的一些底部单元位线(例如，位线40)。字线、顶部单元位线和底部单元位线通常被形成为具有20nm/20nm线/空间(L/S)模式，并且是在硅衬底上形成的。此外，存储器可以使用互补金属氧化物半导体(CMOS)技术。

图2的存储器部分包括字线接触区域45、顶部单元位线接触区域50和底部单元位线接触区域55。字线接触区域45是沿垂直方向细长的，而顶部单元位线接触区域50和底部单元接触区域55是沿水平方向细长的。字线接触区域45包括被示为被字线接触区域45包围的点的多个字线触点(例如，触点45a)。顶部单元位线接触区域50包括被示为被顶部单元位线接触区域50包围的点的多个字线触点(例如，触点50a)。底部单元位线接触区域55包括被示为被底部单元位线接触区域55包围的点的多个底部单元位线触点(例如，触点55a)。将字线触点和位线触点连接到相应字线和位线的中部。因此，如所示的，将字线接触区域45放置在字线40的水平的中部处，将底部单元位线接触区域55放置在底部单元位线40的垂直的中部处，以及将顶部单元位线接触区域50放置在顶部单元位线35的垂直的中部处。

字线接触区域45还包括多个字线解码器(未示出)。字线解码器概括地说与字线接触区域一致，并且概括地说沿垂直方向延伸。字线解码器通过字线触点耦合到字线。顶部单元位线接触区域50还包括多个顶部单元位线解码器(未示出)。顶部单元位线解码器概括地说与顶部单元位线接触区域50一致，并且概括地说沿水平方向延伸。顶部单元位线解码器通过顶部单元位线触点耦合到顶部单元位线。底部单元位线接触区域55还包括多个底部单元位线解码器(未示出)。底部单元位线解码器概括地说与底部单元位线接触区域55一致，并且概括地说沿水平方向延伸。底部单元位线解码器通过底部单元位线触点耦合到底部单元位线。

图3A和3B进一步说明了具有现有技术配置(诸如，图2的配置)的三维交叉点存储器的一个部分中的字线、位线、字线触点、位线触点、字线解码器和位线解码器的相对位置。图3A是现有技术三维交叉点存储器的一个部分的平面图。该图描绘了如沿深度或者Z方向查看的部分。该示例是2层堆叠结构配置。该图突出了从顶边70延伸到底边71并且从左边72延伸到右边73的顶部单元阵列60和从顶边74延伸到底边75并且从左边76延伸到右边77的底部单元阵列65。进一步如所示的，顶部单元位线在顶边70与底边71之间延伸，底部单元位线在顶边74与底边75之间延伸。字线在顶部单元阵列60的左边72和右边73之间以及底部单元阵列65的左边76和77之间延伸。

图3A进一步示出，存储器部分包括被布置在沿Y方向从底部单元阵列65的顶边74延伸到底部单元阵列65的底边75的垂直条带区域中的字线解码器部分80。字线解码器部分80是沿底部单元阵列65的水平中部放置的。存储器部分还包括沿水平或者X方向被拆分成两个部分85a和85b的顶部单元阵列60的顶部单元位线解码器部分85，以及沿水平或者X方向被拆分成两个部分90a和90b的底部单元阵列65的底部单元位线解码器部分90。顶部单元位线解码器部分85是沿顶部单元阵列60的垂直中部放置的，而底部位线解码器部分90是沿底部单元阵列65的垂直中部放置的。

图3B是与图3A相同的现有技术三维交叉点存储器的平面图，但图3B被放大以扩大底部单元阵列60和底部单元阵列65的部分，以及突出在其处提供字线和位线的触点的区域。例如，图3B示出，字线接触区域45概括地说沿底部单元阵列65的垂直中部被放置在与字线解码器部分80相同的区域中。进一步地，顶部单元位线接触区域50概括地说被放置在与顶部单元位线解码器部分85相同的区域中，以及，底部单元位线接触区域55概括地说被放置在与底部单元位线解码器部分90相同的区域中。为了清楚地呈现，仅就与顶部单元阵列60和底部单元阵列65有关的部分描述了图3A和3B，但应当理解，这样的讨论可以轻松地被应用于图的其它部分(诸如，未被突出/标记的其它单元阵列)。

图4A和4B说明了具有现有技术配置(诸如，图2-3B的配置)的三维交叉点存储器的一个部分中的位线或者字线的示例尺寸。在图4A示出示意图的同时，图4B示出了一个制造的结构的示例显微镜图像。图4A和4B是描绘如沿深度(Z)方向查看的位线或者字线的平面图。例如，图4A和4B可以示出来自图3A-3B的存储器部分的示例位线，因为位线在图3A-3B中被示为沿垂直(Y)方向延伸。位线可以是底部单元位线或者顶部单元位线。图3A-3B的存储器部分中的字线可以具有与图4A和4B的位线类似的配置。

参考图4A，在示意图中，位线400各自被示为具有沿水平(X)方向的宽度“W”和沿垂直(Y)方向的长度“L”。例如，长度L可以是单元阵列的长度(诸如，从底部单元阵列65的顶边74到底边75)。进一步如所示的，为了减小存储器大小和提高存储器密度，位线的长宽比(L/W)可以是非常大的。位线以密集的间距被隔开，具有位线400之间的小间隔“d”。图4B示出了制造的位线450的一个示例透射电子显微镜(TEM)图像。为了提高存储器密度，图4B的特征具有纳米数量级的尺寸。示例位线450具有高的长宽比，其中，长度L’比宽度W’大得多，并且制造的位线450之间具有间隔d’。然而，在实际情况下，位线450可以使用涉及按顺序在衬底上沉积材料层的沉积技术来制造，并且在一些情况下可以还涉及使用掩模和光阻材料在材料中刻蚀图案的光刻技术。因此，制造的位线450可能不像图4A的示意图中的位线400一样具有大致上均匀的宽度，并且可能不具有其间的大致上均匀的间隔。相反，由于高的长宽比和小的尺寸，制造的位线450具有在15nm-20nm的范围中变化的宽度W’，而其间的间隔d’同样在一个范围内变化。这些改变可以影响结构的结构完整性和机械稳定性，在图5A和5B中对此作了进一步说明。

图5A和5B进一步说明了具有现有技术配置(诸如，图2-4B的配置)的三维交叉点存储器的一个部分中的位线和字线的示例尺寸。在图5A示出了示意图的同时，图5B示出了制造的结构的一个示例TEM图像。图5A和5B是描绘如沿水平(X)方向查看的位线和字线的横截面图。例如，图5A和5B可以示出沿垂直(Y)方向延伸的示例位线和沿X方向延伸的字线。可以类似地对位线和字线进行配置，因此，示出了仅沿水平方向的一个视图。因此可以理解，如果被旋转到沿Y方向的视图，图5A和5B可能看起来一样，但被标记为位线的结构将是字线，并且反之亦然。此外，尽管所描述的特征对于多级单元特别有利，但在一些实施例中，也可以应用这些特征以在单级单元中获益。

参考图5A，可以通过在衬底上沉积材料层将位线、字线、存储单元和底部单元中的其它特征形成为堆叠式结构。堆叠式结构包括被布置在阵列中的多个堆叠结构(诸如，被标记为“A”和“B”的堆叠结构)。每个堆叠结构可以包括相应位线、一行存储单元和如下面描述的其它特征。例如，可以在层501中形成沿Y方向(进入页面)延伸的位线400。用于层501的示例材料可以包括金属氮化物(诸如，TiN、TiAlN、TaN、BN)、金属氮氧化物(诸如，TiON)、金属硅化物(诸如，PtSi)、诸如是硅或者锗这样的半导体(具有和不具有掺杂)、诸如是TiOx这样的还原金属氧化物(x<2指示还原)、金属(诸如，W、Ni、Co)或者基于碳的材料。

可以在堆叠式结构中位于位线400之下的不同层503中形成存储单元500。例如，可以在层503中形成多个相变存储器(PCM)单元。层503可以是由例如是硫族化合物(诸如，GST(锗锑碲))这样的相变材料制成的。进一步如所示的，可以将存储单元500安排在堆叠式结构中的电极层502和504或者C层之间。电极可以是由任何常规的导电材料形成的，通常是金属材料(例如，纯金属或者金属化合物、合金或者其它混合物)或者掺杂半导体材料(诸如，硅)。取决于实施例，电极可以是碳电极或者本领域的技术人员已知的任何其它电极。进一步如所示的，可以在被安排在堆叠式结构中的电极层504和506之间的层505中形成选择器或者双向门限开关。

还在堆叠式结构中示出了，层507可以由特别充当导体的材料制成。例如，层507可以是基于钨的化合物或者基于钴的化合物。取决于实施例，导体可以由具有导电属性的其它材料制成。层507可以被配置为被连接到触点(诸如，位线触点531、532、533)。位线触点531-533可以被放置在堆叠式结构中的层508内，层508可以是衬底，或者可以是包括沿X方向延伸的字线的层。

图5A进一步说明了，包括位线、存储单元、电极、触点等的堆叠式结构被形成为具有窄的宽度W的堆叠结构。这些窄堆叠结构是在层508上独立形成的，其间具有间隔d。由于窄的宽度W，堆叠式结构可能更有可能例如由于震动、移动或者机械应力/张力等而摆动、弯曲或者崩塌。因此，如所示的，在堆叠结构A崩塌时，与触点533的连接可以被损毁或者损坏，这可以导致对存储结构的破坏。进一步由于窄的宽度W，将独立结构与位触点531-533连接的表面区域也小。堆叠式结构因此就每个堆叠结构与相应位线触点的相对放置来说留下很小的误差空间。因此，如针对堆叠结构B示出的，堆叠结构B相对于位线触点532的不准确的放置可以使堆叠结构B的位线丢失与一个或多个位线触点的一个或多个连接，使堆叠结构B中的存储单元中的一些存储单元不可用。

图5B示出了制造的堆叠式结构的一个示例TEM图像。图5B突出了底部单元阵列65。在底部单元65内，制造的位线450和制造的PCM存储单元550以及制造的电极、选择器、触点等被安排在不同的层中。图5B进一步说明，在其中使用诸如是沉积和光刻这样的技术制造堆叠式结构的实际情况下，每个堆叠结构的宽度W’可以具有变化(诸如，如所示的从13nm到22nm)。因此，由于小的尺度，13nm而不是期望的20nm的宽度可以与几乎50％的变化相对应。同样地，实际情况下的间隔d’可以如所示的那样从11nm到59nm地改变，59nm而不是期望的20nm的间隔可以与300％的变化相对应。这些变化可以加剧图5A中说明的问题。例如，由于堆叠结构沿长度方向在中部可能更细，所以堆叠结构可能更有可能摆动、弯曲或者崩塌。

因此，本技术的开发人员已经认识到，如在图4A-5B中例示的现有技术配置随着特征大小减小缺乏结构完整性和机械稳定性。鉴于现有技术配置的缺点，开发人员因此提供本技术。

图6和7说明了根据一个实施例的三维交叉点存储器的一个部分中的示例位线结构。在图6示出描绘如沿深度(Z)方向查看的单元阵列中的位线结构的平面图的同时，图7示出了描绘如沿水平(X)方向查看的位线结构的横截面图。在多级存储结构中，位线可以存在于任何级中，用于激活相应级中的存储单元。尽管可能未在图6和7中示出存储器中的每个特征，但应当理解，除非另外作出描述，否则存储器可以包括如参考图1-5B描述的包括位线和字线解码器的类似特征。下面进一步描述差异，诸如那些改进结构完整性和机械稳定性的差异。

参考图6，示出了沿垂直(Y)方向延伸的位线(诸如，位线600)。进一步如所示的，位线各自具有宽度W，而其间的间隔为d。然而，取代延伸穿过整个长度L的位线，长度L可以是单元阵列的长度(诸如，从底部单元阵列65的顶边74到底边75)；图6中的位线是分段的。因此，如所示的，每个位线包括两个段，例如，位线600包括端到端地延伸的第一段610和第二段620。第一段610可以具有小于L的长度L1，以及第二段620可以具有也小于L的长度L2。因此，可以利用仅部分地穿过单元阵列的长度地延伸的段形成单元阵列中的位线。两个段610和620可以具有加起来为长度L的长度L1+L2，或者可以具有短于L的长度L1+L2。因此，尽管在段610和620之间示出了间隙，但在其它示例中，可以不存在任何间隔，或者段610和620之间的间隙可以是最小限度的。

段610和620被示为具有大致相等的尺寸。因此，全部两个段与L相比在长度上缩短了至少一半，这可以减少作用在每个单个段上的应力/张力的量。进一步如在下面描述的，在段在长度上相等的情况下，位线触点可以仍然沿位线的中部放置。与相对应的位线的两端等距离地放置位线触点和/或位线解码器可以提高数据速率和能量效率，因为没有任何一端具有更长的距离，更长的距离需要更多的用于信号行进的时间。在其它示例中，段610和620可以具有不同的尺寸。例如，段610的L1可以小于或者大于段620的L2。可以调整段610和620的尺寸，例如用以适应单元阵列中的位线触点、位线解码器、字线、字线触点、字线解码器等的不同的布置。

通过相应连接器连接每个位线的段。例如，通过连接器630电连接位线600的两个段610和620。例如，连接器630可以是导电材料(诸如，金属或者合金)。通过电连接，连接器630有效地允许由各自具有小于L的长度的两个段610和620形成长度L的位线。在这点上，连接器630允许形成位线，而段各自具有小于产生的位线的长宽比的长宽比。由于每个位线段具有更小的长宽比，所以段很可能具有宽度W上的更小的变化，因此具有更高的结构完整性，并且遭受更小的应力/张力。由于更高的结构完整性和更小的应力/张力，位线段较不可能摆动、弯曲或者崩塌，并且因此具有更高的机械稳定性。进一步地，产生的位线600仍然具有为L的总长度，因此，存储单元阵列的存储器密度未由于更短的段而被减小。

如所示的，连接器630可以具有长度L3。在该示例中，长度L3被示为大于第一段610与第二段620之间的空间。这允许连接器630与相邻的段610和/或620的端之间沿Y方向上的长度存在一些重叠区域640。段610和620可以在这些重叠区域640处连接到连接器630。可以对长度L3进行调整，例如增大L3和重叠区域640可以提供更大的用于连接到段610和620的面积，以及因此为段610和620提供更大的机械支撑。另一方面，减小长度L3和重叠区域640可以节省空间和材料以进一步减小存储器大小和增大存储器密度。尽管L3被示为小于L，但在其它示例中，L3可以等于或者大于L。进一步地，尽管连接器630被示为具有与位线段610和620相同的宽度W，但在其它示例中，连接器630可以具有不同的与W不同的宽度，例如，具有更大的宽度以提供更大的机械支撑，或者具有更小的宽度以节省空间和材料。

进一步如所示的，将连接器放置在相应位线的两端之间。在第一段610和第二段620如所示的在长度上相等的情况下，可以沿位线600的垂直中部放置连接器630。在第一段610和第二段620在长度上不同的情况下，可以与位线600的垂直中部偏移地放置连接器630。与相对应的位线的两端等距地放置位线触点和/或位线解码器可以提高数据速度和能量效率，因为没有任何一端具有更长的距离，更长的距离需要更多的用于信号行进的时间。尽管如此，可以利用连接器偏移量将段配置为具有不同的长度以提供设计上的更大的灵活性，诸如用于适应字线、字线解码器、位线解码器等。

除了提高的结构完整性和机械稳定性之外，将位线形成为段还可以允许减小存储器大小或者提高存储器密度。例如，可以减小位线段610和620的宽度W，而段610和620可以仍然具有比图5A的现有技术配置中小的长宽比。作为一个示例，如果L1和L2各自大约为1/2*L，则只要段610和620具有大于1/2*W的宽度，段610和620就将具有小于L/W的长宽比。因此，在一些情况下，将位线形成为较短的段可以允许位线具有较小的宽度，其可以以甚至更密集的间距被隔开，产生减小的存储单元大小和提高的存储器密度。

参考图7，示出了沿垂直(Y)方向延伸的位线600。该横截面图进一步示出，可以在堆叠式结构中形成根据图6的实施例的分段式位线。堆叠式结构包括布置在阵列中的多个堆叠结构；每个堆叠结构可以包括一个相应位线、一行存储单元和其它的特征。因此，图7示出了一个这样的堆叠结构的水平的(X)横截面。在该堆叠结构中，在层701中形成位线600；可以在不同的层703中形成存储单元700，并且可以将其耦合到将被激活的位线600。进一步如所示的，堆叠式结构可以包括电极、选择器/开关、触点等的层，诸如电极层702、704、706、选择器或者开关层705、导电层707和衬底层708。层701-708可以是由如在上面参考图5A针对层501-508描述的任何合适的材料制成的。

图7进一步说明了位线600的分段式配置。如所示的，位线600由各自小于位线600的总长度L的具有长度L1的第一段610和具有长度L2的第二段620形成。不仅位线被形成为段，可选地，堆叠式结构中的其它特征也可以在分段的部分中被形成。相应地，在与位线段610和620相对应的分段的部分中形成存储单元700。同样，电极、选择器/开关、导体等也在层702-707中的每个层中的分段的部分中被形成。因此，图7的整个独立堆叠式结构具有比图5A的独立堆叠式结构小的长宽比。分段式配置因此不仅改进位线的结构完整性和机械稳定性，而还改进堆叠式结构中的其它特征的结构完整性和机械稳定性。

图7说明了如何由连接器630连接位线段610和620。如所示的，可以在衬底层708中提供连接器630。然而，取代用于位线600的一个位线触点，每个位线段可以具有一个相应位线触点。例如，由第一位线触点710将第一段610连接到连接器630，以及由第二位线触点720将第二段620连接到连接器630。尽管第一位线触点710被示为连接在第一段610的一端附近，并且第二位线触点720被示为将连接在临近第一段610的第二段620的一端附近，但在其它示例中，可以在更远离段的端连接位线触点710和720。进一步地，尽管连接器630被示为安排在位线触点710和720之下的平面中，但在其它实施例中，可以将连接器630安排在同一个平面中的位线触点710和720之间。

仍然其它的变型是可能的。例如，尽管图6和7的示例位线各自包括两个段，但在其它示例中，位线可以各自包括多于两个段。例如，每个位线可以具有连接到两个连接器的三个段，其中，第一段可以具有连接到第一连接器的第一位线触点，第二段可以具有连接到第一连接器的第二位线触点和连接到第二连接器的第三位线触点，以及第三段可以具有连接到第二连接器的第四位线触点。进一步地，尽管示例示出了一个连接器连接两个段，但在其它示例中，一个连接器可以连接多个段，或者可以在两个段之间提供多个连接器，等等。

图8和9说明了根据一个实施例的三维交叉点存储器的一个部分中的示例字线结构。图8和9的存储器部分中的字线可以具有与图6和7的位线类似的配置。在图8示出描绘如沿深度(Z)方向查看的字线结构的平面图的同时，图9示出了描绘如沿垂直(Y)方向查看的字线结构的横截面图。在多级存储结构中，字线可以位于任何层中，以便激活相应层的存储单元。尽管可以不在图8和9中示出存储器中的每个特征，但可以理解，除非另外作出描述，否则存储器可以包括如参考图1-5B描述的类似特征，这样的特征包括位线和字线解码器。下面进一步描述差异，诸如那些提升结构完整性和机械稳定性的差异。

参考图8，示出了沿水平(X)方向延伸的字线(诸如，字线800)。进一步如所示的，字线各自具有宽度W5，而其间具有间隔d5。然而，取代延伸穿过整个长度L5(其可以是单元阵列的宽度(诸如，从底部单元阵列65的左边76到右边77))的字线，字线是分段式的。因此，如所示的，每个字线包括两个段，例如，字线800包括端到端地延伸的第一段810和第二段820。第一段810可以具有小于L5的长度L6，并且第二段820可以具有也小于L5的长度L7。因此，可以利用仅部分地穿过单元阵列的宽度延伸的段形成单元阵列中的字线。两个段810和820可以具有加起来为长度L5的长度L6+L7，或者可以具有短于L5的长度L6+L7。因此，尽管示出了段810和820之间的间隙，但在其它示例中，可以不存在任何间隔，或者段810和820之间的任何间隙可以是最小限度的。

进一步地，段810和820被示为具有大致相等的尺寸。因此，全部两个段与L5相比在长度上被减小至少一半，这可以减小作用在每个单个段上的应力/张力的量。进一步如在下面描述的，可以仍然沿字线的中部放置字线触点。与相对应的字线的两端等距地放置字线触点和/或字线解码器可以提高数据速度和能量效率，因为没有任何一端具有更长的距离，更长的距离需要更多的用于信号行进的时间。在其它示例中，段810和820可以具有不同的尺寸。例如，段810的L6可以大于或者小于段820的L7。可以调整段810和820的尺寸，例如用以适应单元阵列中的位线触点、位线解码器、字线解码器等的不同布置。

由相应连接器连接每个字线的段。例如，由连接器830电连接字线800的两个段810和820。例如，连接器830可以是导电材料(诸如金属或者合金)。利用电连接，连接器830有效地允许由各自具有小于L5的长度的两个段810和820形成具有长度L5的字线。在这点上，连接器830允许字线被形成为各自具有比产生的字线的长宽比小的长宽比的段。由于每个字线段具有更小的长宽比，所以段很可能具有宽度W5的更小的变化，因此具有更高的结构完整性，并且遭受更少的应力/张力。由于更高的结构完整性和更小的应力/张力，字线段较不可能摆动、弯曲或者崩塌，并且因此具有更高的机械稳定性。进一步地，产生的字线800仍然具有L5的总长度，因此，存储单元阵列的存储器密度未由于更短的段而被降低。

如所示的，连接器830可以具有长度L8。在该示例中，长度L8被示为大于第一段810与第二段820之间的空间。这允许连接器830与段810和/或820的临近的端之间存在沿X方向上的长度的一些重叠区域840。可以在这些重叠区域840处将段810和820连接到连接器830。可以对长度L8进行调整，例如，增大L8和重叠区域840可以提供更大的用于连接到段810和820的面积，以及因此为段810和820提供更大的机械支撑。另一方面，减小长度L8和重叠区域840可以节省空间和材料以进一步减小存储器大小和提高存储器密度。尽管L8被示为小于L5，但在其它示例中，L8可以等于或者大于L5。进一步地，尽管连接器830被示为具有与字线段810和820相同的宽度W5，但在其它示例中，连接器830可以具有与W5不同的宽度，例如，具有更大的宽度以提供更多的机械支撑，或者具有更小的宽度以节省空间和材料。

进一步如所示的，将连接器放置在相应字线的两端之间。在第一段810和第二段820如所示的在长度上相等的情况下，沿字线800的水平中部放置连接器830。在第一段810和第二段820在长度上不同的情况下，可以与字线800的水平中部偏移地放置连接器830。与相对应的字线的两端等距地放置字线触点和/或字线解码器可以提高数据速度和能量效率，因为没有任何一端具有更长的距离，更长的距离需要更多的用于信号行进的时间。尽管如此，可以利用连接器偏移量将段配置为具有不同的长度，以提供设计上的更大的灵活性，诸如用以适应位线、位线解码器、字线解码器等。

除了提高的结构完整性和机械稳定性之外，将字线形成为段还可以允许减小存储器大小或者提高存储器密度。例如，可以减小字线段810和820的宽度W5，而段810和820可以仍然具有比图5A的现有技术配置中小的长宽比。作为一个示例，如果L6和L7各自大约为1/2*L5，则只要段810和820具有大于1/2*W5的宽度，段810和820就将具有小于L5/W5的长宽比。因此，在一些情况下，将字线形成为较短的段可以允许字线具有较小的宽度，字线可以是以甚至更密集的间距被隔开的，产生减小的存储单元大小和提高的存储器密度。

参考图9，示出了沿水平(X)方向延伸的字线800。该横截面图进一步示出，可以在堆叠式结构中形成根据图8的实施例的分段式字线。堆叠式结构包括布置在阵列中的多个堆叠结构；每个堆叠结构可以包括一个相应字线、一行存储单元和其它特征。因此，图9示出了一个这样的堆叠结构的垂直(Y)横截面。在该堆叠结构中，在层901中形成字线800；可以在不同的层903中形成存储单元900，并且可以将其耦合到将被激活的字线800。进一步如所示的，堆叠式结构可以包括电极、选择器/开关、触点等的层，诸如电极层802、804、806、选择器或者开关层805、导电层807和衬底层808。层801-808可以是由如在上面参考图5A针对层501-508描述的任何合适的材料制成的。

图9进一步说明了字线800的分段式配置。如所示的，由各自小于字线800的总长度L5的具有长度L6的第一段810和具有长度L7的第二段820形成字线800。不仅字线被形成为段，堆叠式结构中的其它特征也可以被形成为分段的部分。相应地，可以在与字线段810和820相对应的分段的部分中形成存储单元900。同样，电极、选择器/开关、导体等也在层802-807中的每个层中的分段的部分中被形成。因此，图9的整个独立堆叠式结构具有比图5A的独立堆叠式结构小的长宽比。分段式配置因此不仅改进字线的结构完整性和机械稳定性，而还改进堆叠式结构中的其它特征的结构完整性和机械稳定性。

图9说明了如何由连接器830连接字线段810和820。如所示的，可以在衬底层808中提供连接器830。然而，取代用于字线800的一个字线触点，每个字线段可以具有相应字线触点。例如，通过第一字线触点910将第一段810连接到连接器830，以及通过第二字线触点920将第二段820连接到连接器830。尽管第一字线触点910被示为连接在第一段810的一端附近，并且第二字线触点920被示为将连接在与第一段810相邻的第二段820的一端附近，但在其它示例中，可以更远离段的端地连接字线触点910和920。进一步地，尽管连接器830被示为被安排在字线触点910和920之下的平面中，但在其它示例中，可以将连接器830安排在同一个平面中的字线触点810和820之间。

仍然其它的变型是可能的。例如，尽管图8和9的示例字线各自包括两个段，但在其它示例中，字线可以各自包括多于两个段。例如，每个字线可以具有连接到两个连接器的三个段，其中，第一段可以具有连接到第一连接器的第一字线触点，第二段可以具有连接到第一连接器的第二字线触点和连接到第二连接器的第三字线触点，以及第三段可以具有连接到第二连接器的第四字线触点。进一步地，尽管示例示出了一个连接器连接两个段，但在其它示例中，一个连接器可以连接多个段，或者可以在两个段之间提供多个连接器，等等。

尽管图6和7的实施例和图8和9的实施例被示为分离的，但任意组合可以是可能的。作为一些示例，可以形成这样的存储结构，其中：仅位线被分段；仅字线被分段；或者字线和位线两者都被分段。进一步地，存储结构可以具有以相似的方式被分段的位线和字线，或者可以以不同的方式对位线和字线进行分段。作为一些示例，可以将位线分段为相等长度的段，而可以将字线分段为具有不同长度的段，可以将位线分段为两个段，可以将字线分段为三个段，等等。仍然进一步地，在多级存储结构中，可以在一些级中而不在其它的级中对位线和/或字线进行分段，或者可以在不同的级中以不同的方式对位线和/或字线进行分段。

前述可替换示例中的多数示例不是互斥的，而可以以各种组合被实现以获得独特的优点。由于可以使用上面讨论的特征的这些和其它的变型和组合而不脱离由权利要求定义的主题，所以应当作为对由权利要求定义的主题的说明而非限制来理解前述对实施例的描述。作为一个示例，不必按照上面描述的精确的次序执行前述操作。相反，可以按照不同的次序(诸如，颠倒地或者同时地)处置各种步骤。除非另外指出，否则还可以省略步骤。另外，本文中描述的示例的条文以及措词为“诸如”、“包括”等的子句不应当解释为将权利要求的主题限于具体的示例；相反，示例旨在说明许多可能的实施例中的仅一个实施例。进一步地，不同附图中的相同附图标记可以标识相同或者相似的元素。

尽管已经参考具体的实施例描述了本文中的公开内容，但应当理解，这些实施例仅说明本公开内容的原理和应用。因此应当理解，可以对说明性的实施例作出许多修改，并且可以设想其它的布置，而不脱离如由所附权利要求定义的本公开内容的精神和范围。

Claims (15)

1.一种三维存储器，包括：

布置在一个或多个单元阵列中的多个存储单元；

耦合到所述多个存储单元的多个位线，所述多个位线中的每个位线包括多个段；以及

一个或多个连接器，其电连接所述多个位线中的每个相应位线的所述多个段，以使得所述多个段延伸穿过所述多个单元阵列中的相应单元阵列的长度。

2.根据权利要求1所述的三维存储器，还包括：

将相应位线的每个相应段连接到所述一个或多个连接器的至少一个位线触点。

3.根据权利要求1所述的三维存储器，其中，所述多个存储单元被布置在与所述多个位线的所述多个段相对应的分段部分中。

4.根据权利要求1所述的三维存储器，其中，所述多个位线中的每个位线包括通过一个连接器彼此电连接的第一段和第二段。

5.根据权利要求4所述的三维存储器，其中，所述第一段经由第一位线触点连接到所述连接器，并且所述第二段经由第二位线触点连接到所述连接器，并且其中，所述连接器、所述第一位线触点和所述第二位线触点是沿相应位线的中部放置的。

6.一种形成三维存储器的方法，包括：

提供布置在一个或多个单元阵列中的多个存储单元；

提供耦合到所述多个存储单元的多个位线，所述多个位线中的每个位线包括多个位线段；以及

提供一个或多个位线连接器，所述一个或多个位线连接器电连接每个相应位线的所述多个位线段，其中，所述多个位线段延伸穿过所述多个单元阵列中的相应单元阵列的长度。

7.根据权利要求6所述的方法，还包括：

提供将相应位线的每个相应位线段连接到所述一个或多个位线连接器的至少一个位线触点。

8.根据权利要求6所述的方法，还包括：

将所述多个存储单元布置在与所述多个位线的所述多个位线段相对应的分段部分中。

9.根据权利要求6所述的方法，还包括：

提供耦合到所述多个存储单元的多个字线，所述多个字线中的每个字线包括多个字线段；以及

提供一个或多个字线连接器，所述一个或多个字线连接器电连接每个相应字线的所述多个字线段，以使得所述多个字线段延伸穿过所述多个单元阵列中的相应单元阵列的宽度。

10.根据权利要求9所述的方法，还包括：

提供将相应字线的每个相应字线段连接到所述一个或多个字线连接器的至少一个字线触点。

11.一种三维存储器，包括：

布置在一个或多个单元阵列中的多个存储单元；

耦合到所述多个存储单元的多个字线，所述多个字线中的每个字线包括多个段；以及

一个或多个连接器，其电连接所述多个字线中的每个相应字线的所述多个段，以使得所述多个段延伸穿过所述多个单元阵列中的相应单元阵列的长度。

12.根据权利要求11所述的三维存储器，还包括：

将相应字线的每个相应段连接到所述一个或多个连接器的至少一个字线触点。

13.根据权利要求11所述的三维存储器，其中，所述多个存储单元被布置在与所述多个字线的所述多个段相对应的分段部分中。

14.根据权利要求11所述的三维存储器，其中，所述多个字线中的每个字线包括通过一个连接器彼此电连接的第一段和第二段。

15.根据权利要求14所述的三维存储器，其中，所述第一段经由第一字线触点连接到所述连接器，并且所述第二段经由第二字线触点连接到所述连接器，并且其中，所述连接器、所述第一字线触点和所述第二字线触点是沿相应字线的中部放置的。

Images