CN113597670A - 电气元件收纳用封装件以及电气装置 - Google Patents

电气元件收纳用封装件以及电气装置 Download PDF

Info

Publication number
CN113597670A
CN113597670A CN202080022353.5A CN202080022353A CN113597670A CN 113597670 A CN113597670 A CN 113597670A CN 202080022353 A CN202080022353 A CN 202080022353A CN 113597670 A CN113597670 A CN 113597670A
Authority
CN
China
Prior art keywords
conductor
package
base substrate
housing
electrical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080022353.5A
Other languages
English (en)
Inventor
冈本征宪
山元泉太郎
古久保洋二
井本晃
北林亚纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN113597670A publication Critical patent/CN113597670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/106—Fixing the capacitor in a housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

电气元件收纳用封装件具有底部基板(1)、堤部(3)和导体部(5)，底部基板(1)以及堤部(3)是陶瓷的一体物，将所述底部基板的被所述堤部包围的区域设为用于搭载电气元件的搭载部(1as)，导体部(5)具有第1导体(5a)、第2导体(5b)以及第3导体(5c)，第1导体(5a)的一部分在底部基板(1)的搭载面(1a)露出，并且埋设在底部基板(1)内，第3导体(5c)的至少一部分配置在堤部(3)的上表面(3a)，并且一部分露出，第2导体(5b)在底部基板1以及堤部(3)的内部，存在于第1导体(5a)和第3导体(5c)之间，将第1导体(5a)和第3导体(5c)电连接。电气装置(G、H)在上述的电气元件收纳用封装件(A、B、C、D、E、F)的底部基板(1)上具备电气元件(7)。

Description

电气元件收纳用封装件以及电气装置
技术领域
本公开涉及电气元件收纳用封装件以及电气装置。
背景技术
近年来，电气元件收纳用封装件例如由水水晶振子子等所代表的那样，随着电气元件的小型化，小型化·薄型化日益发展(例如，参照专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2017-98400号公报
发明内容
本公开的电气元件收纳用封装件具有底部基板、堤部和导体部。底部基板以及堤部是陶瓷的一体物。所述底部基板的被所述堤部包围的区域成为用于搭载电气元件的搭载部。所述导体部具有第1导体、第2导体以及第3导体。所述第1导体的一部分在所述底部基板的所述搭载的表面露出，并且被埋设在所述底部基板内。所述第3导体的至少一部分在所述堤部的上表面露出。所述第2导体存在于所述底部基板以及所述堤部的内部，将所述第1导体和所述第3导体电连接。
本公开的电气装置在上述的电气元件收纳用封装件的底部基板上具备电气元件。
附图说明
图1是作为实施方式的一个例子而示出的电气元件收纳用封装件的立体图。
图2是图1的ii-ii线剖视图。
图3是示出电气元件收纳用封装件的另一个方式的剖视图。
图4是示出电气元件收纳用封装件的另一个方式的剖视图。
图5是图3的P2部的放大图，并且是示出在P2部产生的应力的示意图。
图6是图4的P3部的放大图，并且是示出在P3部产生的应力的示意图。
图7是示出电气元件收纳用封装件的另一个方式的剖视图。
图8是示出电气元件收纳用封装件的另一个方式的剖视图。
图9是示出电气元件收纳用封装件的另一个方式的剖视图。
图10是作为实施方式的一个例子而示出的电气装置的剖视图。
图11是作为实施方式的另一个方式而示出的电气装置的剖视图。
图12是示出将图13以及图14所示的各图案片应用于图2所示的电气元件收纳用封装件A的制造时的配置的剖面示意图。
图13是示出用于制造电气元件收纳用封装件A的各图案片的剖面示意图。
图14是示出用于制造电气元件收纳用封装件A的各图案片的俯视示意图。
图15是示出将图16以及图17所示的各图案片应用于图3所示的电气元件收纳用封装件B的制造时的配置的剖面示意图。
图16是示出用于制造电气元件收纳用封装件B的各图案片的剖面示意图。
图17是示出用于制造电气元件收纳用封装件B的各图案片的俯视示意图。
图18是示出将图19以及图20所示的各图案片应用于图4所示的电气元件收纳用封装件C的制造时的配置的剖面示意图。
图19是示出用于制造电气元件收纳用封装件C的各图案片的剖面示意图。
图20是示出用于制造电气元件收纳用封装件C的各图案片的俯视示意图。
图21是示出将图22以及图23所示的各图案片应用于图7所示的电气元件收纳用封装件D的制造时的配置的剖面示意图。
图22是示出用于制造电气元件收纳用封装件D的各图案片的剖面示意图。
图23是示出用于制造电气元件收纳用封装件D的各图案片的俯视示意图。
图24是在底部基板具有沿厚度方向贯通的导体的电气元件收纳用封装件的剖面示意图。
图25是示出制作出的电气元件收纳用封装件的试样的形状以及尺寸的立体图。
图26是示出图25的XXvi-XXvi线剖面的形状以及尺寸的剖视图。
图27是用于对电气元件收纳用封装件进行挠曲试验的试样的分解立体图。
图28是示出对电气元件收纳用封装件进行挠曲试验的状态的剖视图。
图29是第2导体的P4部中的电磁场解析的结果。
具体实施方式
专利文献1所公开的电气元件收纳用封装件在底部基板具有沿厚度方向贯通的导体(过孔导体)。在底部基板设置有沿厚度方向贯通的导体(过孔导体)的情况下，在底部基板的底面，存在与导体之间形成的界面。因而，水分、气体容易从底部基板的底面侧浸入。
本公开对即使进行小型化·薄型化，水分、气体也难以从底部基板的底面浸入的电气元件收纳用封装件进行例示。
以下，是本公开针对实施方式的各种电气元件收纳用封装件且基于图1～图7的说明。另外，本公开的一个方式不限定于以下所描述的特定的实施方式。本公开的一个方式设为，只要符合由随附的权利要求书定义的总括性的概念的精神或范围，则包括各种方式。
作为实施方式的一个例子而示出的电气元件收纳用封装件A具有底部基板1、堤部3和导体部5。底部基板1以及堤部3是陶瓷的一体物。底部基板1具有电气元件的搭载部1as。电气元件的搭载部1a是在底部基板1中被堤部3包围的部分。堤部3包围底部基板1的搭载部1as地配置在底部基板1的周缘部1b上。以下，在如图2所示搭载部1as较平坦的情况下，有时称为搭载面1a。
导体部5具有第1导体5a、第2导体5b以及第3导体5c。第1导体5a的一部分在底部基板1的搭载面1a露出。第1导体5a埋设于底部基板1内。第2导体5b设置在底部基板1的内部。第2导体5b在底部基板1的内部与第1导体5a电连接。第2导体5b从底部基板1遍及堤部3而配置在内部。第2导体5b在堤部3的内部朝向高度方向。第3导体5c设置为在堤部3的上表面3a露出。第3导体5c在堤部3的上表面3a附近与第2导体5b电连接。第2导体5b在底部基板1的内部从第1导体5a在沿着搭载面1a的方向延伸。
第1导体5a是导体5之中在底部基板1的搭载面1a露出的部分。第3导体5c是导体5之中在堤部3的上表面3a露出的部分。第2导体5b是导体5之中设置在第1导体5a与第3导体5c之间的部分。第2导体5b是在对底部基板1进行剖视时，其宽度成为在底部基板1的搭载面1a露出的第1导体5a的宽度的1/2以下的部分。第2导体5b是在对堤部3进行剖视时，其宽度成为在堤部3的上表面3a露出的第3导体5c的宽度的1/2以下的部分。在此，所谓宽度，是沿着搭载面1a的方向的长度。
根据本公开的电气元件收纳用封装件A，在底部基板1未设置沿厚度方向贯通的导体5，因而能够获得即使进行小型化·薄型化，水分、气体也难以从底面1c浸入的电气元件收纳用封装件。
在该情况下，占据底部基板1的厚度方向的大部分的第2导体5b的宽度小于第1导体5a的相同方向的宽度。由此，能够减小在底部基板1与第2导体5b之间产生的热应力的影响。而且，即使在底部基板1的厚度较薄的情况下，也能够获得耐久性较高的电气元件收纳用封装件。尤其适用于如底部基板1由陶瓷形成且第2导体5b由金属形成，在底部基板1与第2导体5b之间，热膨胀系数以及杨氏模量大不相同那样的情况。
在该情况下，第1导体5a以及第3导体5c是作为端子电极而发挥功能的部分。作为电气元件，除电容器、高频滤波器、致动器、电感器等电子部件之外，还能够举出半导体元件、发光元件等。对于这些端子电极以及电气元件，在以下所示的电气元件收纳用封装件B～D中也应用相同的结构或近似于相同的结构的结构。
电气元件收纳用封装件A的设置在底部基板1的内部的导体(第1导体5a以及第2导体5b)不到达底部基板1的底面1c。在电气元件收纳用封装件A中，底部基板1的底面1c的面整体通过作为底部基板1的材料的陶瓷一体化而构成。在底部基板1的厚度较薄的情况下，底面1c以及靠近其的部分也仅是作为底部基板1的材料的陶瓷。即，底部基板1的导体部5与底面1c之间的部分不存在称为陶瓷和金属的那样的不同种材料彼此相接的边界。由此，能够进一步降低水分、气体从底部基板1的底面1c浸入的可能性。
此外，图2所示的电气元件收纳用封装件A的第2导体5b是从第1导体5a的下表面5ad延伸到底部基板1的厚度方向的中途为止的构造。第2导体5b在靠近底部基板1的底面1c的内部折弯，接着在沿着底面1c的方向上延伸。
在此，在电气元件收纳用封装件A中，将从第1导体5a露出的搭载面1a的位置到底面1c为止的间隔设为第1间隔t0。第1间隔t0相当于底部基板1的厚度。此外，将从第1导体5a露出的搭载面1a的位置到第2导体5b的下端5bb的位置为止的间隔设为第2间隔t1。第1导体5a的表面成为底部基板1的表面、即搭载面1a的位置。在该情况下，第1导体5a的表面可以与底部基板1的表面、即搭载面1a齐平。第2间隔t1是从第1导体5a的底部基板1的搭载面1a的位置到最接近第2导体5b的底面1c的位置为止的距离。
在电气元件收纳用封装件A中，在从第1导体5a露出的搭载面1a的位置到底面1c为止的第1间隔t0中，从第1导体5a露出的搭载面1a的位置到第2导体5b的下端5bb的位置为止的第2间隔t1也可以占据较大的比例。即，在电气元件收纳用封装件A的情况下，t1/t0比是较大的。在底部基板1中，t1/t0比大意味着：相对于与导体部5的厚度相当的第2间隔t1，与底部基板1的厚度相当的第1间隔t0较薄。
在电气元件收纳用封装件A中，例如，t1/t0比可以为0.30以上且0.95以下。如果t1/t0比为0.30以上且0.95以下，则难以产生水分、气体从底面1c的浸入。在该情况下，t1/t0比可以为0.40以上且0.90以下，尤其是0.50以上且0.80以下。在电气元件收纳用封装件A的情况下，底部基板1具有第1导体5a以及第2导体5b，即使t1/t0比在上述范围内，底部基板1的底面1c的面整体也依然是作为底部基板1的材料的陶瓷的一体物。因而，电气元件收纳用封装件A能够维持底部基板1的底面1c侧的高气密性。在该情况下，如果底部基板1的气孔率为1％以下，则能够进一步提高气密性。此外，对于堤部3，如果其气孔率为1％以下，则也能够进一步提高气密性。
在此，底部基板1以及堤部3的气孔率通过阿基米德法而求出。另外，有时难以将从电气元件收纳用封装件A除去了导体部5的部分切出。或者有时试样的尺寸较小。在求出底部基板1以及堤部3的气孔率时，有时不能使用阿基米德法。在这样的情况下，也可以通过扫描型电子显微镜来拍摄底部基板1以及堤部3的试样片的剖面，根据拍摄到的照片求出气孔的面积比率。
底部基板1以及堤部3可以是陶瓷，作为陶瓷，除氧化铝、莫来石、二氧化硅、镁橄榄石等金属氧化物之外，还能够例示氮化铝、氮化硅等非氧化物陶瓷。陶瓷的使用带来致密质的烧结体、高绝缘性、高机械强度以及高耐腐蚀性。
如果使用从钼、钨以及铜的组选择的至少1种金属作为导体部5(第1导体5a、第2导体5b以及第3导体5c)的材料，则能够与上述的陶瓷同时烧成。
图3示出了电气元件收纳用封装件B。在电气元件收纳用封装件B中，第2导体5b从第1导体5a的侧面5ab延伸。在电气元件收纳用封装件B中，第2导体5b与第1导体5a的侧面5ab电连接。第2导体5b从第1导体5a起在沿着搭载面1a或底面1c的方向上延伸。在电气元件收纳用封装件B，在第1导体5a的下表面5ad与底面1c之间的区域P1中，不存在将底部基板1朝向厚度方向的导体。即，在底部基板1的区域P1，不存在作为底部基板1的材料的陶瓷和作为导体部5的材料的金属在底面1c的平面方向上相邻排列的构造。底部基板1中的区域P1由底部基板1的材料形成。因而，区域P1是陶瓷的一体物。由此，在电气元件收纳用封装件B的情况下，水分、气体也难以从其底面1c浸入到底部基板1。
在电气元件收纳用封装件B的情况下，能够使导体部5在底部基板1之中占据的比例少于电气元件收纳用封装件A。在陶瓷的弹性模量高于金属的条件下，电气元件收纳用封装件B比电气元件收纳用封装件A更难变形。如果由陶瓷形成的底部基板1以及堤部3的弹性模量为400GPa以上，则电气元件收纳用封装件更加难以变形。
由金属形成的导体部5的弹性模量可以为350GPa以下。这是由于弹性模量较高的陶瓷的部分的体积比例较大，因而即使在内部存在导体部5，也难以在底部基板1产生裂纹。其结果，在长期的使用中也能够确保高气密性。
关于电气元件收纳用封装件B，如上述那样，第2导体5b不具有从第1导体5a起将底部基板1朝向厚度方向的部分的导体。除此以外，关于电气元件收纳用封装件B，在俯视该电气元件收纳用封装件B时，第2导体5b与第1导体5a重叠而可见的部分较少。其结果，形成在电气元件收纳用封装件B的第2导体5b与形成在电气元件收纳用封装件A的第2导体5b相比，能够缩短第2导体5b的布线长度。
另外，在以上的说明中，在第1导体5a中，将电连接有第2导体5b的部分描述为侧面5ab。在此，所谓侧面5ab，不仅包括与底部基板1的搭载面1a垂直的方向，还包括侧面5ab相对于搭载面1a而倾斜的情况。更具体地，在第2导体5b与第1导体5a连接的面的朝向以搭载面1a为基准面时，还包括从该基准面起45°以内的角度的朝向。这是指，在图3的构造中，相对于成为第2导体5b和第1导体5a连接的面的朝向与搭载面1a的夹角为直角或接近其的角度，它们的夹角也可以为45度以下。
此外，如图3所示，在电气元件收纳用封装件B中，第1导体5a也可以是在厚度方向上具有1级台阶S的凸状的形状。第1导体5a的搭载面1a侧的表面(称为上表面5ac)和第1导体5a的下端5aa的表面(称为下表面5ad)，均在沿着搭载面1a或底面1c的方向上成为平坦的表面。换言之，第1导体5a的上表面5ac与下表面5ad大致平行。在第1导体5a是如图3所示的那样的剖面的构造的情况下，第1导体5a的上表面5ac和下表面5ad的面积不同。在该情况下，第1导体5a以台阶S为界，上表面5ac的面积大于下表面5ad的面积。换言之，在第1导体5a中，以台阶S为界，下表面5ad的面积小于上表面5ac的面积。即，第1导体5a以台阶S为界，底面1c侧的体积小于搭载面1a侧的体积。因而，底部基板1的底面1c侧的陶瓷的比例较高。在相比于作为第1导体5a的材料的金属，作为底部基板1的材料的陶瓷的弹性模量更高这样的条件下，底部基板1变得进一步难以变形。由此，在长期的使用中，能够获得能够进一步确保高气密性的电气元件收纳用封装件B。
图4示出了电气元件收纳用封装件C。电气元件收纳用封装件C具有第1导体5a朝向底面1c侧而凸状地弯曲的形状。另外，第1导体5a整体也可以朝向底面1c侧而凸状地弯曲。此外，第1导体5a的一部分也可以朝向底面1c侧而凸状地弯曲。在图4中，下表面5ad弯曲。作为下表面5ad的曲率半径，能够举出300μm以上且4000μm以下。由此，电气元件收纳用封装件C与上述的电气元件收纳用封装件A以及电气元件收纳用封装件B相比，更加难以产生裂纹等缺陷。其结果，电气元件收纳用封装件C除气密性以外，还具有高耐热冲击性。
电气元件收纳用封装件C与电气元件收纳用封装件A以及电气元件收纳用封装件B相比具有高耐热冲击性的理由基于以下。图5是图3的P2部的放大图，并且是示出在P2部产生的应力的示意图。图6是图4的P3部的放大图，并且是示出在P3部产生的应力的示意图。电气元件收纳用封装件A以及电气元件收纳用封装件B和电气元件收纳用封装件C的第1导体5a的下表面5ad的形状不同。在第1导体5a具有台阶S的电气元件收纳用封装件A以及电气元件收纳用封装件B的情况下，第1导体5a在台阶S的部分具有角部Cp。以陶瓷为主材料的底部基板1和以金属为主材料的第1导体5a的材料的主成分不同。其结果，在底部基板1与第1导体5a之间，杨氏模量以及热膨胀率不同。在这样的情况下，因为底部基板1与第1导体5a之间的材料的杨氏模量以及热膨胀率不同，所以在第1导体5a与底部基板1的边界附近Bo，容易产生水平的方向的应力(SH1、SH2)以及垂直的方向的应力(SV1、SV2)。在第1导体5a的下表面5ad的形状为凸状，且在底部基板1与第1导体5a之间形成有图5所示的那样的角部Cp的情况下，水平方向的应力(SH1、SH2)以及垂直方向的应力(SV1、SV2)均朝向角部Cp。其结果，应力(SH1、SH2、SV1、SV2)集中于角部Cp。
在电气元件收纳用封装件C的情况下，如图6所示，第1导体5a的下表面5ad的形状是凸状地弯曲的形状。因而，在第1导体5a的下表面5ad不存在角部Cp。在第1导体5a的形状是图4以及图6所示的那样的形状的情况下，如图6所示，垂直的方向的应力(SV1、SV2)是方向一致的状态。第1导体5a的下表面5ad的水平方向的2个应力(SH1、SH2)所朝向的方向的角度错开了。由于水平方向的2个应力(SH1、SH2)所朝向的方向的角度错开了，因而在与垂直的方向的应力(SV1、SV2)之间，应力难以集中。如此，电气元件收纳用封装件C与电气元件收纳用封装件A以及电气元件收纳用封装件B相比，进一步难以产生裂纹等缺陷。其结果，电气元件收纳用封装件C除气密性以外，还具有高耐热冲击性。
图7示出了电气元件收纳用封装件D。电气元件收纳用封装件D的第2导体5b从底部基板1遍及堤部3的部位P4是弯曲的形状。在该情况下，P4的部分的曲率半径可以为30μm以上且200μm以下。
在电气元件收纳用封装件D中，除第1导体5a的下表面5ad为凸状地弯曲的形状以外，第2导体5b也是部分地弯曲的形状。在电气元件收纳用封装件D的情况下，能够抑制在底部基板1与第1导体5a之间产生的应力的集中。此外，除此以外还能够抑制应力集中在第2导体5b的从底部基板1起遍及堤部3的部位P4。由此，电气元件收纳用封装件D具有更高的耐热冲击性。此外，在第2导体5b的从底部基板1起遍及堤部3的部位P4是弯曲的形状的情况下，能够获得相对于高频的电流反射特性较小的电气装置。在该情况下，第2导体5b可以是细长的形状。
图8示出了电气元件收纳用封装件E。图8所示的P5的部分在电气元件收纳用封装件E中有与电气元件收纳用封装件D不同之处。在电气元件收纳用封装件E中，第1导体5a的下表面5ad是凸状地弯曲的形状。第2导体5b成为与第1导体5a的下表面5ad的中央的区域电连接的构造。第2导体5b成为在第1导体5a的下表面5ad中，与第1导体5a的下表面5ad空出大概固定的间隔的配置。第1导体5a和第2导体5b的间隔与第2导体5b的长度方向相等或与其接近，因而能够形成能够提高去噪的LC电路。
图9示出了电气元件收纳用封装件F。关于本公开的电气元件收纳用封装件，不仅如上述那样的搭载部1as是平坦的构造，而且还包括图9所示的构造。在电气元件收纳用封装件F中，第1导体5a具有被埋设于底部基板1的部分和从搭载部1as的表面突出的部分。即，电气元件收纳用封装件F具有突出部1d，突出部1d在搭载面1a上具有第1导体5a。在该情况下，第1导体5a的被埋设的部分的体积小于在搭载面1a上突出的部分的体积的情况更优。此外，第1导体5a的宽度大于第2导体5b的宽度的情况更优。在此，所谓第1导体5a的宽度以及第2导体5b的宽度，如图9所示，是指在对电气元件收纳用封装件F进行剖视时，沿着搭载面1a的方向的长度。仅以底部基板1的厚度方向上的长度的比例来观察第1导体5a和第2导体5b时，第2导体5b的长度相对于底部基板1的厚度的比例大于第1导体5a。此时，占据底部基板1的厚度方向的大部分的第2导体5b的宽度小于第1导体5a的相同方向的宽度。在底部基板1由陶瓷形成且第2导体5b由金属形成的情况下，在底部基板1与第2导体5b之间，热膨胀系数以及杨氏模量大不相同。即使在这样的状态，也能够减小在底部基板1与第2导体5b之间产生的热应力的影响。即使在底部基板1的厚度较薄的情况下，也能够获得耐久性高的电气元件收纳用封装件F。
此外，在该电气元件收纳用封装件F中，第1导体5a以搭载面1a为界而被埋设于突出部1d以及底部基板1这两者。在该情况下，第1导体5a成为不仅被突出部1d包围，还被底部基板1包围的状态。相比于第1导体5a与第2导体5b的边界为搭载面1a的情况，能够提高第1导体5a与第2导体5b的连接可靠性。
在电气元件收纳用封装件F的突出部1d，作为电气元件例如安装水晶振子。在该情况下，水分、气体也难以从底部基板1的底面1c浸入。
如图9所示，在电气元件收纳用封装件F中，第2导体5b是在搭载部1as以及堤部3的下侧的底部基板1内大概直角地折弯的形状，但本公开并不仅应用于第2导体5b像这样直角地折弯的构造的封装件。第2导体5b在搭载部1as以及堤部3的下侧的底部基板1内大概直角地折弯的形状例如也能够应用于图3、图4以及图7所示的电气元件收纳用封装件B、C以及D的各种电气元件收纳用封装件。
图10是作为实施方式的一个例子而示出的电气装置G的剖视图。图10所示的电气装置G是在图2所示的电气元件收纳用封装件A的搭载部1as安装了电气元件7的结构。作为该情况下的电气元件7，能够例示电容器、压电致动器、电感器等通常被称为无源部件的电子部件。图11是作为实施方式的另一个方式而示出的电气装置H的剖视图。图11所示的电气装置H是在图9所示的电气元件收纳用封装件F的搭载部1as安装了电气元件7的结构。作为该情况下的电气元件7，能够例示水晶振子。根据电气装置G以及电气装置H，即使进行了该电气装置的小型化·薄型化，水分、气体也难以从底面1c浸入，因而能够实现高可靠性化。另外，图10以及图11分别将电气元件收纳用封装件A、F作为一个例子而列举示出。实施方式的电气装置G、H也能够应用于上述的电气元件收纳用封装件B、C、D以及E，这是不言而喻的。
接下来，本申请人对本公开的电气元件收纳用封装件A～F各自的制造方法进行说明。图12是示出将图13以及图14所示的各图案片应用于图2所示的电气元件收纳用封装件A的制造时的配置的剖面示意图。图13是示出用于制造电气元件收纳用封装件A的各图案片的剖面示意图。图14是示出用于制造电气元件收纳用封装件A的各图案片的俯视示意图。图2所示的电气元件收纳用封装件A能够通过以下的步骤而获得。首先，准备图12～图14所示的各图案片。通过将这些图案片重叠，并以给定的压力进行加压来制作层叠体。接着，在给定的条件下对制作的层叠体进行烧成。在底部基板1以及堤部3露出的导体5根据需要可形成镍、金以及锡的组中选择的至少1种镀膜。图案片是在陶瓷生片形成了导体图案的构造。此外，成为图案片的陶瓷生片根据需要可形成贯通孔。在贯通孔填充导体膏。贯通孔成为过孔导体。
陶瓷生片通过对使陶瓷粉末分散在有机载体中得到的浆料进行片成形而获得。有机载体是将有机树脂溶解在有机溶剂而得到的液体状载体。上述的陶瓷的原料粉末是陶瓷生片的陶瓷粉末。作为陶瓷的原料粉末，除氧化铝、莫来石、二氧化硅、镁橄榄石等金属氧化物之外，还可例示氮化铝以及氮化硅等非氧化物陶瓷。导体图案以及过孔导体由将上述的金属粉末和有机载体混合而制备的导体膏形成。导体图案以及过孔导体例如通过丝网印刷而形成。
图15是示出将图16以及图17所示的各图案片应用于图3所示的电气元件收纳用封装件B的制造时的配置的剖面示意图。图16是示出用于制造电气元件收纳用封装件B的各图案片的剖面示意图。图17是示出用于制造电气元件收纳用封装件B的各图案片的俯视示意图。图3所示的电气元件收纳用封装件B通过以下的步骤而获得。首先，准备图15～图17所示的各图案片。接下来，通过将这些图案片重叠，并以给定的压力进行加压而形成层叠体。接着，在给定的条件下对制作的层叠体进行烧成。在该情况下，用于制作层叠体的陶瓷生片、导体图案、过孔导体以及镀膜的条件和制作层叠体时的加压条件及烧成条件也可以是与电气元件收纳用封装件A的情况相同的条件。或者，也可以使用在不损坏电气元件收纳用封装件B的构造以及特性的范围内发生了变化的条件。
图18是示出将图19以及图20所示的各图案片应用于图4所示的电气元件收纳用封装件C的制造时的配置的剖面示意图。图19是示出用于制造电气元件收纳用封装件C的各图案片的剖面示意图。图20是示出用于制造电气元件收纳用封装件C的各图案片的俯视示意图。图4所示的电气元件收纳用封装件C能够通过以下的步骤而获得。首先，准备图18～图20所示的各图案片。接下来，通过将这些图案片重叠，并以给定的压力进行加压来制作层叠体。接着，在给定的条件下对制作的层叠体进行烧成。作为用于制作层叠体的陶瓷生片、导体图案、过孔导体、镀膜以及制作层叠体的加压条件以及烧成条件，也可以使用与电气元件收纳用封装件A的情况下相同的条件。或者也可以使用在不损坏电气元件收纳用封装件B的构造以及特性的范围内发生了变化的条件。
在电气元件收纳用封装件C中，有时形成下表面5ad凸状地弯曲的形状的第1导体5a。在这样的情况下，在图19中，如图案片15d所示的导体图案那样，可以预先以表面成为弯曲的形状的方式形成成为要在陶瓷生片形成的第1导体5a的部分的导体图案部5ag。接着，如图19所示，制作的图案片15d也能够与其他图案片一起进行加压加热。如果图案片15a～15e被加压加热，则形成在图案片15d的导体图案部5ag朝下而呈凸状，成为表面弯曲的形状。
图21是示出将图22以及图23所示的各图案片应用于图7所示的电气元件收纳用封装件D的制造时的配置的剖面示意图。图22是示出用于制造电气元件收纳用封装件D的各图案片的剖面示意图。图23是示出用于制造电气元件收纳用封装件D的各图案片的俯视示意图。图7所示的电气元件收纳用封装件D能够通过以下的步骤而获得。首先，准备图22～图23所示的各图案片。接着，通过将这些图案片重叠，并以给定的压力进行加压，从而制作层叠体。接着，在给定的条件下对制作的层叠体进行烧成。对于用于制作层叠体的陶瓷生片、导体图案、过孔导体、镀膜以及制作层叠体时的加压条件以及烧成，可使用与电气元件收纳用封装件A的情况下相同的那样的条件。在电气元件收纳用封装件D中，下表面5ad凸状地弯曲的形状的第1导体5a通过与上述的电气元件收纳用封装件C的情况相同的那样的方法而形成。对于从底部基板1遍及堤部3的部分弯曲的第2导体5b的形成，可使用图22所示的图案片18d。有时将第2导体5b的弯曲的部分描述为弯曲部。在图案片18d，首先在与第2导体5b的弯曲部对应的部分的陶瓷生片上使用陶瓷膏而形成起伏部Ud。接着，在该起伏部Ud的上侧形成导体图案。在陶瓷膏中可以包含与陶瓷生片相同的陶瓷粉末。
实施例
图24是在底部基板具有沿厚度方向贯通的导体的电气元件收纳用封装件(K)的剖面示意图。图25是示出制作的电气元件收纳用封装件的试样的形状以及尺寸的立体图。图26是示出图25的XXii-XXii线剖面的形状以及尺寸的剖视图。图27是用于对电气元件收纳用封装件进行挠曲试验的试样的分解立体图。图28是示出对电气元件收纳用封装件进行挠曲试验的状态的剖视图。电气元件收纳用封装件通过图12～图23所示的方法而制作。此外，如图24所示，制作了相当于第2导体的导体21朝向底部基板23的底面23a的方向，并且与设置在底部基板23的底面23a的第3导体25连接的电气元件收纳用封装件K。
陶瓷生片通过对包含氧化铝粉末和有机载体的浆料进行片成形来制作。有机载体是将聚乙烯醇缩丁醛系的有机树脂和甲苯混合而得到的有机载体。对于导体膏，使用将钼粉末和聚乙烯醇树脂混合而制备的导体膏。关于层叠体的烧成条件，在使用氮-氢的混合气体的还原环境中，最高温度为1550℃，并将最高温度下的保持时间设定为2小时。作为得到的试样的电气元件收纳用封装件的形状以及尺寸，示于图25以及图26。作为得到的试样的电气元件收纳用封装件的底部基板以及堤部的气孔率均为0.9％。在图25以及图26中，以电气元件收纳用封装件A为例而示出，但对于电气元件收纳用封装件B～D，也以a～j的尺寸成为相同的方式来制作。
对于为了与它们进行对比而制作的图24所示的电气元件收纳用封装件K，应用了除i以及j之外的尺寸。图25以及图26中的各符号的尺寸如下所示。a＝b＝2.0mm，c＝0.26mm，d＝i＝0.1mm，e＝1.6mm，f＝0.2mm，g＝0.1mm，h＝0.6mm，j＝0.08mm。另外，电气元件收纳用封装件B、C、D中的j的尺寸设为0.04mm。
关于挠曲试验，使用粘接剂将制作出的电气元件收纳用封装件安装在FR-4制的基板，通过利用3点折弯而进行加压的方法来进行。关于FR-4制的基板，使用将与电气元件收纳用封装件的搭载面对应的部分开口的构造的基板。在电气元件收纳用封装件上作为加压夹具的抵接构件而设置了氮化硅质陶瓷。挠曲试验使用自动测图仪来进行。挠曲量通过自动测图仪(AUTOGRAPH)的刻度，设定为0.05mm、0.1mm以及0.15mm。在向试样施加载荷时，采用在各挠曲量处保持10秒，之后释放载荷的方法。接下来，将进行过挠曲试验的试样浸渍于包含浸透探伤剂的溶液(红色检查液)中。是在FR-4制的基板已开口的部分的电气元件收纳用封装件未粘有粘接剂的状态，对浸透探伤剂从该部分的浸透进行了评价。关于浸渍于包含浸透探伤剂的溶液(红色检查液)中的试样，通过数字显微镜观察其剖面，对浸透探伤剂的浸透的有无进行了评价。将即使在浸渍于包含浸透探伤剂的溶液(红色检查液)中之后，浸透探伤剂也未到达第2导体或过孔导体的部分的试样设为良品(○)。将在浸渍于包含浸透探伤剂的溶液(红色检查液)中之后，浸透探伤剂到达了第2导体或过孔导体的部分的试样设为次品(×)。关于试样数，每个电气元件收纳用封装件均分别设为5个。在5个相同的试样(例如，电气元件收纳用封装件A)中，挠曲试验后的浸透探伤剂的浸透的状态相同。
[表1]
Figure BDA0003268137290000151
如根据表1的结果而清楚的那样，在作为参考例制作的电气元件收纳用封装件K中，在挠曲量为0.05mm的条件下，观察到了浸透探伤剂的浸透。
相对于此，电气元件收纳用封装件A、B、C以及D即使在挠曲量为0.05mm的条件下，也未观察到浸透探伤剂的浸透。电气元件收纳用封装件B、C以及D即使在挠曲量为0.1mm的条件下，也未观察到浸透探伤剂的浸透。电气元件收纳用封装件C以及D即使在挠曲量为0.15mm的条件下，也未观察到浸透探伤剂的浸透。可知，在电气元件收纳用封装件A、B、C以及D中，由于第2导体的配置以及形状的差异，从而相对于施加在电气元件收纳用封装件的挠曲量的耐性不同。
图29是构成图7所示的电气元件收纳用封装件D的第2导体的P4部处的电磁场解析的结果。与第2导体在从底部基板遍及堤部的区域中为直角的电气元件收纳用封装件C的情况进行比较而示出。在该电磁场解析中，使用了以下的参数。底部基板以及堤部的材料的相对介电常数为9.2。介质损耗角正切为0.0006。这些值是使用的材料的10GHz下的各自的相对介电常数以及介质损耗角正切。导体(布线)的导电率设定为1.75(S/m)。导体(布线)的宽度设定为0.1mm，厚度设定为0.015mm。第2导体的P4部处的曲率半径设定为72μm。如图29所示，确认到了：第2导体在从底部基板遍及堤部的区域中弯曲的构造的电气元件收纳用封装件D，与第2导体在从底部基板遍及堤部的区域中为直角的构造的电气元件收纳用封装件C相比，反射损耗的特性提高。如图25所示，电气元件收纳用封装件C的S11为-10dB处的频率为3GHz。电气元件收纳用封装件D的S11的-10dB处的频率为4GHz。
-符号说明-
A、B、C、D、E、F：电气元件收纳用封装件；
G、H：电气装置；
1：底部基板；
1a：搭载面；
1as：搭载部；
1b：周缘部；
1c：底面；
3：堤部；
3a：上表面；
5：导体部；
5a：第1导体；
5ab：第1导体的侧面；
5ac：第1导体的上表面；
5ad：第1导体的下表面；
5b：第2导体；
5bb：第2导体的下端；
5c：第3导体；
7：电气元件；
S：台阶；
Cp：角部；
Bo：边界附近；
SH1、SH2、SV1、SV2：应力；
9a～9f、12a～12e、15a～15e、18a～18e：图案片。

Claims (8)

1.一种电气元件收纳用封装件，其中，
具有底部基板、堤部和导体部，
底部基板以及堤部是陶瓷的一体物，
将所述底部基板的被所述堤部包围的区域设为用于搭载电气元件的搭载部，
所述导体部具有第1导体、第2导体以及第3导体，
所述第1导体的一部分在所述底部基板的所述搭载部的表面露出，并且被埋设在所述底部基板内，
所述第3导体配置在所述堤部的上表面，并且一部分露出，
所述第2导体在所述底部基板以及所述堤部的内部，存在于所述第1导体和所述第3导体之间，将所述第1导体和所述第3导体电连接。
2.根据权利要求1所述的电气元件收纳用封装件，其中，
所述第2导体从所述第1导体的侧面向沿着所述搭载部的方向延伸。
3.根据权利要求1或2所述的电气元件收纳用封装件，其中，
所述第1导体的所述搭载部的所述表面的面积比与所述搭载部相反侧的底面的面积大。
4.根据权利要求1至3中任一项所述的电气元件收纳用封装件，其中，
所述第1导体在厚度方向上具有台阶。
5.根据权利要求1至4中任一项所述的电气元件收纳用封装件，其中，
所述第1导体具有朝向所述底面而凸状地弯曲的形状。
6.根据权利要求1至5中任一项所述的电气元件收纳用封装件，其中，
所述第2导体在从所述底部基板起遍及所述堤部的区域中弯曲。
7.根据权利要求1至6中任一项所述的电气元件收纳用封装件，其中，
关于所述搭载部，所述第1导体的部分从所述搭载部的所述表面突出。
8.一种电气装置，其中，
在权利要求1至7中任一项所述的电气元件收纳用封装件的底部基板上具备电气元件。
CN202080022353.5A 2019-03-25 2020-01-11 电气元件收纳用封装件以及电气装置 Pending CN113597670A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019056842 2019-03-25
JP2019-056842 2019-03-25
PCT/JP2020/000775 WO2020195018A1 (ja) 2019-03-25 2020-01-11 電気素子収納用パッケージおよび電気装置

Publications (1)

Publication Number Publication Date
CN113597670A true CN113597670A (zh) 2021-11-02

Family

ID=72609730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080022353.5A Pending CN113597670A (zh) 2019-03-25 2020-01-11 电气元件收纳用封装件以及电气装置

Country Status (4)

Country Link
EP (1) EP3951850A4 (zh)
JP (1) JP7242832B2 (zh)
CN (1) CN113597670A (zh)
WO (1) WO2020195018A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
JP2008160055A (ja) * 2006-11-29 2008-07-10 Kyocera Corp 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP2011222662A (ja) * 2010-04-07 2011-11-04 Mitsubishi Electric Corp セラミック多層基板の製造方法、及びセラミック多層基板
JP2013197180A (ja) * 2012-03-16 2013-09-30 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
JP2014175791A (ja) * 2013-03-07 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2016134593A (ja) * 2015-01-22 2016-07-25 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子部品収納用パッケージの製造方法
JP2017123408A (ja) * 2016-01-07 2017-07-13 日本特殊陶業株式会社 配線基板およびその製造方法
JP2017174944A (ja) * 2016-03-23 2017-09-28 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
WO2018094162A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194725A (ja) * 2008-02-15 2009-08-27 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP5795225B2 (ja) * 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
JP6556030B2 (ja) 2015-11-24 2019-08-07 京セラ株式会社 電子部品収納用基板およびそれを用いた電子部品実装パッケージ
JP7075810B2 (ja) * 2018-04-26 2022-05-26 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
JP2008160055A (ja) * 2006-11-29 2008-07-10 Kyocera Corp 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP2011222662A (ja) * 2010-04-07 2011-11-04 Mitsubishi Electric Corp セラミック多層基板の製造方法、及びセラミック多層基板
JP2013197180A (ja) * 2012-03-16 2013-09-30 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
JP2014175791A (ja) * 2013-03-07 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2016134593A (ja) * 2015-01-22 2016-07-25 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子部品収納用パッケージの製造方法
JP2017123408A (ja) * 2016-01-07 2017-07-13 日本特殊陶業株式会社 配線基板およびその製造方法
JP2017174944A (ja) * 2016-03-23 2017-09-28 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
WO2018094162A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate

Also Published As

Publication number Publication date
WO2020195018A1 (ja) 2020-10-01
EP3951850A1 (en) 2022-02-09
JP7242832B2 (ja) 2023-03-20
EP3951850A4 (en) 2023-05-03
JPWO2020195018A1 (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US7633735B2 (en) ESD protection device
US7911295B2 (en) Common mode noise filter
CN112447403B (zh) 多层电子组件
EP1986231A1 (en) Metallized ceramic board incorporating lead and package
US10790091B2 (en) Electronic component having depression on surface
KR101965954B1 (ko) 유리-세라믹-페라이트 조성물 및 전자 부품
US20080106845A1 (en) Capacitor and Method for Producing the Same
EP1786249A1 (en) Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same
US20030110621A1 (en) Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
JP5312223B2 (ja) 配線基板
CN113410051A (zh) 层叠陶瓷电容器
CN113597670A (zh) 电气元件收纳用封装件以及电气装置
CN105144856B (zh) 多层布线基板及其制造方法、以及探针卡用基板
CN107408537B (zh) 电子部件收纳用基板以及电子部件安装封装件
JP4658627B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置並びに圧力検出装置用パッケージの製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP2004179531A (ja) 積層セラミック電子部品及びその製造方法
JP5430496B2 (ja) 電子部品搭載用パッケージ
KR20220083170A (ko) 적층형 커패시터 및 그 실장 기판
JP4628083B2 (ja) 圧力検出装置用パッケージ、圧力検出装置、感圧素子および圧力検出装置用パッケージの製造方法
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
JP4514318B2 (ja) 半導体素子収納基板
JP2006157257A (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
CN114464456A (zh) 多层电容器和具有该多层电容器的板
JP4183174B2 (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination