CN113571421B - 一种屏蔽闸沟槽式mos管的斜氧制作方法 - Google Patents

一种屏蔽闸沟槽式mos管的斜氧制作方法 Download PDF

Info

Publication number
CN113571421B
CN113571421B CN202111122643.XA CN202111122643A CN113571421B CN 113571421 B CN113571421 B CN 113571421B CN 202111122643 A CN202111122643 A CN 202111122643A CN 113571421 B CN113571421 B CN 113571421B
Authority
CN
China
Prior art keywords
layer
polysilicon
oxide layer
etching
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111122643.XA
Other languages
English (en)
Other versions
CN113571421A (zh
Inventor
李振道
孙明光
朱伟东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YINGNENG MICROELECTRONICS CO Ltd
Original Assignee
Jiangsu Applied Power Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Applied Power Microelectronics Co ltd filed Critical Jiangsu Applied Power Microelectronics Co ltd
Priority to CN202111122643.XA priority Critical patent/CN113571421B/zh
Publication of CN113571421A publication Critical patent/CN113571421A/zh
Application granted granted Critical
Publication of CN113571421B publication Critical patent/CN113571421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体技术领域，具体公开了一种屏蔽闸沟槽式MOS管的斜氧制作方法，其中，包括：提供外延层；在外延层上进行光刻，得到沟槽；沿着沟槽内侧生长一层氧化层；在生长氧化层后的沟槽内沉积第一次多晶硅；对第一次多晶硅进行离子刻蚀得到沿着沟槽侧壁的三角多晶硅侧壁残余层；将三角多晶硅侧壁残余层形成全氧化层；在全氧化层上沉积第二次多晶硅并进行刻蚀得到源极多晶硅；将全氧化层进行刻蚀至与源极多晶硅齐平；在源极多晶硅上形成IPO层，以及在全氧化层上形成闸极氧化层；在IPO层上沉积第三次多晶硅，并刻蚀得到屏蔽闸沟槽的源极与门极双多晶硅结构。本发明提供的屏蔽闸沟槽式MOS管的斜氧制作方法控制性佳不用增加过多的工艺步骤即可实现。

Description

一种屏蔽闸沟槽式MOS管的斜氧制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种屏蔽闸沟槽式MOS管的斜氧制作方法。
背景技术
随着手机快充、电动汽车、无刷电机和锂电池的兴起，功率金属氧化物半导体场效晶体管（MOSFET）的需求越来越大，而对于低阻值的要求也随之增加，以传统沟槽式（Trench）的结构而言其阻值已不能满足终端的需求。屏蔽闸沟槽式（Shielding GateTrench，SGT）的结构，如图1所示，近年来被广泛的取代传统沟槽结构，屏蔽闸沟槽式结构的PN结在器件为逆偏时，将其电场由传统沟槽时的三角面积转换成梯形面积，这表明器件在相同崩溃电压下，并不需要较高的外延条件，故器件能满足低阻值的条件，减少了许多的导通损失。
如图2所示为图1结构对应的电场图，由图2可以看出，图1所示的结构实际上并无法将梯形电场完整呈现，为了能将屏蔽闸沟槽式结构的电场分布完美化，许多改良式的结构一直推陈出新，如在二个沟槽间多加一个P-Type柱子（pillar），或是将底部氧化层（Bottom Oxide）的侧边使其倾斜形成斜边氧化层（slope-side oxide），如图3所示，此结构的电场如图4，在逆偏时较图2所示的电场分布，其梯形面积较大，显示在相同制程条件下可得到较高的耐崩溃电压。为了完成slope-side oxide的制作，需要利用烦杂且重复的沉积、蚀刻等工艺来完成，且控制度并不如预期。
为了得到此斜氧的结构，有文献提出如图5的结构以得到相同目的，但此结构需利用多次的蚀刻步骤完成，并不符合制程成本；也另有文献提出利用先成长底部氧化层再搭配一牺牲多晶硅层，以湿蚀刻搭配对二者的选择比来达到斜氧结构，制程虽然简单，但选择比的配方困难，且若组件沟槽的深宽改变，皆需改变配方，一般工厂较难以接受。
因此，如何能够一种控制性佳且无需太多工艺步骤的斜氧制作方法成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种屏蔽闸沟槽式MOS管的斜氧制作方法，解决相关技术中存在的斜边氧化层制作步骤繁琐且控制困难的问题。
作为本发明的一个方面，提供一种屏蔽闸沟槽式MOS管的斜氧制作方法，其中，包括：
提供外延层；
在所述外延层上进行光刻，得到沟槽；
沿着所述沟槽内侧生长一层氧化层；
在生长氧化层后的沟槽内沉积第一次多晶硅；
对沉积的第一次多晶硅进行离子刻蚀得到沿着沟槽侧壁的三角多晶硅侧壁残余层；
将所述三角多晶硅侧壁残余层通过高温湿氧方式形成全氧化层；
在所述全氧化层上沉积第二次多晶硅并进行刻蚀得到源极多晶硅；
将所述全氧化层进行刻蚀至与所述源极多晶硅齐平；
在所述源极多晶硅上形成IPO层，以及在所述全氧化层上形成闸极氧化层；
在所述IPO层上沉积第三次多晶硅，并刻蚀得到屏蔽闸沟槽的源极与门极双多晶硅结构。
进一步地，所述沿着所述沟槽内侧生长一层氧化层，包括：
通过高温湿氧的方式沿着所述沟槽内侧生长一层氧化层。
进一步地，沉积第一次多晶硅前的所述氧化层的厚度在0.2μm~0.6μm之间。
进一步地，所述第一次多晶硅高于所述氧化层的上表面的高度在1.0μm~1.5μm之间。
进一步地，所述第二次多晶硅高于所述全氧化层的上表面的高度在1.0μm~1.5μm之间。
进一步地，在将所述三角多晶硅侧壁残余层通过高温湿氧方式形成全氧化层后，所述全氧化层的底部到所述沟槽的侧壁距离在0.5μm~1.0μm之间，所述全氧化层的顶部到所述沟槽的侧壁距离在0.3μm~0.7μm之间。
进一步地，所述在所述全氧化层上沉积第二次多晶硅并进行刻蚀得到源极多晶硅，包括：
在所述全氧化层生沉积第二次多晶硅；
将所述第二次多晶硅通过湿刻蚀方式刻蚀至所述沟槽内部，得到源极多晶硅。
进一步地，所述将所述全氧化层进行刻蚀至与所述源极多晶硅齐平，包括：
将所述全氧化层通过湿刻蚀方式刻蚀至所述沟槽内部，且所述全氧化层刻蚀后在所述沟槽内部的上表面与所述源极多晶硅的上表面齐平。
进一步地，所述在源极多晶硅上形成IPO层，以及在所述全氧化层上形成闸极氧化层，包括：
在所述源极多晶硅上通过干氧化方式形成IPO层，
在形成IPO层的同时，在所述全氧化层上通过干氧化方式形成闸极氧化层，所述闸极氧化层沿所述沟槽的侧壁形成且延伸至所述沟槽的外部。
本发明提供的屏蔽闸沟槽式MOS管的斜氧制作方法，通过高温将多晶硅干刻蚀后的三角多晶硅侧壁残余层全氧化完成斜边氧化层，无需多余的制作工艺，且控制性佳不用增加过多的工艺步骤即可实现。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为传统的屏蔽式闸沟槽结构示意图。
图2为图1对应的电场图。
图3为现有技术改良的屏蔽式闸沟槽结构示意图。
图4为图3对应的电场图。
图5为现有技术中的屏蔽式闸沟槽结构示意图。
图6为本发明提供的屏蔽闸沟槽式MOS管的斜氧制作方法的流程图。
图7为本发明提供的生长一层氧化层后的结构示意图。
图8为本发明提供的沉积第一次多晶硅后的结构示意图。
图9为本发明提供的形成三角多晶硅侧壁残余层的结构示意图。
图10为本发明提供的形成全氧化层后的结构示意图。
图11为本发明提供的沉积第二次多晶硅后的结构示意图。
图12为本发明提供的将第二次多晶硅刻蚀后的结构示意图。
图13为本发明提供的将全氧化层进行刻蚀后的结构示意图。
图14为本发明提供的沉积IPO层以及闸极氧化层后的结构示意图。
图15为本发明提供的沉积第三次多晶硅并刻蚀后的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种屏蔽闸沟槽式MOS管的斜氧制作方法，图6是根据本发明实施例提供的屏蔽闸沟槽式MOS管的斜氧制作方法的流程图，如图6所示，包括：
S110、提供外延层11；
S120、在所述外延层11上进行光刻，得到沟槽12；
S130、沿着所述沟槽12内侧生长一层氧化层13；
在本发明实施例中，如图7所示，通过高温湿氧的方式沿着所述沟槽12内侧生长一层氧化层13。
优选地，所述氧化层13的厚度在0.2μm~0.6μm之间。
S140、在生长氧化层13后的沟槽12内沉积第一次多晶硅14，如图8所示；
在本发明实施例中，所述第一次多晶硅14高于所述氧化层13的上表面的高度在1.0μm~1.5μm之间。
如图8所示，本发明实施例所述第一次多晶硅14高于所述氧化层13的上表面的高度具体为高度H1，该高度H1的范围在1.0μm~1.5μm之间，由于第一次多晶硅14在沉积时是由边缘向中间进行沉积的，这样的高度范围可以有效的保证在第一次多晶硅14沿着边缘以及所述沟槽12的侧壁进行沉积后，沟槽12内不会存在因为高度不够而导致的中间出现小凹陷缝隙的现象发生。
S150、对沉积的第一次多晶硅14进行离子刻蚀得到沿着沟槽侧壁的三角多晶硅侧壁残余层15；
如图9所示，为离子刻蚀后留下沿着沟槽侧壁的三角多晶硅侧壁残余层15。
S160、将所述三角多晶硅侧壁残余层15通过高温湿氧方式形成全氧化层16；
如图10所示，利用高温湿氧方式将三角多晶硅侧壁残余层15形成全氧化层16。
需要说明的是，如图10所示，在将所述三角多晶硅侧壁残余层15通过高温湿氧方式形成全氧化层16后，所述全氧化层16的底部到所述沟槽的侧壁距离X1在0.5μm~1.0μm之间，所述全氧化层16的顶部到所述沟槽的侧壁距离X2在0.3μm~0.7μm之间。
S170、在所述全氧化层16上沉积第二次多晶硅17并进行刻蚀得到源极多晶硅，如图11和图12所示；
具体地，如图11所示，在所述全氧化层16上沉积第二次多晶硅17；
在本发明实施例中，所述第二次多晶硅17高于所述全氧化层16的上表面的高度在1.0μm~1.5μm之间。
如图11所示，本发明实施例所述第一次多晶硅17高于所述全氧化层16的上表面的高度具体为高度H2，该高度H2的范围在1.0μm~1.5μm之间，由于第二次多晶硅17在沉积时是由边缘向中间进行沉积的，这样的高度范围可以有效的保证在第二次多晶硅17沿着边缘以及所述沟槽12的侧壁进行沉积后，沟槽12内不会存在因为高度不够而导致的中间出现小凹陷缝隙的现象发生。
将所述第二次多晶硅17通过湿刻蚀方式刻蚀至所述沟槽内部，得到源极多晶硅，如图12所示。
S180、将所述全氧化层16进行刻蚀至与所述源极多晶硅齐平；
如图13所示，将所述全氧化层通过湿刻蚀方式刻蚀至所述沟槽内部，且所述全氧化层刻蚀后在所述沟槽内部的上表面与所述源极多晶硅的上表面齐平。
S190、在源极多晶硅上形成IPO层18，以及在所述全氧化层16上形成闸极氧化层19；
需要说明的是，所述IPO层（Inter Poly Oxide，多晶硅间氧化层），是位于两个多晶硅之间的氧化层。
具体地，如图14所示，在源极多晶硅上通过干氧化方式形成IPO层18，
在形成IPO层的同时，在所述全氧化层16上通过干氧化方式形成闸极氧化层19，所述闸极氧化层19沿所述沟槽12的侧壁形成且延伸至所述沟槽12的外部。
也就是说，在所述源极多晶硅和全氧化层16上进行高温氧化制程后，IPO层18和闸极氧化层19即同时形成。
S200、在所述IPO层18上沉积第三次多晶硅20，并刻蚀得到屏蔽闸沟槽的源极与门极双多晶硅结构。
如图15所示，通过沉积以及刻蚀第三次多晶硅20形成屏蔽闸沟槽的源极与门极双多晶硅。
综上，本发明实施例提供的屏蔽闸沟槽式MOS管的斜氧制作方法，通过高温将多晶硅干刻蚀后的三角多晶硅侧壁残余层全氧化完成斜边氧化层，无需多余的制作工艺，且控制性佳不用增加过多的工艺步骤即可实现。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，包括：
提供外延层；
在所述外延层上进行光刻，得到沟槽；
沿着所述沟槽内侧生长一层氧化层；
在生长氧化层后的沟槽内沉积第一次多晶硅；
对沉积的第一次多晶硅进行离子刻蚀得到沿着沟槽侧壁的三角多晶硅侧壁残余层；
将所述三角多晶硅侧壁残余层通过高温湿氧方式形成从沟槽底部到沟槽顶部厚度逐渐减小的全氧化层；
在所述全氧化层上沉积第二次多晶硅并进行刻蚀得到源极多晶硅；
将所述全氧化层进行刻蚀至与所述源极多晶硅齐平；
在所述源极多晶硅上形成IPO层，以及在所述全氧化层上形成闸极氧化层；
在所述IPO层上沉积第三次多晶硅，并刻蚀得到屏蔽闸沟槽的源极与门极双多晶硅结构。
2.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述沿着所述沟槽内侧生长一层氧化层，包括：
通过高温湿氧的方式沿着所述沟槽内侧生长一层氧化层。
3.根据权利要求1或2所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，沉积第一次多晶硅前的所述氧化层的厚度在0.2μm~0.6μm之间。
4.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述第一次多晶硅高于所述氧化层的上表面的高度在1.0μm~1.5μm之间。
5.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述第二次多晶硅高于所述全氧化层的上表面的高度在1.0μm~1.5μm之间。
6.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，在将所述三角多晶硅侧壁残余层通过高温湿氧方式形成全氧化层后，所述全氧化层的底部到所述沟槽的侧壁距离在0.5μm~1.0μm之间，所述全氧化层的顶部到所述沟槽的侧壁距离在0.3μm~0.7μm之间。
7.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述在所述全氧化层上沉积第二次多晶硅并进行刻蚀得到源极多晶硅，包括：
在所述全氧化层上沉积第二次多晶硅；
将所述第二次多晶硅通过湿刻蚀方式刻蚀至所述沟槽内部，得到源极多晶硅。
8.根据权利要求7所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述将所述全氧化层进行刻蚀至与所述源极多晶硅齐平，包括：
将所述全氧化层通过湿刻蚀方式刻蚀至所述沟槽内部，且所述全氧化层刻蚀后在所述沟槽内部的上表面与所述源极多晶硅的上表面齐平。
9.根据权利要求1所述的屏蔽闸沟槽式MOS管的斜氧制作方法，其特征在于，所述在所述源极多晶硅上形成IPO层，以及在所述全氧化层上形成闸极氧化层，包括：
在所述源极多晶硅上通过干氧化方式形成IPO层，
在形成IPO层的同时，在所述全氧化层上通过干氧化方式形成闸极氧化层，所述闸极氧化层沿所述沟槽的侧壁形成且延伸至所述沟槽的外部。
CN202111122643.XA 2021-09-24 2021-09-24 一种屏蔽闸沟槽式mos管的斜氧制作方法 Active CN113571421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111122643.XA CN113571421B (zh) 2021-09-24 2021-09-24 一种屏蔽闸沟槽式mos管的斜氧制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111122643.XA CN113571421B (zh) 2021-09-24 2021-09-24 一种屏蔽闸沟槽式mos管的斜氧制作方法

Publications (2)

Publication Number Publication Date
CN113571421A CN113571421A (zh) 2021-10-29
CN113571421B true CN113571421B (zh) 2021-12-24

Family

ID=78174264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111122643.XA Active CN113571421B (zh) 2021-09-24 2021-09-24 一种屏蔽闸沟槽式mos管的斜氧制作方法

Country Status (1)

Country Link
CN (1) CN113571421B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114784099B (zh) * 2022-06-21 2022-09-02 南京融芯微电子有限公司 一种mosfet电流路径优化结构及其制备方法
CN116259544B (zh) * 2023-05-15 2023-08-08 江苏应能微电子股份有限公司 一种屏蔽闸沟槽式功率金属氧化物半导体制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
CN207474468U (zh) * 2017-11-01 2018-06-08 苏州凤凰芯电子科技有限公司 一种具有渐变氧化层的屏蔽栅mos结构
CN107634093A (zh) * 2017-11-01 2018-01-26 苏州凤凰芯电子科技有限公司 一种具有渐变氧化层的屏蔽栅mos结构
US11189702B2 (en) * 2019-01-30 2021-11-30 Vishay SIliconix, LLC Split gate semiconductor with non-uniform trench oxide

Also Published As

Publication number Publication date
CN113571421A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US9911840B2 (en) Self aligned trench MOSFET with integrated diode
US7579650B2 (en) Termination design for deep source electrode MOSFET
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN113571421B (zh) 一种屏蔽闸沟槽式mos管的斜氧制作方法
US20080296673A1 (en) Double gate manufactured with locos techniques
US20150221734A1 (en) Thicker bottom oxide for reduced miller capacitance in trench metal oxide semiconductor field effect transistor (mosfet)
JP2002299619A (ja) 半導体装置およびその製造方法
TWI521698B (zh) 半導體元件及其製造方法
JP2007515080A (ja) 超接合デバイスの製造での平坦化方法
KR20120015178A (ko) 반도체 소자 및 반도체 소자 제조 방법
US8759910B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
TWI512887B (zh) Gutter type power gold - oxygen semiconductor structure and its forming method
CN110379848B (zh) 一种具有截止环结构的功率半导体器件及其制作方法
KR100710776B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
CN114361251A (zh) 一种分裂栅功率mos器件的制备方法
CN103426929A (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
TWI644428B (zh) Vdmos及其製造方法
CN110993683A (zh) 一种功率半导体器件及其制作方法
CN116454115A (zh) 一种具有掩埋式场限环的分栅碳化硅器件及其制备方法
TWI487115B (zh) 溝渠式功率元件及其製造方法
CN114927575A (zh) 一种屏蔽栅器件结构及其制作方法
CN210272375U (zh) 具有截止环结构的功率半导体器件
CN211265483U (zh) 一种功率半导体器件
CN210272369U (zh) 一种功率半导体器件
CN110544725B (zh) 具有截止环结构的功率半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Building 4 (8th and 9th floor), No. 5 Chuangzhi Road, Tianning District, Changzhou City, Jiangsu Province, 213000

Patentee after: Jiangsu Yingneng Microelectronics Co.,Ltd.

Address before: 213000 No. 8-5 Huashan Road, Xinbei District, Changzhou City, Jiangsu Province

Patentee before: JIANGSU APPLIED POWER MICROELECTRONICS Co.,Ltd.

CP03 Change of name, title or address